存储单元的读取电压优化方法、3D存储器的控制器及其操作方法与流程

本发明涉及存储器技术，特别涉及一种存储单元的读取电压优化方法、3d存储器的控制器及其操作方法。

背景技术：

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3d存储器件)。3d存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

3d存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用nand和nor结构。与nor存储器件相比，nand存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用nand结构的3d存储器件获得了广泛的应用。

在一种示例的3d存储器件中，多个存储单元串按照二维阵列排布，每个存储单元串连接在源线和位线之间，并且包括在垂直方向上堆叠的多个存储单元，因此，多个存储单元串共同形成按照三维阵列排布的多个存储单元。每个存储单元包括栅极导体、沟道区、以及夹在二者之间的隧穿介质层、电荷存储层和阻挡介质层。采用读取方法在选定存储单元中读取数据。存储单元串包括共用沟道柱的多个存储单元。在读取操作中，在选定存储单元的栅极导体上施加读取电压以读取存储单元中的数据，在未选定存储单元的栅极导体上施加导通电压以抑制读取。

在实际使用中，因读干扰(readdisturb)、编程/擦除次数(p/e)、交叉温度(crosstemperature)、数据保存时间(dataretention)等影响，导致存储单元中的阈值电压分布偏移或展宽，依旧使用初始读取电压读取数据更易出错，降低读取数据的可靠性，需要根据当前3d存储器的状态确定最优读取电压以降低出错概率。现有技术中为确定最优读取电压，需要读取多次电压且需要进行计算，时延显著增加，降低了3d存储器的读取速度，因此，期待一种能够快速确定最优读取电压的3d存储器及其最优读取电压获取方法。

技术实现要素：

鉴于上述问题，本发明的目的在于提供一种存储单元的读取电压优化方法、3d存储器的控制器及其操作方法，从而快速、准确地确定最优读取电压，有效降低时延以提高3d存储器的读取速度和准确率。

根据本发明的一方面，提供一种存储单元的读取电压优化方法，所述存储单元选自与选定物理页对应的多个存储单元；所述读取电压的优化方法包括：对具有第一阈值电压的存储单元的数量进行统计，得到第一数量，其中，所述第一阈值电压表示包括在第一阈值电压范围中的阈值电压，所述第一阈值电压范围由第一检测电压和第二检测电压限定；对具有第二阈值电压的所述存储单元的数量进行统计，得到第二数量，其中，所述第二阈值电压表示包括在第二阈值电压范围中的阈值电压，所述第二阈值电压范围由所述第二检测电压和第三检测电压限定；基于所述第一数量、所述第二数量以及调节参数，设置最优读取电压；其中，所述调节参数根据数据保存时间、读干扰、交叉温度和编程/擦除次数的不同，设置不同的所述调节参数。

可选地，所述基于所述第一数量、所述第二数量以及调节参数，设置最优读取电压包括：将所述第一数量、所述第二数量以及所述调节参数的正切值带入第二偏移量计算函数以得到偏移电压；以及基于初始读取电压与所述偏移电压得到最优读取电压。

可选地，获得所述调节参数的方法包括：获取影响阈值电压分布的所述数据保存时间、所述读干扰、所述交叉温度和所述编程/擦除次数；将所述数据保存时间、所述读干扰、所述交叉温度和所述编程/擦除次数带入系数函数以得到所述调节参数。

可选地，获得所述调节参数的正切值的方法包括：获取影响阈值电压分布的所述数据保存时间、所述读干扰、所述交叉温度和所述编程/擦除次数，将所述数据保存时间、所述读干扰、所述交叉温度和所述编程/擦除次数带入加权和函数以得到所述调节参数的正切值。

可选地，所述存储单元的读取电压优化方法，还包括初始化阶段，在所述初始化阶段对3d存储器测试，得到多组与所述数据保存时间、所述读干扰、所述交叉温度和所述编程/擦除次数对应的所述调节参数的正切值，带入所述加权和函数进行拟合，以得到所述加权和函数的不同参数的系数。

可选地，所述对具有第一阈值电压的存储单元的数量进行统计，得到第一数量包括：对选定物理页施加所述第一检测电压，将阈值电压小于所述第一检测电压的存储单元标记为第一状态，将所述阈值电压大于所述第一检测电压的存储单元标记为第二状态，以得到第一数据；对选定物理页施加所述第二检测电压，将阈值电压小于所述第二检测电压的存储单元标记为第一状态，将所述阈值电压大于所述第二检测电压的存储单元标记为第二状态，以得到第二数据；将所述第一数据和所述第二数据进行异或运算，对运算结果为比特1的存储单元的数量进行统计，得到第一数量。

可选地，所述对具有第二阈值电压的存储单元的数量进行统计，得到第二数量包括：对选定物理页施加第三检测电压，将阈值电压小于所述第三检测电压的存储单元标记为第一状态，将所述阈值电压大于所述第三检测电压的存储单元标记为第二状态，以得到第三数据；将所述第二数据和所述第三数据进行异或运算，对运算结果为比特1的存储单元的数量进行统计，得到第二数量。

可选地，所述第一阈值电压范围和所述第二阈值电压范围相同或不同。

根据本发明的另一方面，提供一种3d存储器的操作方法，包括：执行读取操作；检测所述读取操作的原始比特误码比率；若所述原始比特误码比率大于预定值，则优化读取电压；其中，采用如上所述的存储单元的读取电压优化方法优化所述读取电压。

根据本发明的又一方面，提供一种用于3d存储器的控制器，用于产生控制信号，控制存储器执行与所述控制信号对应的操作；所述控制器对选定物理页中具有第一阈值电压的存储单元的数量进行统计，得到第一数量，其中，所述第一阈值电压表示包括在第一阈值电压范围中的阈值电压，所述第一阈值电压范围由第一检测电压和第二检测电压限定；所述控制器对选定物理页中具有第二阈值电压的所述存储单元的数量进行统计，得到第二数量，其中，所述第二阈值电压表示包括在第二阈值电压范围中的阈值电压，所述第二阈值电压范围由所述第二检测电压和第三检测电压限定；所述控制器基于所述第一数量和所述第二数量之差以及调节参数，设置所述选定物理页所在存储块的最优读取电压；其中，所述调节参数根据数据保存时间、读干扰、交叉温度和编程/擦除次数的不同，设置不同的所述调节参数。

可选地，所述3d存储器的控制器，包括：存储器接口，提供所述控制器与3d存储器的接口，以将数据编程到所述存储器或者从所述存储器读取数据；纠错译码电路，在数据写入阶段，将基于原始数据编码产生编码数据存储到所述存储器中，在数据读取阶段，使用纠错码纠正一定数量的错误数据比特得到所述原始数据。

相比于现有技术获取最优读取电压时需要多次读取并计算，本发明提供的存储单元的读取电压优化方法、3d存储器的控制器及其操作方法，只需读取有限次数(例如读取3次)，有效降低了读取数据或确定最优读取电压的时延，提高产品的可靠性。

可选地，在计算最优读取电压相对于初始读取电压的偏移电压时，将第一数量、第二数量以及调节参数作为因变量，其中，调节参数与数据保存时间、读干扰、交叉温度和编程/擦除次数有关，计算调节参数时综合考虑到影响最优读取电压的多个参数，调节参数及偏移电压计算结果的可靠性和准确性更高，从而提高最终得到的最优读取电压的可靠性和准确性。

可选地，初始化阶段对3d存储器进行大量测试获得多组与数据保存时间、读干扰、交叉温度和编程/擦除次数对应的tanα的值，将其带入加权和函数经过线性拟合，即可得到系数w0至w4的值，并将其保存在配置块中。在实际应用中，采用计算各个参数加权和的方式，能够快速得到对应的调节参数α的正切值，在保证精度的前提下，进一步降低计算时延。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1出了存储器系统的示例性框图；

图2示出了图1中控制器的示例性框图；

图3示出了图1中存储器的示例性框图；

图4和5分别示出示例性的闪存存储器的阈值电压分布图；

图6示出本发明实施例的存储器的操作方法；

图7示出了本发明实施例的存储单元的读取电压优化方法；

图8a至图8c示出了图7中对存储单元的数量进行统计的方法；

图9出了图8c中将正态分布谷底电压近似成线性的局部放大图；

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出了存储器系统的示例性框图。存储器系统100包括控制器110和存储器120。示例性的，存储器120选自3d存储器件。存储器120从控制器110接收控制信号xcon，并且执行与控制信号xcon对应的操作。存储器120将与控制信号xcon对应的操作的执行结果xrst发送到控制器110。例如，响应于控制信号xcon，存储器120执行读取操作、编程操作或擦除操作，或者将读取的数据、关于编程是否已经完成以及擦除是否已经完成的信息发送到控制器110。

例如，控制信号xcon选自读取命令rcmd，存储器120可以设置最优读取电压vopt并且将根据最优读取电压vopt的设置信息和读取结果作为执行结果xrst发送到控制器110，使用最优读取电压vopt读取存储器120中存储的数据。可选地，关于最优读取电压vopt的信息可以不被发送到控制器110。

例如，控制信号xcon选自读取命令rcmd，存储器120执行读取操作，并在控制器119的控制下计算本次读取操作的误码率，若误码率大于预定值，则设置重新将读取电压设置为最优读取电压vopt。

图2示出了图1中控制器的示例性框图。控制器110包括主机接口111、存储器接口122、本地存储器113、缓冲器114、纠错译码电路115和处理器116，各部分通过总线117连接。

主机接口111提供与外部主机装置host的接口。例如，主机接口111可以提供串行高级技术附件(sata)或串行连接scsi(sas)协议的接口，但本实施例不限于此。除了sata和sas协议之外，主机接口111还通过各种接口协议(诸如，通用串行总线(usb)、人机通信(mc)、外围组件互连一高速(pci-e)、并行高级技术附件(pata)、小计算机系统接口(scsi)、增强型小设备接口(esd)和智能驱动电子设备(ide)),提供与主机装置host的接口。

响应于来自主机装置host的请求，存储器接口122提供与存储器120的接口，以将数据编程到存储器120或者从存储器120读取数据。例如，存储器接口122向存储器120提供从主机装置host发送的逻辑块地址已经被转换为存储器的页的物理地址的结果。

本地存储器113被控制器110控制，使得主机装置host的请求可以被处理，并且数据、控制模块或控制程序可以被加载或存储在本地存储器113中。例如，固件可以被存储在本地存储器113中。固件在包括操作存储器系统的命令和数据的软件被存储在特定存储单元中时作为硬件而被产生，并且固件针对主机装置host的请求执行一个或多个处理(诸如，机器语言处理、数据传输、列表处理、浮点操作和信道控制)，以执行主机装置host对存储器系统msys的请求。固件可以控制正常读取命令rcmdn、软决定命令rcmds和对应的读取电压电平的设置。

例如，本发明实施例的存储单元的读取电压优化方法能够以控制程序或控制模块等形式存储在本地存储器113中。

此外，在地址映射过程中参考的映射表和操作系统可以被存储或加载在本地存储器113中。本地存储器113可以被实现为易失性存储器(诸如，dram或sram)、或非易失性存储器(诸如，mram、pram、fram、或闪速存储器)。本地存储器113可以被实现为相同类型或不同类型的一个或多个存储器。

缓冲器114可以被实现为易失性存储器(诸如dram或sram)。

纠错译码电路115用于数据恢复和纠错处理，在数据写入阶段，将基于原始数据编码产生编码数据存储到存储器120中，在数据读取阶段，使用纠错码(ecc)纠正一定数量的错误数据比特得到原始数据。通过纠错译码电路能够进一步降低3d存储器的误码率以及提高产品良率。

处理器116通过控制控制器110的每个组件的操作并且分析和执行存储或加载在本地存储器113中的控制模块或控制程序，来处理来自主机装置host的请求。

图3示出了图1中存储器的示例性框图。存储器120包括单元阵列121、行译码器122、页缓冲器123、输入/输出缓冲器124、控制电路125和电压生成器126。

单元阵列121可以经由字线wl0～wln-1以及选择线ssl和gsl与行译码器122耦接。单元阵列121可以经由位线bl0～blm-1与页缓冲器123耦接。单元阵列121可以包括多个nand单元串ncs0～ncsm-1。nand单元串ncs0～ncsm-1可以构成存储块blk1。可以沿垂直或水平方向形成每个nand串的通道。

在编程操作中，可以通过控制字线wl0～wln-1以及选择线ssl和gsl以页单元或小于页单元的单元来选择存储单元。在读取操作中，可以以页单元或小于页单元的单元来选择存储单元。用于读取的存储单元的阈值电压分布可以与用于编程的不同。

行译码器122可以响应于地址add来选择单元阵列121的存储块中的一个。行译码器122可以在所选择的存储块中选择字线中的一个。行译码器122可以将从电压生成器126提供的电压传送到所选择的字线。在编程操作中，行译码器122可以将编程电压/验证电压传送到所选择的字线并且将低电压传送到未选择的字线。在读取操作中，行译码器122可以将读取电压传送到所选择的字线并且将导通电压传送到未选择的字线。

页缓冲器123可以在编程操作中被操作为写入驱动器，并且在读取操作中被操作为读出放大器。在编程操作中，页缓冲器123可以向单元阵列110的位线提供与要编程的数据相对应的位线电压。在读取操作中，页缓冲器123可以经由位线来读出存储在所选择的存储单元中的数据。页缓冲器123可以锁存所读出的数据以通过输入/输出缓冲器124向外部设备输出所读出的数据。

在编程操作中，输入/输出缓冲器124可以向页缓冲器123传送输入的写入数据。在读取操作中，输入/输出缓冲器124可以向外部设备传送从页缓冲器123提供的读取数据。输入/输出缓冲器124可以分别向控制电路125和行译码器122传送输入的地址和命令。

控制电路125可以响应于经由输入/输出缓冲器124从控制器110传送的控制信号xcon而控制页缓冲器123和行译码器122。控制电路125可以响应于来自存储器控制器110的读取命令而控制页缓冲器123和电压生成器126，以读出所选择的存储单元。例如，控制电路125可以控制页缓冲器123和电压生成器126，以使用由存储器控制器110指定的最优读取电压vopt来读出所选择的存储单元的数据。

在控制电路125的控制下，电压生成器126可以生成要提供给字线的字线电压和要提供给其中形成存储单元的体(例如井区域)的电压。要提供给字线的字线电压可以包括编程电压、低电压、导通电压和读取电压等。在读取/编程操作中，电压生成器126可以生成要提供给选择线ssl和gsl的选择线电压。而且，电压生成器126可以在控制电路125的控制下生成要提供给行译码器122的特定读取电压。

存储器120可以使用由存储器控制器110指定的最优读取电压vopt来读出、锁存和输出所选择的存储单元中的数据。

图4示出示例性的闪存存储器的阈值电压分布图，横轴是阈值电压，纵轴是存储单元数量。示例性地，存储单元选自slc(single-levelcell，单层单元)。存储单元还可选自mlc(multi-levelcell，多层单元)、tlc(triple-levelcell，三层单元)。

图4中虚线包围的区域f11和f21分别表示电荷数发生变化前的阈值电压分布。当对3d存储器件进行数据读取时，使用使用初始读取电压vdef施加到各个存储单元上。很明显可以看出，初始读取电压vdef大于f11对应的存储单元的阈值电压，小于f21对应的存储单元的阈值电压，因而假设f11对应的存储单元为p1状态，f21对应的存储单元为p2状态。因此，各个存储单元的电荷数发生变化之前，能够很轻松地区分被读存储单元内的数据。

然而随着存储器的使用，读干扰、编程擦除次数、数据保持能力和交叉温度均会发生变化，各个存储单元的阈值电压也随之发生变化。图4中的实线f12和表f22分别表示电荷数发生变化后的阈值电压分布。图4中的f12和f22分别相对于f11和f21的形态出现偏移和展宽。在初始读取电压vdef附近出现两个态的交叠区域。将初始读取电压vdef施加到各个存储单元上读取数据时，会将处于区域2的p2状态错判为p1状态，将处于区域1的p1状态错判为p2状态，并且阈值电压等于初始读取电压vdef时，同样无法正确判断存储单元处于p1状态还是p2状态此时两个区域一共的存储单元数目，再加上阈值电压等于vread的存储单元数的一半，便是本次读操作的出错存储单元的数量。

通常统计出错数与读取数据大小的比值(rawbiterrorratio，rber)来反映出错程度，下面总结了rber的计算公式(1)：

公式(1)

图5示出存储单元的阈值电压分布图，示例性地，存储单元选自slc(single-levelcell，单层单元)，存储单元还可选自mlc(multi-levelcell，多层单元)、tlc(triple-levelcell，三层单元)。

图5中除初始读取电压vdef之外，还设置有三个读取电压vr1、vr2和vr3，直观地看，当选择读取电压vr2时，阴影部分面积最小，且阈值电压与读取电压vr2相同的部分也较少，经过计算和实验验证，当读取电压为vr2时，即读取电压位于p1状态和p2状态的交叉处时，rbeb最小，则读取电压vr2为最优读取电压vopt。

图6示出本发明实施例的存储器的操作方法。

步骤s10，读取操作。响应于控制110的控制信号xcon，存储器120对选定字线施加初始读取电压vdef，对非选定字线施加导通电压，以读取选定物理页上的存储单元中的数据。

步骤s20，检测误码率。检测本次读取数据的原始比特误码比率。

步骤s30，判断误码率是否大于预定值。判断本次读取数据的原始比特误码比率是否大于预定值，若大于预定值，则执行步骤s40。

步骤s40，优化读取电压。优化读取电压的方法如图7所示，图7示出了本发明实施例的存储单元的读取电压优化方法，包括：

步骤s41：对具有第一阈值电压的存储单元的数量进行统计。其中，第一阈值电压表示包括在第一阈值电压范围中的阈值电压，存储单元为选定的一个或多个物理页上对应的存储单元。

参见图8a，图8a示出了图7中对存储单元的数量进行统计的方法。第一阈值电压范围由第一检测电压v1和第二检测电压v2限定，第一检测电压v1与第二检测电压v2具有第一电压差。对选定物理页施加第一检测电压v1，阈值电压小于第一检测电压v1的存储单元标记为比特1，阈值电压大于第一检测电压v1的存储单元标记为比特0，得到第一数据；对选定物理页施加第二检测电压v2，阈值电压小于第二检测电压v2的存储单元标记为比特1，阈值电压大于第二检测电压v2的存储单元标记为比特0，得到第二数据；将第一数据和第二数据进行异或运算，运算结果为比特1的部分表示阈值电压包括在第一检测电压v1和第二检测电压v2中的存储单元的个数，将其数量记为第一数量y1。

第一数据和第二数据可以保存在缓存中，缓存可以被包括在控制器110或者存储器中120。

步骤s42：对具有第二阈值电压的存储单元的数量进行统计。其中，第二阈值电压表示包括在第二阈值电压范围中的阈值电压，存储单元为选定的一个或多个物理页上对应的存储单元。

第二阈值电压范围由第二检测电压v2和第三检测电压v3限定，第二检测电压v2与第三检测电压v3具有第二电压差。对选定物理页施加第三检测电压v3，阈值电压小于第三检测电压v3的存储单元标记为比特1，阈值电压大于第三检测电压v3的存储单元标记为比特0，得到第三数据；将第二数据和第三数据进行异或运算，运算结果为1的部分表示阈值电压包括在第二检测电压v2和第三检测电压v3中的存储单元的个数，将其数量记为第二数量y2，得到图8b。

第三数据可以保存在缓存中，缓存可以被包括在控制器110或者存储器120中。

本实施例中，第一阈值电压范围与第二阈值电压范围相同，可选地，第一阈值电压范围与第二阈值电压范围不同。

步骤s43：根据步骤s41得到的第一数量y1、步骤s42得到的第二数量y2和调节参数，得到偏移电压δvopt。

在存储单元的阈值分布未发生改变时，第二检测电压v2对应图8a和图8b中正太交叉的谷底，第二检测电压v2即为最优读取电压vopt，此时第一数量y1大致等于第二数量y2。然而，在实际使用中，第二检测电压v2通常等于初始读取电压vdef，随着编程/擦除次数和交叉温度等参数的影响，存储单元的阈值分布发生变化，最优读取电压vopt相对于第二检测电压v2发生偏移，偏移量为偏移电压δvopt，如图8c所示。为得到最优读取电压vopt，需要计算偏移电压δvopt，第一偏移量计算函数：

δvopt＝g(y1,y2,f(dr,rdc,ct,pe))

其中，f(dr,rdc,ct,pe)表示数据保存时间、读干扰、交叉温度和编程/擦除次数的系数函数。

若将图8c中正态分布的谷底部分近似为线性，如图9所示，则通过第二偏移量计算函数计算偏移电压：

通过系数函数f(dr,rdc,ct,pe)以及保存在配置块中的各个参数能够得到调节参数α的准确值，带入上式计算便可得出偏移电压δvopt。通常情况下，数据保存时间越长，夹角越大；交叉温度(即读写的温度差)越大，夹角越大；读干扰的次数越多，夹角越小，但读干扰对夹角的影响较小。

然而实际应用中，需要快速计算δvopt的值，即快速获得tanα的值，以降低计算延时。本发明实施例采用加权和函数快速计算tanα的值，即对数据保存时间、读干扰、交叉温度和编程/擦除次数设置不同系数(例如权重)并求和的方式快速计算tanα的值：

tanα＝w0 w1*dr w2*pe w3*ct w4*rdc

本发明实施例中，初始化阶段对3d存储器进行大量测试获得多组与数据保存时间(dr)、读干扰(rdc)、交叉温度(ct)和编程/擦除次数(pe)对应的tanα的值，将dr、pe、ct、rdc和tanα的值带入加权和函数，经过线性拟合，即可得到系数w0至w4的值，并将其保存在配置块中。其中，配置块例如选自存储器120的存储块，用于存储数据保存时间、读干扰、交叉温度和编程/擦除次数、加权和函数的系数等参数或配置信息。

当需要计算tanα的值时，从配置块中获取数据保存时间、读干扰、交叉温度和编程/擦除次数，将其带入加权和函数以快速得到对应的tanα值

采用计算各个参数加权和的方式，无需根据各个参数和系数函数计算调节参数α的值，再求调节参数α的正切值，能够直接通过简单的加权求和计算得到对应的调节参数α的正切值，在保证精度的前提下，有效降低计算时延。

步骤s44：计算第二检测电压v2与偏移电压δvopt之和，得到最优读取电压vopt。

vopt＝g(y1,y2,f(dr,rdc,δt,pe)) v2

将正态分布的谷底部分近似为线性后

vopt＝δvopt v2

在图9中，当偏移电压δvopt小于0时，最优读取电压vopt相对于第二检测电压v2向左偏移，当偏移电压δvopt大于0时，最优读取电压vopt相对于第二检测电压v2向右偏移。

综上所述，相比于现有技术获取最优读取电压时需要多次读取并计算，本发明提供的存储单元的读取电压优化方法、3d存储器的控制器及其操作方法，只需读取有限次数(例如三次)，有效降低了读取数据或确定最优读取电压vopt的时延，提高产品的可靠性和用户体验。

可选地，在计算最优读取电压vopt相对于初始读取电压vdef的偏移电压δvopt时，将第一数量y1、第二数量y2以及调节参数α作为因变量，其中，调节参数与数据保存时间、读干扰、交叉温度和编程/擦除次数有关，计算调节参数时综合考虑到影响最优读取电压的多个参数，调节参数α以及偏移电压δvopt计算结果的可靠性和准确性更高，从而提高最终得到的最优读取电压vopt的可靠性和准确性。

可选地，初始化阶段对3d存储器进行大量测试获得多组与数据保存时间、读干扰、交叉温度和编程/擦除次数对应的tanα的值，将其带入加权和函数经过线性拟合，即可得到系数w0至w4的值，并将其保存在配置块中。在实际应用中，采用计算各个参数加权和的方式，能够快速得到对应的调节参数α的正切值，在保证精度的前提下，进一步降低计算时延。

应当说明，本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。