用于在非易失性闪存存储器设备中使用的改进的电荷泵的制作方法

优先权声明本申请要求于2018年10月16日提交的标题为“用于在非易失性闪存存储器设备中使用的改善的电荷泵”的第62/746,408号美国临时专利申请和于2018年12月13日提交的标题为“用于在非易失性闪存存储器设备中使用的改善的电荷泵”的第16/219,424号美国专利申请的优先权。本发明公开了改进的电荷泵设计的多个实施方案，用于生成在非易失性闪存存储器设备中执行擦除和编程操作所必需的高电压。在这些实施方案中，修改了电荷泵中的每个升压级，以克服现有技术电荷泵的缺陷，由此，电压实际上将在最终升压级中减小。
背景技术：
：数字非易失性存储器是众所周知的。例如，美国专利5,029,130(“130专利”)公开了一种分裂栅非易失性存储器单元阵列(一种闪存存储器单元)，并且以引用方式并入本文用于所有目的。此类存储器单元110在图1中示出。每个存储器单元110包括形成于半导体衬底12中的源极区14和漏极区16，其间具有沟道区18。浮栅20形成在沟道区18的第一部分上方并且与其绝缘(并控制其电导率)，并且形成在源极区14的一部分上方。字线端子22(其通常被耦接到字线)具有设置在沟道区18的第二部分上方并且与该沟道区的第二部分绝缘(并且控制其电导率)的第一部分，以及向上朝浮栅20延伸的第二部分。浮栅20和字线端子22通过栅极氧化物与衬底12绝缘。位线24耦接到漏极区16。通过将高的正电压置于字线端子22上来对存储器单元110进行擦除(其中电子从浮栅去除)，这导致浮栅20上的电子经由fowler-nordheim隧穿从浮栅20到字线端子22隧穿通过中间绝缘体。通过将正的电压置于字线端子22上以及将正的电压置于源极区14上来编程存储器单元110(其中电子被置于浮栅上)。电子将从源极区14流向漏极区16。当电子到达字线端子22和浮栅20之间的间隙时，电子将加速并且变热。由于来自浮栅20的静电引力，一些加热的电子将通过栅极氧化物被注入到浮栅20上。通过将正的读取电压置于漏极区16和字线端子22(其接通沟道区18的在字线端子下方的部分)上来读取存储器单元110。如果浮栅20带正电(即，电子被擦除)，则沟道区18的在浮栅20下方的部分也被接通，并且电流将流过沟道区18，该沟道区被感测为擦除状态或“1”状态。如果浮栅20带负电(即，通过电子进行了编程)，则沟道区的在浮栅20下方的部分被大部分或完全关断，并且电流将不会(或者有很少的电流)流过沟道区18，该沟道区被感测为编程状态或“0”状态。表1示出了可以施加到存储器单元110的端子用于执行读取、擦除和编程操作的典型电压范围：表1：图1的闪存存储器单元110的操作wlblsl读取2-3v0.6-2v0v擦除约11-13v0v0v编程1-2v1-3μa9-10v作为其他类型的闪存存储器单元的其他分裂栅存储器单元配置是已知的。例如，图2示出了四栅极存储器单元210，其包括源极区14、漏极区16、在沟道区18的第一部分上方的浮栅20、在沟道区18的第二部分上方的选择栅22(通常耦接到字线wl)、在浮栅20上方的控制栅28、以及在源极区14上方的擦除栅30。这种配置在美国专利6,747,310中有所描述，该专利以引用方式并入本文以用于所有目的。这里，除了浮栅20之外，所有的栅极均为非浮栅，这意味着它们电连接到或能够电连接到电压源。编程由来自沟道区18的将自身注入到浮栅20的加热的电子执行。擦除通过从浮栅20隧穿到擦除栅30的电子来执行。表2示出了可以施加到存储器单元310的端子用于执行读取、擦除和编程操作的典型电压范围：表2：图2的闪存存储器单元210的操作wl/sgblcgegsl读取1.0-2v0.6-2v0-2.6v0-2.6v0v擦除-0.5v/0v0v0v/-8v8-12v0v编程1v1μa8-11v4.5-9v4.5-5v图3示出了三栅极存储器单元310，其为另一种类型的闪存存储器单元。存储器单元310与图2的存储器单元210相同，但存储器单元310没有单独的控制栅。除了没有施加控制栅偏置，擦除操作(由此通过使用擦除栅进行擦除)和读取操作类似于存储器单元210的操作。在没有控制栅偏置的情况下，编程操作也被完成，并且结果，在编程操作期间必须在源极线上施加更高的电压，以补偿控制栅偏置的缺乏。表3示出了可以施加到存储器单元310的端子用于执行读取、擦除和编程操作的典型电压范围：表3：图3的闪存存储器单元310的操作wl/sgblegsl读取0.7-2.2v0.6-2v0-2.6v0v擦除-0.5v/0v0v11.5v0v编程1v2-3μa4.5v7-9v图4示出了堆叠栅极存储器单元410，其为另一种类型的闪存存储器单元。存储器单元410类似于图1的存储器单元110，不同的是浮栅20在整个沟道区18上方延伸，并且控制栅22(其在这里将耦接到字线)在浮栅20上方延伸，由绝缘层(未示出)分开。擦除、编程和读取操作以与先前针对存储器单元110所述类似的方式操作。表4示出了可以施加到存储器单元410和衬底12的端子用于执行读取、擦除和编程操作的典型电压范围：表4：图4的闪存存储器单元410的操作cgblsl衬底读取2-5v0.6-2v0v0v擦除-8至-10v/0vfltflt8-10v/15-20v编程8-12v3-5v0v0v图5示出了二维现有技术闪存系统的典型现有技术架构。管芯500包括：各自用于存储数据的存储器阵列501和存储器阵列502，每个存储器阵列501和502包括存储器单元的行和列，其中每个存储器单元任选地为图1中示出为存储器单元110、图2中示出为存储器单元210、图3中示出为存储器单元310以及图4中示出为存储器单元410的类型之一；用于使管芯500的其他部件通常与焊线(未示出)之间能够电连通的垫503和垫504，所述焊线继而连接到用于从封装管芯500外部触及管芯500的引脚(未示出)或封装凸块；高电压电路505，该高电压电路用于为闪存存储器系统提供正负电压供应；用于提供诸如冗余和内建自测试的各种控制功能的控制逻辑506；模拟逻辑507；分别用于从存储器阵列501和存储器阵列502读取数据的多个感测电路508和509；行译码器电路510和行译码器电路511，各表示为xdec，分别用于访问存储器阵列501和存储器阵列502中选定的将要读取或写入的行；列译码器512和列译码器513，各表示为ymux，分别用于访问存储器阵列501和存储器阵列502中选定的将要读取或写入的列；电荷泵电路514和电荷泵电路515，分别用于为存储器阵列501和存储器阵列502提供用于编程和擦除操作的升高电压；由存储器阵列501和存储器阵列502共享的、用于读取和写入(擦除/编程)操作的高电压驱动器电路516，表示为ncg；存储器阵列501在读取和写入操作期间使用的高电压驱动器电路517(表示为wshdrhalfv)，以及存储器阵列502在读取和写入(擦除/编程)操作期间使用的高电压驱动器电路518(表示为wshdrhalfv)；以及位线抑制电压电路519和位线抑制电压电路520，分别用于取消选择在存储器阵列501和存储器阵列520的写入操作期间不打算编程的位线。本领域的技术人员理解这些功能块，并且图5中所示的块布局在现有技术中是已知的。从上述内容可以看出，闪存存储器单元的编程和擦除操作需要高电压。这些高电压通常由电荷泵诸如电荷泵514和515生成，所述电荷泵将从外部电压源接收的电压升压至所需水平。图6示出了现有技术电荷泵600。电荷泵600接收输入电压vin并生成输出电压vout。电荷泵600包括n个升压级，标记为升压级601-1，…，升压级601-n，其中每个升压级接收输入电压并且生成超过输入电压一定量的输出电压。通过将每个级添加到电荷泵600，可增加输出电压vout以实现所需电压。图7示出了现有技术升压级700i，其是可用于图6中的升压级601-1、…、601-n的升压级的实施例。在该实施例中，i是介于1和n之间的整数。升压级700i接收电压输入vini并生成电压输出vouti。升压级700i包括电容器701和702、全局预充电栅极(晶体管)703、升压栅极(晶体管)704和传输栅极(晶体管)705。晶体管703、704和705是nmos晶体管。电容器701和702由nmos晶体管构成，其中源极和漏极互连。在全局预充电阶段期间，预充电栅极703接通并且将vouti预充电到电压vb-vt，其中vt是nmos晶体管的阈值电压，并且vb是预充电栅极703的供电漏极电压。对于每个时钟泵送周期，存在(局部)预充电周期(当时钟为低时)和电荷泵送周期(当时钟从低转变为高时)。在预充电期间，当clkp为低时，电容器701的顶板处于电压vini。clkp和clkb通常是不重叠的同相时钟信号，其中通常clkp变高，然后clkb变高并且随后clkb变低，然后clkp变低。在电荷泵送周期期间，clkp变高，并且电容器701的顶板的电压将升高到vini vdd(其中vdd是clkp的高状态电压和低状态电压之间的电压差)。以串联方式一起添加升压级700i的一个固有挑战是，随着vini随每个后续升压级增加，必须施加到传输栅极705的栅极以接通传输栅极705的电压也将增加，仅当施加到其栅极的电压超过其源极上的电压(其为vouti)达传输栅极705的阈值电压vt时，传输栅极705才会导通。由于nmos体效应，传输栅极705和升压栅极704的阈值电压vt对于后续级逐渐更高，因此在更高的电压级之间变得更难有效地泵送。在预充电周期期间，作为电容器702的顶板的节点ing将因晶体管704的作用而处于vini(晶体管704栅极上的vouti将导致ing＝vini)。当clkb随后升高时，即从地电压升高到vddboost，其中vddboost是clkb的高电压状态，例如vddboost＝～2*vdd，ing将增加到vini vddboost(clkb的高电压)。此时，传输栅极705将导通并将vini节点处的电荷(由于clkp先前变高，此时其＝先前的vini vdd)传输到输出节点vouti。此时，如果传输栅极705完全导通，则vouti将大约为当前vini，这意味着此时节点ing处的电压(＝先前vini vddboost)为>＝vouti vt。这成为下一级的vini 1。如果此时节点ing处的电压(＝先前vini vddboost)为<vouti vt，则从节点vini到节点vouti的电荷传输是不完全的，这意味着此时vini<vouti。这例如在低vdd供电或高vt值情况下发生。因此，特别是对于vdd为低而vt为高的情况，需要改进。此外，使用图6和图7的设计的现有技术电荷泵在电荷泵的最后一级(级601-n)中存在缺陷。不同于所有前面的级，第n级(最后一级)之后不再有级，因此voutn在后续级中不连接到电容器701。因此，由于晶体管704的栅极(＝voutn)被卡滞在较低电压，因此节点ing可被卡滞在较低电压，因为没有电容器701连接到输出端以帮助升高节点vouti的电压。较低的ing电压导致传输栅极705较早地关闭，从而导致voutn处于低于期望的输出电压。这在图8中以图形方式示出。在图中，图表800示出了每个级之后的voutput。在该实施例中，n＝15。可以看出，在第n级(电荷泵的最后一级)，所需的输出本需要高于前一级的输出的增加的电压。相反，输出实际上减小到低于前一级的输出。这是现有技术电荷泵600和现有技术升压级700的固有问题。所需要的是一种改进的电荷泵和升压级设计，以消除现有技术设计的最后一级中传输栅极晶体管的不期望的关断和后续的电压耗散。技术实现要素：本文公开了改进的升压级设计，其消除了现有技术电荷泵在最后升压级中的普遍电压衰减问题。这些设计包括添加以下中一者或多者：时钟倍频电路、局部自预充电电路、前馈预充电电路、后馈预充电电路、包括晶体管和二极管的混合电路、以及包括pmos晶体管、二极管晶体管和nmos晶体管的电路。附图说明图1示出了现有技术的分裂栅闪存单元。图2示出了另一个现有技术的分裂栅闪存单元。图3示出了另一个现有技术的分裂栅闪存单元。图4示出了另一个现有技术的分裂栅闪存单元。图5示出了现有技术的闪存设备的布局。图6示出了包括n个升压级的现有技术电荷泵。图7示出了现有技术电荷泵中的升压级。图8示出了图6和图7的现有技术电荷泵的最后升压级中的普遍问题的图表。图9示出了时钟倍频电路。图10示出了包括局部前馈预充电电路的升压级。图11示出了包括前馈预充电电路的升压级。图12示出了包括后馈预充电电路的升压级。图13示出了利用晶体管和二极管的混合升压级的第一实施方案。图14示出了利用晶体管和二极管的混合升压级的第二实施方案。图15示出了包括pmos晶体管和nmos晶体管的升压级的第一实施方案。图16示出了包括pmos晶体管和nmos晶体管的升压级的第二实施方案。图17示出了包括pmos晶体管和nmos晶体管的升压级的第三实施方案。图18示出了电荷泵的实施方案，该电荷泵包括耦接到第一时钟倍频电路的n个升压级和耦接到第二时钟倍频电路的m个升压级。图19示出了包括第一类型的n个升压级和第二类型的m个升压级的电荷泵的实施方案。具体实施方式在一个实施方案中，提供给电容器的时钟信号的振幅增加超过时钟信号的正常工作电压，这将导致升压电压的增加和施加到传输栅极的电压的增加。图9示出了时钟倍频电路900，该时钟倍频电路接收输入clk_in(其通常将具有vdd值“1”)并且生成具有clk_in的两倍量值的输出clk2x_out(诸如2*vdd)。时钟倍频电路900包括一起形成反相器的pmos晶体管901和nmos晶体管902、倍压电容器903、pmos晶体管904和905以及nmos晶体管906。倍压电容器903包括pmos晶体管，该pmos晶体管具有配合在一起的第一端子、第二端子和衬底。对于pmos晶体管904，第一端子耦接到vdd，并且第二端子耦接到衬底并耦接到pmos晶体管905的第一端子和衬底。对于pmos晶体管905，第一端子和衬底耦接到pmos晶体管904的第二端子，并且第二端子耦接到nmos晶体管906的第一端子并提供输出clk2x_out。到倍压电容器903的第一端子(栅极)的输入是clk_in的反相版本。电容器903实现了约为clk_in幅度的两倍的最大电荷。例如，如果clk_in在0v与vdd之间振荡，并且如果提供给pmos晶体管901和904中的每一者的电压是vdd，则电容器903的第二端子(源极/漏极/本体)上的电压将达到2*vdd的峰值。现将提供关于时钟倍频电路900工作的附加细节。当clk_in高时，nmos晶体管902和906将接通，并且clk2x_out将被拉低，从而接通pmos晶体管904，从而将倍压电容器903的第二板设置为vdd，而倍压电容器903的第一板处于接地电位。当clk_in为低时，nmos晶体管902和906将关闭，pmos晶体管901和905将接通，倍频电容器903的第一板被设置为vdd，因此倍频电容器903的第二板处于2*vdd，并且clk2x_out将等于电容器903的电压。因此，clk2x_out具有与clk_in相同的频率和相位，但是具有两倍的量值。因此，参考图7，可在将clkp和/或clkb分别应用于电容器701和702之前使clkp和/或clkb的量值加倍。clk2x_out上的电压将通过电容器701和/或702传输到每个电容器的另一侧上的内部泵节点中(就电容器702而言为节点ing)，其中传输的电压将取决于倍压电容器903的比率以及接收clk2x_out的电容器(电容器701和/或702)的值。将clk2x_out施加到电容器701将导致对vini的较大升压，并且后者将向传输栅极705的栅极施加较大电压以保持其导通。在其他实施方案中，添加电路以保持传输栅极705导通以完成电荷传输，从而防止现有技术中传输栅极705的过早关闭和/或将升压级的输出电压保持在至少与升压级的输入电压一样高的电压电平。图10示出了包括局部正向预充电电路的升压级1000i。升压级1000i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1000i包括分别在其第一端子处接收输入clkp和clkb的电容器1001和1002。升压级1000i还包括预充电栅极1003、升压栅极1004、传输栅极1005和局部前馈预充电晶体管1006。此处的局部前馈预充电晶体管1006被配置为二极管。预充电栅极1003、升压栅极1004、传输栅极1005和局部前馈预充电晶体管1006是本征nmos晶体管。电容器1001和1002由本征nmos晶体管构成。本征nmos的vt大约为0v。在另选的实施方案中，晶体管1004被移除。在初始全局预充电阶段，预充电栅极1003接通并且将vouti预充电到电压vb-vt。除了晶体管1006的工作方式不同之外，升压级1000i以与现有技术的升压级700i相同的方式工作。此处，晶体管1006被配置为二极管(连接在一起的栅极和漏极)并且确保在时钟泵送周期的预充电周期期间节点ing将始终至少与vini-vt一样高，并且在电荷泵送(传输)周期期间与vini vdd–vt vddboost一样高( vdd为clkp的高状态值， vddboost为clkb的高状态值)。这意味着传输栅极1005的栅极在电荷泵送周期期间将始终接收至少与vini vdd-vt vddboost一样高的电压，并且因此vouti将从不低于vini。因此，n级电荷泵中的第n级的输出电压将从不低于vinn。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。此外，由于当clkp变高(＝vini vdd–vt vddboost)时，电压ing通过晶体管1006从vini获得额外升压，因此从vini到vouti的电荷传输效率高得多，尤其是在低vdd和/或高vt条件下，这是相较现有技术的实质性改进。图11示出了升压级1100i，其包括局部前馈预充电和驱动电路。升压级1100i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1100i包括在其相应的第一端子处接收输入clkp和clkb的电容器1101和1102。升压级1100i还包括全局预充电栅极1103、升压栅极1104以及晶体管1105、1106和1107。升压级1100i类似于升压级1000i，不同之处在于添加了正向驱动本征nmos晶体管1107。此处的晶体管1107被配置为与传输栅极1105并联的二极管。在初始全局预充电阶段，预充电栅极1103接通并且将vouti预充电到电压vb。局部前馈预充电晶体管1106被配置为二极管，并且确保在时钟泵送周期的预充电周期期间，节点ing将始终至少与vini-vt一样高，并且在电荷传输周期期间将始终至少与vini vdd–vt vddboost一样高。这意味着传输栅极1105的栅极将始终接收至少高达vini vdd–vt vddboost的电压。此外，晶体管1107还确保vouti将从不低于vini-vt，因为晶体管1107充当二极管。因此，n级电荷泵中的第n级的输出电压将从不低于vini，vini为第n-1级的输出电压。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。这些改进实现电荷从vini更有效地传输到vouti。另选的实施方案将与升压器1100i相同，但将移除晶体管1106。在另一个另选的实施方案中，晶体管1104被移除。图12示出了包括后馈预充电电路的升压级1200i。升压级1200i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1200i包括分别接收输入clkp和clkb的电容器1201和1202。升压级1200i还包括预充电栅极1203、升压栅极1004和传输栅极1205。升压级1200i还包括局部后馈预充电晶体管1206，其被配置为二极管，该二极管从电荷泵中的下一个相邻级预充电，或者对于最后升压级的情况从单独的电压源预充电，标记为ing_pre。在初始全局预充电阶段，预充电栅极1203接通并将vouti预充电到电压vb，并且预充电栅极1206接通并将节点ing预充电到ing_pre-vt。除了预充电晶体管1206之外，升压级1200i以与现有技术的升压级700i相同的方式工作。这保证了传输栅极1205的栅极将始终接收至少与ing_pre-vt一样高的电压。通过将ing_pre选择为与vini大致相同或更高，可保证vouti从不低于vini。因此，n级电荷泵中的第n级的输出电压将从不低于vinn，vinn是第n-1级的输出。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。此外，晶体管1206的作用有助于更有效地升压ing，增强电荷泵送。在另选的实施方案中，晶体管1204被移除。在另选的实施方案中，晶体管1206被替换为二极管(诸如肖特基二极管或正负结式二极管)。肖特基二极管的正向电压(vd)通常约为0.2v至0.4v，并且正负结式二极管的正向电压(vd)通常为0.4v至0.6v。在另一个另选的实施方案中，晶体管1206被替换为二极管(诸如肖特基二极管或正负结式二极管)，并且晶体管1204被移除。图13示出了升压级1300i，其是包含晶体管和二极管的混合电路。升压级1300i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1300i包括分别接收输入clkp和clkb的电容器1301和1302。升压级1300i还包括预充电栅极1303、升压栅极1304、传输栅极1305和前馈驱动二极管1306。前馈驱动二极管1306任选地包括肖特基二极管或正负结式二极管。升压级1300i与升压级1100i相同，不同的是晶体管1107已被替换为二极管1306。在初始全局预充电阶段，预充电栅极1303导通并且将vouti预充电到电压vb。二极管1306确保vouti将从不低于vini-vt。因此，n级电荷泵中的第n级的输出电压将从不低于vini-vt，vini-vt为第n-1级的输出。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。正向驱动二极管1306更有效地增强了电荷泵送，尤其是在晶体管1305的阈值电压高的情况下。图14示出了升压级1400i，该升压级是包含晶体管和二极管的混合电路。升压级1400i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1400i包括分别接收输入clkp和clkb的电容器1401和1402。升压级1400i还包括预充电栅极1403、升压栅极1404、传输栅极1405和局部预充电二极管1406。局部预充电二极管1406任选地包括肖特基二极管或正负结式二极管。升压级1400i类似于升压级1100i，不同的是晶体管1106替换为二极管1406。正向预充电二极管1406更有效地增强电荷泵送，因为其帮助将节点ing预充电至更高电压。在初始全局预充电阶段，预充电栅极1403导通并且将vouti预充电到电压vb。此处，局部预充电二极管1406确保节点ing的电压将始终至少与vini-vd(二极管正向电压)一样高。这意味着传输栅极1405的栅极将始终接收至少与vini-vd一样高的电压，并且vouti将从不低于vini。因此，n级电荷泵中的第n级的输出电压将从不低于vinn。这限制了衰减效应。在另选的实施方案中，晶体管1404被从升压级1400i移除。图15示出了利用pmos晶体管和nmos晶体管的升压级1500i。升压级1500i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1500i包括分别接收输入clkp和clkb的电容器1501和1502。升压级1500i还包括预充电栅极1503、升压栅极1504和传输栅极1505。预充电栅极1503、电容器1501和1502由nmos晶体管构成。升压栅极1504和传输栅极1505是pmos晶体管，其源极连接到其本体。在初始全局预充电阶段，预充电栅极1503接通并且将vouti预充电到电压vb。升压级1500i以与现有技术的升压级700i相同的方式工作，不同的是pmos晶体管用于传输栅极1505和升压栅极1504有助于确保vouti将不低于vini。这是因为pmos晶体管的阈值电压vt通常约为0.6v，pmos晶体管不具有体效应(源极-本体上的电压为0v)，并且pmos的vt通常远小于vdd。因此，在最后一级中，由于传输栅极1505的作用，vini将不低于前一级的输出电压vini。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。在另选的实施方案中，图15或图16的升压级1500i或1600i与先前讨论的参考图10至图14的附加设备局部前馈或后馈预充电设备(例如，肖特基二极管、正副结式二极管或二极管连接的晶体管)一起使用。图16示出了利用pmos晶体管和nmos晶体管的升压级1600i。升压级1600i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1600i包括分别接收输入clkp和clkb的电容器1601和1602。升压级1600i还包括预充电栅极1603、升压栅极1604和传输栅极1605。晶体管1603、电容器1601和1602构成本征nmos晶体管。晶体管1604和1605是pmos晶体管，其本体在任何给定时间从vini或vouti切换到最高电压。升压级1600i还包括如图所示配置的本体开关pmos晶体管1606和1607。在初始全局预充电阶段，预充电栅极1603导通并且将vouti预充电到电压vb-vt。pmos晶体管用于传输栅极1605和升压栅极1604有助于确保vouti将不低于vini。交叉耦接的pmos晶体管1606和1607的使用还确保pmos晶体管1604和1605的本体将从不低于vini或vouti。因此，在最后一级中，voutn将从不低于作为前一级的输出电压的vinn。这限制了衰减效应并且确保了最后一级的输出电压将至少与第二级到最后一级的输出电压一样高。使用具有低vt的pmos晶体管没有体效应，提高了电荷泵的效率。图17示出了利用pmos晶体管和nmos晶体管的升压级1700i。升压级1700i接收输入vini并生成输出vouti，并且是电荷泵中的第i升压级。升压级1700i包括分别接收输入clkp和clkb的电容器1701和1702。升压级1700i还包括预充电栅极1703、升压栅极1704和传输栅极1705。升压级1700i还包括如图所示配置的pmos晶体管1706和1707。升压级1700i与升压级1600i相同，不同的是电容器1602(由晶体管形成)已被替换为mom(金属-氧化物-金属)或mim(金属-绝缘体-金属)电容器1702。使用mom或mim电容器代替晶体管有利于避免mos晶体管用作电容器时mos晶体管的接通电压vt固有的困难。如果mos电容器两端的电压<vt，则电容非常小。这在电荷泵的前几个级中是有利的，例如特别是在低vdd电压的1、2、3级。弊端是mom或mim电容器需要比晶体管更大的面积。时钟倍频电路900和升压级1000i、1100i、1200i、1300i、1400i、1500i、1600i和1700i可以各种组合使用以获得包括多个升压级的电荷泵。例如，多个升压级可以如图6所示的顺序方式耦接在一起，其中多个升压级中的每个升压级基于相同的升压级设计，诸如升压级1000i、1100i、1200i、1300i、1400i、1500i、1600i和1700i的任一设计。在此类配置中，第一级的vin1耦接到vin(由电荷泵接收的输入电压源)，第n级的voutn提供vout(电荷泵的输出电压)，并且其他每个升压级的vouti耦接到下一个后续升压级的vini 1。图18示出了电荷泵的另一个实施方案。电荷泵1800包括n个升压级的组1801(第一组)，标记为级1801-1至1801-n。电荷泵1800还包括m个升压级的组1802(第二组)，标记为级1802-1至1802-m。自适应时钟倍频器电路1805包括时钟倍频器电路1803和时钟倍频器电路1804。级1801-1至1801-n由时钟倍频器电路1803驱动，并且级1802-1至1802-m由时钟倍频器电路1804驱动。时钟倍频器电路1803和时钟倍频器电路1804各自可包括上文参考图9所述的时钟倍频器电路900。电荷泵1800内的每个后续级逐渐接收更高的输入电压vini，因此由于逐渐增加的体效应，传输栅极和升压栅极的vt将逐渐增加。自适应时钟倍频器电路1805被设计来补偿该现象。因为电荷泵的前几个级将经历较低的vt，所以时钟倍频器电路1803可使用具有较低电容值的倍压电容器(例如，图9中的倍压电容器903)。后续级经历更高的vt，因此时钟倍频器电路1804可使用更高电容值的倍压电容器(例如，图9中的倍压电容器903)来更有效地使ing节点升压。时钟倍频器电路1803接收clkb1作为输入并生成clkb1-2x作为输出，其中clkb1-2x的量值大约为clkb1量值的两倍。类似地，时钟倍频器电路1804接收clkb2作为输入并生成clkb2-2x作为输出，其中clkb2-2x的量值大约为clkb2的量值的两倍。时钟倍频电路1803的倍压电容器(例如，图9中的倍压电容器903)具有比时钟倍频电路1804的倍压电容器(例如，图9中的倍压电容器903)更低的电容。clkb1-2x然后被升压级1801-1至1801-n用作“clkb”信号，并且clkb2-2x然后被升压级1802-1至1802-m用作“clkb”信号(其中“clkb”信号是图7和图10至图17中示出的信号)。因此，在电荷泵1800内，n个升压级响应于clkb1而工作，并且m个升压级响应于clkb2而工作。clkb1和clkb2任选地可在频率、相位或振幅方面不同。图19示出了电荷泵的另一个实施方案。电荷泵1900包括n个升压级的组1901(第一组)，标记为级1901-1至1901-n。电荷泵1900还包括m个升压级的组1902(第二组)，标记为级1902-1至1902-m。级1901-1至1901-n可各自为包含第一类型的升压级的升压级，并且级1902-1至1902-m可各自为第二类型的升压级，其中所述各种类型包括图7和图10至图17所示的升压级类型和本领域的普通技术人员已知的其它类型。第一类型和第二类型的配对的示例可以是：仅nmos晶体管的升压级(诸如升压级1000i、1100i、1200i)以及nmos和pmos晶体管两者的升压级(诸如升压级1500i、1600i和1700i)；或仅nmos晶体管的升压级(诸如升压级1000i、1100i和1200i)以及nmos晶体管和二极管的升压级(诸如升压级1300i和1400i)。本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。应当指出的是，如本文所用，术语“在…上方”和“在…上”均包括性地包括“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。同样，术语“邻近”包括“直接邻近”(两者间未设置中间材料、元件或空间)和“间接邻近”(两者间设置有中间材料、元件或空间)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。当前第1页12