一种超低功耗抗单粒子翻转的静态随机存取存储器的制作方法

本实用新型涉及一种超低功耗抗单粒子翻转的静态随机存取存储器，属于集成电路技术领域。

背景技术：

在空间辐射环境中存在的高能粒子撞击cmos集成电路的敏感区域时会引起单粒子翻转(singleeventupset，seu)，从而导致电路操作的瞬时中断、逻辑状态的变化，甚至对电子设备或集成电路造成永久性的损坏。静态随机存取存储器(staticrandomaccessmemory，sram)作为高速缓存(cache)的重要组成部分，在现代嵌入式处理器中得到了广泛的应用。它在中央处理器(centralprocessingunit，cpu)和内存之间的数据交互中起着重要的作用。这些数据交互是信息安全的关键，这就需要sram存储器具有极高的可靠性。然而，器件尺寸随着cmos集成电路的发展不断缩小，使得sram存储器越来越容易受到单粒子翻转的影响，导致存储数据发生翻转。因此，设计抗单粒子翻转加固sram存储器已成为电子系统迫切需求。

技术实现要素：

针对现有sram存储器容易受到单粒子翻转的影响的问题，本实用新型提供一种超低功耗抗单粒子翻转的静态随机存取存储器。

本实用新型的一种超低功耗抗单粒子翻转的静态随机存取存储器，

包括pmos晶体管p1～p6、nmos晶体管n1～n6；

pmos管p3的栅极、nmos晶体管n1的栅极、nmos晶体管n3的漏极、nmos晶体管n4的栅极、nmos晶体管n6的漏极和pmos管p6的漏极同时连接，连接节点为qn；

pmos管p4的栅极、pmos管p5的漏极、nmos晶体管n2的栅极、nmos晶体管n3的栅极、nmos晶体管n4的漏极和nmos晶体管n5的漏极同时连接,连接节点为q；

pmos管p3的漏极与pmos管p5的源极及pmos管p1的源极同时连接，pmos管p4的漏极与pmos管p6的源极及pmos管p2的源极同时连接；

pmos管p3的源极与pmos管p4的源极与电源的正极同时连接；

pmos管p1的栅极、pmos管p2的漏极、pmos管p5的栅极和nmos晶体管n2的漏极同时连接,连接节点为s1；

pmos管p2的栅极、pmos管p1的漏极、pmos管p6的栅极和nmos晶体管n1的漏极同时连接,连接节点为s0；

nmos晶体管n1的源极、nmos晶体管n2的源极、nmos晶体管n3的源极和nmos晶体管n4的源极与电源的负极同时连接；

nmos晶体管n5的栅极与nmos晶体管n6的栅极连接字线wl；

nmos晶体管n5的源极连接位线bl，nmos晶体管n6的源极连接位线bln。

作为优选，pmos管p3与pmos管p1和pmos管p5之间通过浅沟槽隔离技术进行隔离，版图加固时pmos管p4与pmos管p2和pmos管p6之间通过浅沟槽隔离技术进行隔离。

作为优选，版图加固时节点q和节点s0之间插入了p阱接触，节点qn和节点s1之间插入了p阱接触。

本实用新型的有益效果：本实用新型本实用新型的sram存储器所能够正确地实现读、写和保持操作，且使四个节点存在抗单粒子翻转恢复机制，实现超低静态功耗抗单节点翻转。

附图说明

图1为本实用新型的静态随机存取存储器的电路结构示意图，命名为：lprhd12tsram存储单元；

图2为本实用新型的lprhd12tsram存储单元读写操作仿真结果，横坐标表示时间，纵坐标表示电压；

图3为本实用新型的lprhd12tsram存储单元的版图设计示意图，其中aa是有源区，nw是n阱，gt是多晶硅栅，ct是通孔，m1是金属1，v1是接触孔，m2是金属2；

图4为本实用新型lprhd12tsram存储单元中节点q、s0和s1在spice晶体管级抗单粒子翻转的验证结果，横坐标表示时间，纵坐标表示电压；

图5为tcad混合仿真中lprhd12tsram存储单元中节点s0、s1、q和qn电压变化情况，横坐标表示时间，纵坐标表示电压；

图6为本实用新型的lprhd12tsram存储单元与其他典型辐射加固存储单元之间的面积比较；

图7为本实用新型的lprhd12tsram存储单元与其他典型辐射加固存储单元之间的静态功耗比较；

图8为本实用新型的lprhd12tsram存储单元与其他典型辐射加固存储单元之间的读取速度比较；

图9为本实用新型的lprhd12tsram存储单元与其他典型辐射加固存储单元之间的写速度比较。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。

本实施方式的一种超低功耗抗单粒子翻转的静态随机存取存储器，命名为：lprhd12t存储单元，如图1所示，采用12个晶体管，其中pmos晶体管p1～p6，nmos晶体管n1～n4为下拉晶体管，nmos晶体管n5～n6为存取晶体管。这些上拉、下拉和存取晶体管形成四个存储节点，即节点q、qn、s1和s0。字线与存取晶体管的栅极相连，位线bl和bln与存取晶体管的源极相连。

假设本实施方式的lprhd12t存储单元存储数字逻辑1，即qn＝0，q＝1，s0＝1，s1＝0。则lprhd12t存储单元处于存操作状态的具体过程为：当字线wl为低电平"0"时，pmos晶体管p1、pmos晶体管p3和pmos晶体管p5开启、nmos晶体管n2和nmos晶体管n3开启，其余晶体管处于关闭状态，该种情况下，完成存储单元的存"1”操作。

根据sram单元的读操作原理，位线bl和bln首先通过预充电电路预充电到逻辑1(即vdd)。当进行读取操作时，字线wl从0变为1，这使得存取nmos晶体管n5和nmos晶体管n6导通。在正反馈机制的帮助下，节点q、qn、s0和s1将保持其存储状态不变。位线bl仍将保持其原始值1，因为在此过程中不会形成放电路径。然而，位线bln将在开启的nmos晶体管n3和nmos晶体管n6形成的放电路径下被放电到0。当位线bl和bln之间的差异被差分放大器识别时，进行读取操作并读出存储单元的状态。

当进行写操作时，位线bl首先放电到0，位线bln充电到1。当字线被充电到1时，nmos晶体管n5和nmos晶体管n6开启。节点q首先通过nmos晶体管n5被放电到某一电压vc。根据sram的工作原理，vc将被本实施方式的lprhd12t存储单元识别为低电平0，从而使nmos晶体管n2和nmos晶体管n3关闭，pmos晶体管p4开启。此后，位线bln通过开启的nmos晶体管n6将节点qn充电到逻辑1，然后nmos晶体管n1和nmos晶体管n4开启，pmos晶体管p3关闭。开启的nmos晶体管n1将节点s0放电至0，从而使pmos晶体管p2和pmos晶体管p6开启。开启的pmos晶体管p2和pmos晶体管p4将节点s1充电到1，从而使pmos晶体管p1和pmos晶体管p3关闭。至此顺利地完成了一次写操作过程。

本实施方式采用65nmcmos商用cmos工艺，在1.2v电源电压和室温条件下，对本实施方式的lprhd12t存储单元进行了1bit读写仿真。仿真结果如图2所示。当字线wl为1时，如果写使能信号we和读使能信号re均为1，则输入信号d写入本实施方式的lprhd12t存储单元(写操作)，即信号d写入节点q；如果写使能信号we和读信号re均为0，则读出节点q的存储数据，即执行读读操作；如果写使能信号we和字线信号wl为0，并且读使能信号re为1，则本实施方式的lprhd12t存储单元处于保持状态。由图2可知，本实施方式的lprhd12t存储单元能够正确地实现读、写和保持操作。

假设lprhd12tsram单元中各节点的存储状态为q＝1，qn＝0，s0＝1，s1＝0，则本实施方式的lprhd12t存储单元存在四个敏感节点，它们是分别节点q、qn、s0和s1。

下面分析本实施方式的lprhd12t存储单元的抗单粒子翻转恢复机制：

1)如果seu发生在节点q上，则节点q的状态从1变为0，这将导致nmos晶体管n2和nmos晶体管n3暂时关闭，pmos晶体管p4开启。然而，这一变化并不会进一步影响其他晶体管的开关状态，也就是说节点qn、s0和s1仍处于其原始状态未发生改变。因此，节点q在开启的nmos晶体管n4的作用下将恢复到其原始存储状态1。

2)如果seu发生在节点s1上，则节点s1的状态将从0变为1，这将导致pmos晶体管p1和pmos晶体管p5暂时关闭。这一改变并不会影响节点q、qn和s0的存储状态。

3)如果seu发生在节点s0上，则节点s0的状态从1变为0，这将导致pmos晶体管p2和pmos晶体管p6开启。通过简单的分析可知：这些变化不会影响节点s1和q的存储状态。然而，在这种情况下，开启的pmos晶体管p6会给节点qn充电，同时开启的nmos晶体管n3会对节点qn进行放电，这导致了pmos晶体管p6和nmos晶体管n3在节点qn上产生了充电和放电的竞争关系。由sram存储器存储数据的工作原理易知，存储单元中下拉晶体管尺寸的最大，其次是存取管，而上拉晶体管尺寸最小。这也就是说，nmos晶体管n3的下拉能力要远强于pmos晶体管p6的上拉能力。基于以上分析可知，在nmos晶体管n3的作用下，节点qn可以保持其初始状态0。由于节点q、qn和s1都处于原始状态而未发生改变，因此，pmos晶体管p4仍将处于关闭状态，相应地nmos晶体管n1仍将开启，这使得节点s0最终将恢复到其原始状态1，而不会发生单粒子翻转。

4)如果seu发生在节点qn上，则节点qn的状态从0变为1，这将导致nmos晶体管n2和nmos晶体管n3开启，由sram存储器存储数据的工作原理易知，所设计的存储单元在只进行晶体管级加固的情况下将发生单粒子翻转。

为了对上述分析中所提及的节点qn进行加固，在版图加固方面，本实用新型做出了以下设计考虑：采用晶体管p3与p1和p5(以及p4与p2和p6)堆叠，从而可以利用源隔离版图加固技术达到降低节点s1从0到1翻转的可能性，本实施方式中pmos管p3与pmos管p1和pmos管p5之间通过浅沟槽隔离技术进行隔离，版图加固时pmos管p4与pmos管p2和pmos管p6之间通过浅沟槽隔离技术进行隔离。此外，为了进一步削弱电荷共享效应，在版图设计中还有意地在节点q(qn)和s0(s1)之间插入了p阱接触。

图3为本实施方式的lprhd12t存储单元的版图设计。首先给出节点q、s0和s1在晶体管级的抗单粒子翻转验证结果，由于qn节点采用了版图加固技术，因此需要对其进行tcad混合仿真验证。图4为节点q、s0和s1在spice晶体管级抗单粒子翻转的验证结果，其中seu在5ns时发生在节点s1上，在15ns时发生在节点q上，在25ns时发生在节点对s0和s1上，在30ns时发生在节点s0上，可以看出所设计的存储单元能够抵抗发生在节点q，s0，s1以及节点对s0-s1上的单粒子翻转事件。

图5为tcad(计算机辅助设计技术)混合仿真验证节点qn的抗单粒子翻转能力，重离子的let值选取为37.5mev-mg/cm2。可以看出节点qn在版图的加固作用下具备了抵抗单粒子翻转的能力，至此，综合图4和图5可知，本实施方式的lprhd12t存储单元能抵抗单粒子翻转。图6给出了lprhd12t存储单元与其他典型辐射加固存储单元之间的面积开销。从图5可以看出，本实施方式的lprhd12t存储单元的面积开销比6t存储单元多190％。本实施方式的lprhd12t存储单元与rhmn、rhmp和13t存储单元相比，具有相似的面积开销。本实施方式的虽然lprhd12t存储单元的面积开销是6t存储单元的近3倍，但本实施方式的主要目的是设计具有良好抗单粒子翻转特性的sram存储单元，而且本实施方式的lprhd12t存储单元的面积开销小于基于6t存储单元的三模冗余结构的面积开销。因此，面积的牺牲换来存储器的可靠性提高是值得的。本实施方式的lprhd12t存储单元与其他存储单元的静态功耗如图7所示。静态功耗定义为sram存储单元在特定时间段内消耗的能量与这段时间间隔的比值。可以看出，本实施方式的lprhd12t存储单元的静态功耗最小，这是由于本实施方式的lprhd12t存储单元采用了堆叠晶体管结构，减小了漏电流。

本实施方式的lprhd12t存储单元与其他存储单元的读取速度如图8所示。读取速度定义为sram存储单元的字线信号从低电平vl变化到(vh-vl)50％的时刻与位线信号的bl和bln之间存在50mv电压差的时刻的差值，其中vh为高电平。可以看出，除rhmn单元外，本实施方式的lprhd12t与其他存储单元的读取速度相似。

本实施方式的lprhd12t存储单元与其他存储单元的写速度如图9所示。写速度定义为sram存储单元的字线信号从低电平vl变化到(vh-vl)50％的时刻与信号q和qn变化到相等时刻的差值，其中vh为高电平。可以看出，本实施方式的lprhd12t存储单元的写速度略大。

虽然在本文中参照了特定的实施方式来描述本实用新型，但是应该理解的是，这些实施例仅仅是本实用新型的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本实用新型的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。