一种嵌入式FPGA存储电路及其控制方法与流程

技术特征：
1.一种嵌入式fpga存储电路，其特征在于，包括：cmos存储拓扑阵列、位线阵列和字线阵列，所述cmos存储拓扑阵列包括m行
×
n列的存储器，所述位线阵列包括n个位线单元，字线阵列包括m个字线单元；每个字线单元控制一行存储器，每个位线单元控制一列存储器；每个所述存储器包括相连的传输门和存储单元；每个字线单元的字线p控制端与所在行的每个存储器的所述传输门的pmos控制端相连；所述每个字线单元的字线n控制端与所在行的每个存储器的所述传输门的nmos控制端相连；每个字线单元的本地线控制端与所在行的每个存储器的存储单元控制端相连；每个位线单元的位线控制端与所在列的每个存储器的所述传输门的读写控制端相连。2.根据权利要求1所述的嵌入式fpga存储电路，其特征在于，所述字线单元包括：与非门、或非门、非门和与门；所述与非门的两个输入端分别连接字线控制端和字选择端；所述与非门的输出端作为字线n控制端；所述与非门的输出端经过非门的输出作为字线p控制端；所述与门的两个输入端分别连接字选择端和本地控制端；初始控制端与所述与门的输出端作为所述或非门的输入端；所述或非门的输出端作为本地线控制端。3.根据权利要求1所述的嵌入式fpga存储电路，其特征在于，所述传输门包括第一nmos和第一pmos，所述第一nmos的源极与所述第一pmos的源极相连作为写数据控制端；所述第一nmos的栅极与所述第一pmos的栅极其中一个连接第一电平，另一个连接第二电平，所述第一nmos的漏极与所述第一pmos的漏极作为读数据控制端；所述第一pmos的栅极与对应的字线单元的字线p控制端相连；所述第一nmos的栅极与所述字线单元的字线n控制端相连。4.根据权利要求3所述的嵌入式fpga存储电路，其特征在于，所述存储单元包括：第二pmos、第三pmos、第二nmos和第三nmos，所述第二pmos的源极、第三pmos的源极分别与对应的字线单元的本地线控制端相连，所述第二pmos的漏极、第二nmos的漏极、第三pmos栅极与第三nmos的栅极与所对应的传输门的写数据控制端相连，所述第二pmos的栅极、第二nmos的栅极、第三pmos漏极与第三nmos的漏极相连作为所述存储器的输出端；所述第二nmos的源极和第三nmos的源极接地。5.根据权利要求1所述的嵌入式fpga存储电路，其特征在于，所述位线单元包括第四pmos，所述第四pmos的栅极连接位冲电控制端，所述第四pmos的源极作为读数据控制端；所述第四pmos的漏极连接电源。6.一种嵌入式fpga存储电路的控制方法，其特征在于，包括：当接收到对任一行存储器的写控制信号时，对应行的字线单元控制所对应的一行存储器的传输门导通，存储在每个位线单元中的数据通过传输门传输至对应的存储单元中；当接收到对任一行存储器的读控制信号时，对应行的字线单元控制所对应的一行存储器的传输门导通，存储在对应的存储单元中的数据通过传输门传输至对应的位线单元中。7.根据权利要求6所述的控制方法，其特征在于，所述存储器的输出端将输出的数据传输至fpga。8.根据权利要求6所述的控制方法，其特征在于，当接收到对任一行存储器的写控制信号时，通过字线单元的本地线控制端给位线单元的位冲电控制端充电。9.根据权利要求8所述的控制方法，其特征在于，所述位线单元的字线n控制端为高电平时，所述传输门导通，当位线单元的字线n控制端为低高电平时，所述传输门断开。