电压控制电路、存储器和电子设备的制作方法

1.本申请涉及芯片设计技术领域，具体而言，涉及一种电压控制电路、存储器和电子设备。


背景技术：

2.在现在的存储器领域中，存储器需要适应较大的工作电压范围，但是对于存储器读写性能的要求又较高。如果存储器在读写时处于低电压的状态下，存储器单元的读写性能可能会受到低电源电压的影响，导致读写速度较慢。
3.基于上述问题，一般的解决方案是把存储器的工作电压和存储器周边控制电路的工作电压切分开来，则可以在存储器整体处于低电压的工作环境下，而将存储单元工作的电压抬高，使得存储器保持较高的读写性能。但是这种方案需要将存储器周边电路的电源域和存储单元的电源域分割开来，需要加入很多电平转换器(level shifter)来进行两个电压域之前的电平转换，但是多引入电压域会导致版图设计和布局布线设计相对更加复杂。


技术实现要素：

4.本申请的目的在于提供一种电压控制电路、存储器和电子设备，能够解决存储器在不同需求下的不同大小的电压需求。
5.第一方面，本发明实施例提供一种电压控制电路，包括：电压调控模块、脉冲生成器、信号控制模块；
6.所述电压调控模块与目标信号线连接，用于调控所述目标信号线的电压；
7.所述脉冲生成器接入使能信号，所述使能信号为指定电平时，所述脉冲生成器输出连续脉冲信号，所述连续脉冲信号用于驱动所述电压调控模块进行多次调压，以使所述目标信号线接入不同的电压；
8.所述信号控制模块通过所述脉冲生成器与所述电压调控模块连接，用于向所述电压调控模块传输控制信号，以对所述电压调控模块中的元件的导通或关断进行控制。
9.在可选的实施方式中，所述电压调控模块包括：第一反相器、第二反相器、第一传输门、第二传输门、电压耦合单元、第一晶体管；
10.所述第一反相器的一端与所述脉冲生成器的输出端连接，所述第一反相器的另一端与所述第一晶体管的栅极连接；
11.所述第二反相器的一端与所述脉冲生成器的输出端连接，所述第二反相器的另一端与所述第一传输门的第一端连接；
12.所述第一传输门的第二端与所述电压耦合单元的一端连接；
13.所述电压耦合单元的第二端与所述第一晶体管的漏极连接；
14.所述第二传输门的第一端与所述第一晶体管的漏极连接，所述第二传输门的第二端连接目标信号线；
15.所述第一传输门的第三端和第四端与所述信号控制模块连接，用于接收所述信号控制模块传输的控制信号，以控制所述第一传输门的状态；
16.所述第二传输门的第三端和第四端与所述信号控制模块连接，用于接收所述信号控制模块传输的控制信号，以控制所述第二传输门的状态；
17.所述第一晶体管的源极与一电源连接。
18.本申请实施例中，通过上述使能信号的作用下，仅需要一个电压耦合单元就能够实现电压的多次升压，从而实现多级升压，以达到存储器的读写需求，在减少整体电路结构的面积的情况下，能够实现多级升压。
19.在可选的实施方式中，所述电压耦合单元为电容器或电容。
20.本申请实施例中，根据不同的尺寸需求，可以将电压耦合单元使用电容器或电容结构，以适应不同场景的需求，在节省电路面积的情况下，实现对目标信号的多级电压调控，从而提高性能，满足存储器的读写性能要求。
21.在可选的实施方式中，所述信号控制模块包括：第一信号控制单元和第二信号控制单元；
22.所述第一信号控制单元与所述脉冲生成器的输入端、和所述电压调控模块连接，用于向所述电压调控模块输入第一控制信号；
23.所述第二信号控制单元连接在所述脉冲生成器的输出端、和所述电压调控模块连接，用于向所述电压调控模块输入第二控制信号。
24.本申请实施例中，信号控制模块中设置两路信号控制单元，分别用于控制电压调控模块的不同节点的通断，从而可以实现更好地控制。
25.在可选的实施方式中，所述第一信号控制单元包括：第三反相器和第四反相器；
26.所述第三反相器的一端连接所述脉冲生成器的输入端，所述第三反相器的另一端与所述第一传输门的第三端连接，用于向所述第一传输门输入第一信号；
27.所述第三反相器的另一端还与所述第四反相器的一端连接，所述第四反相器的另一端与所述第一传输门的第四端连接，用于向所述第一传输门输入第二信号。
28.本申请实施例中，通过两个反相器可以得到一对相反的信号，从而可以得到一对相反的信号，从而满足传输门的通断需求。
29.在可选的实施方式中，所述第一信号控制单元包括：第一与非门和第五反相器；
30.所述第一与非门的第一输入端用于接入目标信号线时钟信号，所述第一与非门的第二输入端与所述脉冲生成器的输出端连接，所述第一与非门的输出端与所述第二传输门的第三端连接，用于向所述第二传输门输入第三信号；
31.所述第一与非门的输出端还与所述第五反相器的一端连接，所述第五反相器的另一端与所述第二传输门的第四端连接，用于向所述第二传输门输入第四信号。
32.本申请实施例中，通过第一与非门和第五反相器的作用下，能够在脉冲生成器的作用下，调整第二传输门关断与打开，从而实现多次电压的调控，满足存储器的读写需求。
33.在可选的实施方式中，所述脉冲生成器包括：所述脉冲生成器包括：第二与非门、至少两个反相器；
34.所述第二与非门的第一输入端用于接入使能信号；
35.所述至少两个反相器依次连接；
36.所述第二与非门的输出端与所述至少两个反相器中的连接在一端的反相器的一端连接，所述至少两个反相器中的连接在另一端的反相器的一端与所述第二与非门的第二输入端，所述至少两个反相器中的连接在另一端的反相器的一端还与所述电压调控模块连接，用于向所述电压调控模块传输控制信号。
37.本申请实施例中，通过使用一个几级的环形振荡器，该环形振荡器可以产生一个方波信号，可以在该方波信号控制下，对输出信号(右图为字线wl)进行多次升压操作，并能将多次升压效果累积，实现更好的升压效果。
38.在可选的实施方式中，所述脉冲生成器包括：2n个脉冲生成单元、n个反相器、n个第三与非门和第四与非门；
39.其中，所述2n个脉冲生成单元中的第一脉冲生成单元的一端接入所述使能信号；
40.所述2n个脉冲生成单元中的其它脉冲生成单元的一端与前一个脉冲生成单元连接；
41.相邻两个所述脉冲生成单元的另一端与一个所述第三与非门的一端连接，所述第三与非门的另一端连接一个所述反相器，所述反相器的另一端与所述第四与非门的一端连接；
42.所述第四与非门的另一端与所述电压调控模块连接，用于向所述电压调控模块传输控制信号，所述n为正整数。
43.在可选的实施方式中，所述第一脉冲生成单元包括：第一缓冲器、第二缓冲器、第六反相器、第七反相器和第五与非门；
44.所述第一缓冲器的一端接入所述使能信号，第一缓冲器的另一端与所述第二缓冲器的一端连接，所述第二缓冲器的第二端与所述第六反相器的一端连接，所述第六反相器的另一端与所述第五与非门的第一输入端连接，所述第五与非门的输出端与所述第七反相器的一端连接，所述第七反相器的另一端与所述第三与非门的一端，所述第五与非门的第二输入端用于接入一选择信号。
45.本申请实施例中，通过设置多个脉冲生成单元可以提供多个高电平脉冲，从而可以实现多次的电压抬升，以提高存储器的读写性能。
46.第二方面，本发明实施例提供一种存储器，包括：前述实施方式任意一项所述的电压控制电路。
47.第三方面，本发明实施例提供一种电子设备，包括：
48.处理器
49.前述实施方式所述的存储器，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述机器可读指令被所述处理器执行时所述电子设备所需实现的功能对应的步骤。
50.本申请实施例的有益效果是：在脉冲发生器生成的连续脉冲信号控制下，通过电压调控模块可以对目标信号进行连续的调压操作，并通过电压调控模块实现多次调压效果的累积，从而提高存储器的读写性能的同时，还能够满足存储器周边控制电路的工作电压需求。
附图说明
51.为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
52.图1为一个升压电路的结构示意图。
53.图2为图1所示的升压电路的工作波形示意图。
54.图3为本申请实施例提供的电压控制电路的结构示意图。
55.图4为本申请实施例提供的电压控制电路的电路示意图。
56.图5为本申请实施例提供的一种脉冲发生器实现方案的电压控制电路的示意图。
57.图6为本申请实施例提供的电压控制电路的波形示意图。
58.图7为本申请实施例提供的另一种电压控制电路的脉冲生成器的电路示意图。
59.图8为图7的另一种脉冲发生器方案下的波形示意图。
60.主要元件符号说明：110
‑
电压调控模块；120
‑
脉冲生成器；121
‑
第一脉冲生成单元；122
‑
第二脉冲生成单元；123
‑
第三脉冲生成单元；124
‑
第四脉冲生成单元；130
‑
信号控制模块；m1
‑
第一晶体管；pg1
‑
第一传输门；pg2
‑
第二传输门；p1
‑
第一反相器；p2
‑
第二反相器；cb1
‑
第一电容器；p3
‑
第三反相器；p4
‑
第四反相器；p5
‑
第五反相器；n1
‑
第一与非门；n2
‑
第二与非门；ps
‑
反相器组；n3
‑
第三与非门；n4
‑
第四与非门；n5
‑
第五与非门；n6
‑
第六与非门；n7
‑
第七与非门；n8
‑
第八与非门；b1
‑
第一缓冲器；b2
‑
第二缓冲器；b3
‑
第三缓冲器；b4
‑
第四缓冲器；b5
‑
第五缓冲器；b6
‑
第六缓冲器；b7
‑
第七缓冲器；b8
‑
第八缓冲器；p6
‑
第六反相器；p7
‑
第七反相器；p8
‑
第八反相器；p9
‑
第九反相器；p10
‑
第十反相器；p11
‑
第十一反相器；p12
‑
第十二反相器；p13
‑
第十三反相器；p14
‑
第十四反相器；p15
‑
第十五反相器。
具体实施方式
61.下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行描述。
62.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
63.存储器在进行读写工作时，对电压的要求比较高，但是存储器周边控制电路的工作电压又不需要很高，所以导致存储器的工作需要适应较大的工作电压范围。
64.针对存储器中读写时可能处在低电压情况，读写性能受影响的现象，但是现有技术中的将存储器的存储单元的工作电压和存储器周边控制电路的工作电压分开，需要加入很多电平转换器(level shifter)来进行两个电压域之前的电平转换，多引入电压域会对版图设计和布局布线设计带来更多挑战。
65.基于上述研究，可以通过引入一个电压控制(升压或降压)电路，在进入相应工作模式时，通过电压控制电路，将关键控制信号进行升压(或降压)，从而实现存储器读写性能的提升。示例性地，可以采用电容器对目标信号电压耦合的方式来实现。
66.示例性地，多个可调选项控制的电容器对目标信号进行升压操作，用以实现升压电压幅度的多级调控。如图1所示，可以使用三个电容器(ca、cb、cc)可以通过电压耦合对字
线的电压进行升压，其中电容器ca可以是对字线进行耦合，而其电容器cb、cc可以是由输入选择信号opt[1]和opt[0]进行控制的。在此电路中，只有在选择信号opt[1]或选择信号opt[0]为高电平时，电容器才能对字线进行升压。
[0067]
其中，opt[1]表示升压电路输入控制选项，当opt[1]＝1时，与该信号连接的电容器可以对字线进行电压耦合。opt[0]表示升压电路输入控制选项，当opt[0]＝1时，与该信号连接的电容器可以对字线进行电压耦合。
[0068]
其中，图1所示的电路中的boosten表示存储器升压控制使能信号。当boosten＝0时，升压电路无效，字线电压为vdd；当boosten＝1时，通过升压电路可以将字线电压从vdd往上抬升，图1所示的ma表示一上拉晶体管,ma导通时会将字线拉到电源电压vdd，ca、cb、cc分别表示耦合mos电容器，当bst_drv/bst_drv1/dst_drv2出现电平切换时，由于电容分耦合作用，字线也会出现一个相应的电压变化趋势。
[0069]
如图1所示，当使能信号boosten为0(低电平)时：升压电路不生效，此时上拉晶体管ma导通，字线被ma拉到电源电压vdd，同时bst_drv/bst_drv1/bst_drv2都为0。
[0070]
当boosten由0(低电平)切换到1(高电平)时：晶体管ma被关断，字线处于浮空(floating)状态。如图2所示，bst_drv出现由0到1的切换(201)。例如，此时假设opt[1]和opt[0]都为0，不考虑cb和cc的电容耦合，由于电容耦合作用，字线会出现一个电压抬升过程(202)，将字线电压从vdd抬升到(vdd dv)，从而实现将字线电压提高的目的。其中，dv表示字线升压带来的电压抬升，在该实施方式中通过调节升压电路使用的耦合电容器的个数来控制升压电压dv的大小。
[0071]
当读写操作结束之后，boosten会由高电平切回到低电平，字线wl电位重新被晶体管ma拉到vdd(204)，bst_drv也被拉回到0(203)。
[0072]
进一步地，在上述方案中，由于字线的升压幅度由选通的电容器数目进行调节，而一般一组字线驱动器就需要一个字线升压电路。如果每16个字线或每32个字线共用一个升压电路。因此，当存储器尺寸比较大时，即字线数目较多时，需要引入较多的电容器，而通常电容器的尺寸也比较大，这样会导入较大的额外面积消耗。因此，上述方案还存在需要使用多个电容器实现升压或降压，从而导致电压控制电路的面积较大。
[0073]
基于上述研究，本申请发明人又提供一种电压控制电路，能够在减小元件的同时，还能够实现存储器的电压的控制，下面通过实施例进行描述。
[0074]
实施例一
[0075]
本申请实施例提供一种电压控制电路，如图3所示，该电压控制电路可以包括：电压调控模块110、脉冲生成器120、信号控制模块130。
[0076]
本实施例中，该电压调控模块110用于与目标信号线连接。
[0077]
该信号控制模块130通过所述脉冲生成器120与所述电压调控模块110连接，用于向所述电压调控模块110传输控制信号，以对所述电压调控模块110中的元件的导通或关断进行控制。
[0078]
脉冲生成器120还用于接入使能信号。该使能信号为指定电平时，该控制脉冲生成器120输出连续脉冲信号。
[0079]
该连续脉冲信号用于驱动所述电压调控模块110进行多次调压，以使该目标信号线接入不同的电压。
[0080]
本实施例中，该脉冲发生器用以产生连续脉冲信号，该连续脉冲信号可以是方波控制信号。
[0081]
可选地，上述的目标信号线可以是字线、位线或其它信号。
[0082]
其中，在接入的使能信号为指定电平时，电压调控模块110在连续脉冲信号作用下，对电压调控模块110对接入的电源电压进行多次调压，以使所述目标信号线接入不同的电压。
[0083]
示例性地，电压调控模块110可以对接入的电源电压进行多次升压或降压处理。
[0084]
示例性地，需要提高电压时，可以由该脉冲生成器120向电压调控模块110输入一个方波信号用于对该电压调控模块110进行控制，在每次信号控制模块130输出的控制信号为有效电平时对目标信号进行电压抬升(或下压)，然后在每次控制信号为无效电平时维持目标信号之前抬升的电压，对目标信号实现多次电压抬升，并将抬升电压累积下来。通过调节方波信号有效电平的次数，进而调节电压抬升的次数，从而实现调节抬升的电压幅度的目的。示例性地，上述的有效电平可以是低电平。
[0085]
示例性地，需要降低电压时，可以由该脉冲生成器120向电压调控模块110输入一个方波信号用于对该电压调控模块110进行控制，在每次信号控制模块130输出的控制信号为有效电平时对目标信号进行电压下压，然后在每次控制信号为无效电平时维持目标信号之前下压的电压，对目标信号实现多次电压下压，并将下压电压累积下来。通过调节方波信号有效电平的次数，进而调节电压下压的次数，从而实现调节下压的电压幅度的目的。
[0086]
可选地，如图4所示，所述电压调控模块110可以包括：第一反相器p1、第二反相器p2、第一传输门pg1、第二传输门pg2、电压耦合单元、第一晶体管m1。
[0087]
示例性地，如图4所示，第一反相器p1的一端与所述脉冲生成器120的输出端连接，所述第一反相器p1的另一端与所述第一晶体管m1的栅极连接；所述第二反相器p2的一端与所述脉冲生成器120的输出端连接，所述第二反相器p2的另一端与所述第一传输门pg1的第一端连接；所述第一传输门pg1的第二端与所述电压耦合单元的一端连接；所述电压耦合单元的第二端与所述第一晶体管m1的漏极连接；所述第二传输门pg2的第一端与所述第一晶体管m1的漏极连接，所述第二传输门pg2的第二端连接目标信号线；所述第一传输门pg1的第三端和第四端与所述信号控制模块130连接，用于接收所述信号控制模块130传输控制信号，以控制所述第一传输门pg1的状态；所述第二传输门pg2的第三端和第四端与所述信号控制模块130连接，用于接收所述信号控制模块130传输控制信号，以控制所述第二传输门pg2的状态；所述第一晶体管m1的源极与一电源连接。
[0088]
可选地，所述电压耦合单元为电容器或电容(图4所示的实例中，该电压耦合单元为第一电容器cb1)。
[0089]
本申请实施例中通过连续脉冲信号的控制，以时序的方式来实现目标信号电压的多级调控，从而可以实现电压调控模块仅仅需要单电容器或单电容，就能够实现电压的多级调控。
[0090]
示例性地，在需要更小的电路结构时，可以将电容器作为电压耦合单元，从而可以进一步地减小电路结构的尺寸，在对电路结构没有太严格的要求时，可以选择电容作为电压耦合单元。
[0091]
其中，电压耦合单元为电压调控模块110主要控制电压抬升的元件，其中，当bst_
drv出现0
‑
>1跳转时，由于电压耦合单元的作用，可以在中间节点boost_int上产生一个电压抬升的变化。
[0092]
如图4所示，所述信号控制模块130包括：第一信号控制单元和第二信号控制单元。
[0093]
示例性地，所述第一信号控制单元与所述脉冲生成器120的输入端、和所述电压调控模块110连接，用于向所述电压调控模块110输入第一控制信号；所述第二信号控制单元连接在所述脉冲生成器120的输出端、和所述电压调控模块110连接，用于向所述电压调控模块110输入第二控制信号。
[0094]
本实施例中，所述第一信号控制单元可以包括：第三反相器p3和第四反相器p4。
[0095]
示例性地，所述第三反相器p3的一端连接所述脉冲生成器120的输入端，所述第三反相器p3的另一端与所述第一传输门pg1的第三端连接，用于向所述第一传输门pg1输入第一信号；所述第三反相器p3的另一端还与所述第四反相器p4的一端连接，所述第四反相器p4的另一端与所述第一传输门pg1的第四端连接，用于向所述第一传输门pg1输入第二信号。
[0096]
本实施例中，该第三反相器p3和第四反相器p4得到的信号en0和enb0用于对电压调控模块110的第一传输门pg1进行控制。当en0为1时，第一传输门pg1会导通。
[0097]
本实施例中，所述第一信号控制单元可以包括：第一与非门n1和第五反相器p5。
[0098]
示例性地，所述第一与非门n1的第一输入端用于接入目标信号线时钟信号，所述第一与非门n1的第二输入端与所述脉冲生成器120的输出端连接，所述第一与非门n1的输出端与所述第二传输门pg2的第三端连接，用于向所述第二传输门pg2输入第三信号；所述第一与非门n1的输出端还与所述第五反相器p5的一端连接，所述第五反相器p5的另一端与所述第二传输门pg2的第四端连接，用于向所述第二传输门pg2输入第四信号。
[0099]
本实施例中，该第一与非门n1和第五反相器p5得到的信号en1和enb1用于对电压调控模块110的第二传输门pg2进行控制。当en1为1时，第二传输门pg2会导通。
[0100]
本实施例中，脉冲生成器120(pulse generator)可以采用多级的环形振荡器(ring oscillator，简称ro)来产生一个方波信号。例如，环形振荡器的总级数为奇数级。可选地，脉冲生成器120也可采用组合电路来搭建脉冲整形器，生成多个相位不一致的单一脉冲，然后组合成一个方波信号。
[0101]
在一种实施方式中，脉冲生成器120可以采用环形振荡器实现。在此实施方式中，脉冲生成器120可以包括多级反相器和与非门。在一个实例中，该多级反相器可以是四级反相器，则可以形成一个总共五级的环形振荡器，五级的环形振荡器可以产生一个频率较高的脉冲信号，从而可以实现较快的电压抬升。
[0102]
可选地，如图5所示，所述脉冲生成器120包括：第二与非门n2、至少两个反相器(图中未标号)。
[0103]
图5所示的实例中由两个反相器表示一个反相器组ps。可选地，该反相器组ps可以包括四个反相器、六个反相器等。
[0104]
示例性地，所述第二与非门n2的第一输入端用于接入使能信号；所述至少两个反相器依次连接；所述第二与非门n2的输出端与所述至少两个反相器中的连接在一端的反相器的一端连接，所述至少两个反相器中的连接在另一端的反相器的一端与所述第二与非门n2的第二输入端，所述至少两个反相器中的连接在另一端的反相器的一端还与所述电压调
控模块110连接，用于向所述电压调控模块110传输控制信号。
[0105]
在图5所示的实例中，当使能信号boosten为0时，脉冲发生器不工作，bst_enb为1，此时目标信号线电压被拉到vdd；当使能信号boosten为1时，脉冲发生器产生一个连续脉冲信号bst_enb。bst_enb可以控制电压调控模块110对目标信号线进行连续升压操作。
[0106]
示例性地，电压调控模块110工作波形图可以如图6所示。下面以目标信号线是字线，进行的操作为升压为例进行描述。其中，字线时钟信号wlclk处于低电平，此时字线还未开启，字线还不需要进行电压抬升，使能信号boosten为低电平，脉冲生成器120未启动，bst_enb为高电平，此时字线电压为vdd。
[0107]
当字线时钟wlclk和使能信号boosten都切换到高电平之后，en0由0跳变到1(402)，第一传输门pg1导通。此时脉冲生成器120工作，产生一个方波信号bst_enb，bst_enb先跳变到0(401)，然后1
‑
>0
‑
>1
‑
>0持续跳变，直到使能信号boosten关闭。当bst_enb从1向0跳变时，上拉第一晶体管m1关断，boost_int处于浮空状态；同时bst_drv出现一个低电平到高电平的跳变(403)，bst_drv的上升沿通过第一电容器cb1对boost_int产生电压耦合，在boost_int出现一个电压抬升；同时由于此时en1为1，第二传输门pg2导通，字线也会出现电压抬升(404)。当bst_enb由0到1跳变时，en1变为0，第二传输门pg2关断,字线维持之前电压抬升后的电位；第一晶体管m1打开，boost_int被拉到电源电压vdd，同时bst_drv也被拉到0。
[0108]
本实施例中，由于bst_enb是连续的方波信号，每当bst_enb切换到0，第一电容器cb1会对boost_int和字线电压进行电压耦合，抬升字线电压的电位(405/406/407/408)；而bst_enb切换到1时，第二传输门pg2会关断，维持字线电压上次抬升的电位，故而在连续方波boost_enb的控制下，可实现对字线wl的多次累积电压抬升，将字线wl电压抬升到(vdd dv)。其中，dv表示字线升压带来的电压抬升。
[0109]
当使能信号boosten切换到低电平后，bst_enb被拉到高电平409，因而en1为低电平，第二传输门pg2关闭，字线wl维持之前多次抬升之后的电压(vdd dv)。
[0110]
当wlclk切换到低电平，此时字线wl已经关闭，无需再维持字线wl的升压，en1被上拉到1，第二传输门pg2导通，wl被第一晶体管m1上拉到电源电压vdd。
[0111]
示例性地，上述的boosten表示使能信号，当使能信号boosten为0时，wl高电压为电源电压vdd；当使能信号boosten为1时，wl高电压会被电压调控模块110抬升到(vdd dv)。wlclk表示字线控制时钟信号，用以控制字线的脉冲宽度，此处用以控制字线的升压的保持时间。bst_enb表示由脉冲发生器产生的方波控制信号，当bst_enb为0时，电压调控模块110会对字线进行升压，当bst_enb为1时，会维持住字线之前升压的电压。
[0112]
上述的结构中可以仅通过一个电压耦合单元就能够实现多次电压抬升。针对不同的需求脉冲生成器120也可以通过其它结构实现。
[0113]
可选地，如图7所示，该脉冲生成器120也可以包括：2n个脉冲生成单元、n个反相器、n个第三与非门n3和第四与非门n4。
[0114]
其中，所述2n个脉冲生成单元中的第一脉冲生成单元的一端接入所述使能信号；所述2n个脉冲生成单元中的其它脉冲生成单元的一端与前一个脉冲生成单元连接；相邻两个所述脉冲生成单元的另一端与一个所述第三与非门n3的一端连接，所述第三与非门n3的另一端连接一个所述反相器，所述反相器的另一端与所述第四与非门n4的一端连接；所述
第四与非门n4的另一端与所述电压调控模块110连接，用于向所述电压调控模块110传输控制信号，所述n为正整数。
[0115]
示例性地，该脉冲生成单元可以产生一个高电平，在可以对应一个高电平脉冲，也就能够实现一次目标信号的电压的调控。根据字线电压需要调控的次数设置脉冲生成单元的数量。
[0116]
在一个实例中，图7所示的实例中，该脉冲生成器120包括四个脉冲生成单元。当然，该脉冲生成器120也可以包括更多数量的脉冲生成单元。例如，该脉冲生成器120也可以包括五个脉冲生成单元、六个脉冲生成单元、三个脉冲生成单元等。
[0117]
以该脉冲生成器120包括四个脉冲生成单元。其中，第一脉冲生成单元121包括：第一缓冲器b1、第二缓冲器b2、第六反相器p6、第七反相器p7和第五与非门n5。
[0118]
所述第一缓冲器b1的一端接入所述使能信号，第一缓冲器b1的另一端与所述第二缓冲器b2的一端连接，所述第二缓冲器b2的第二端与所述第六反相器p6的一端连接，所述第六反相器p6的另一端与所述第五与非门n5的第一输入端连接，所述第五与非门n5的输出端与所述第七反相器p7的一端连接，所述第七反相器p7的另一端与所述第三与非门n3的一端，所述第五与非门n5的第二输入端用于接入第一选择信号。
[0119]
其中，第二脉冲生成单元122包括：第三缓冲器b3、第四缓冲器b4、第八反相器p8、第九反相器p9和第六与非门n6。
[0120]
所述第三缓冲器b3的一端连接在所述第二缓冲器b2和第六反相器p6之间，第三缓冲器b3的另一端与所述第四缓冲器b4的一端连接，所述第四缓冲器b4的第二端与所述第八反相器p8的一端连接，所述第八反相器p8的另一端与所述第六与非门n6的第一输入端连接，所述第六与非门n6的输出端与所述第九反相器p9的一端连接，所述第九反相器p9的另一端与所述第三与非门n3的一端，所述第六与非门n6的第二输入端用于接入第二选择信号。
[0121]
在图7所示的实例中，第一脉冲生成单元121和第二脉冲生成单元122共同连接一个第三与非门n3和一个反相器(图示中标记为第十四反相器p14)。
[0122]
其中，第三脉冲生成单元123包括：第五缓冲器b5、第六缓冲器b6、第十反相器p10、第十一反相器p11和第七与非门n7。
[0123]
所述第五缓冲器b5的一端连接在所述第四缓冲器b4与所述第八反相器p8之间，第五缓冲器b5的另一端与所述第六缓冲器b6的一端连接，所述第六缓冲器b6的第二端与所述第十反相器p10的一端连接，所述第十反相器p10的另一端与所述第七与非门n7的第一输入端连接，所述第七与非门n7的输出端与所述第十一反相器p11的一端连接，所述第十一反相器p11的另一端与所述第三与非门n3的一端，所述第七与非门n7的第二输入端用于接入第三选择信号。
[0124]
其中，第四脉冲生成单元124包括：第七缓冲器b7、第八缓冲器b8、第十二反相器p12、第十三反相器p13和第八与非门n8。
[0125]
所述第七缓冲器b7的一端连接在所述第六缓冲器b6与所述第十反相器p10之间，第七缓冲器b7的另一端与所述第八缓冲器b8的一端连接，所述第八缓冲器b8的第二端与所述第十二反相器p12的一端连接，所述第十二反相器p12的另一端与所述第八与非门n8的第一输入端连接，所述第八与非门n8的输出端与所述第十三反相器p13的一端连接，所述第十
三反相器p13的另一端与所述第三与非门n3的一端，所述第八与非门n8的第二输入端用于接入第四选择信号。
[0126]
本实施例中，脉冲生成单元的缓冲器可以是两级反相器、四级反相器或六级反相器。示例性地，可以根据需要的脉冲宽度确定脉冲生成单元的缓冲器的级数。
[0127]
在图7所示的实例中，第三脉冲生成单元和第四脉冲生成单元共同连接一个第三与非门n3和一个反相器(图示中标记为第十五反相器p15)。
[0128]
如图8所示，使用图7所示的脉冲生成器120，则每个脉冲生成单元可以产生一个高电平，则可以产生四次高电平。根据四次高电平作用下得到一个连续脉冲信号bst_enb。该bst_enb可以控制电压调控模块110对目标信号线进行连续升压操作，图8所示的实例中，在具有四个上升沿的连续脉冲信号可以进行四次升压操作。
[0129]
示例性地，当使能信号boosten为0时，脉冲生成器120不工作，bst_enb为1，此时目标信号线电压被拉到vdd；当使能信号boosten为1时，脉冲生成器120产生一个连续脉冲信号bst_enb。bst_enb可以控制电压调控模块110对目标信号线进行连续升压操作。以图8为例，使能信号boosten都切换到高电平之后，脉冲生成器120工作，分别由第一脉冲生成单元121产生一个信号out1、第二脉冲生成单元122产生一个信号out2、第三脉冲生成单元123产生一个信号out3以及第四脉冲生成单元124产生一个信号out4，以此形成一个得到一个连续脉冲信号bst_enb，该bst_enb先跳变到0，然后1
‑
>0
‑
>1
‑
>0持续跳变。当bst_enb从1向0跳变时，上拉第一晶体管m1关断，boost_int处于浮空状态；同时bst_drv出现一个低电平到高电平的跳变，bst_drv的上升沿通过第一电容器cb1对boost_int产生电压耦合，在boost_int出现一个电压抬升；同时由于此时en1为1，第二传输门pg2导通，字线wl也会出现电压抬升。当bst_enb由0到1跳变时，en1变为0，第二传输门pg2关断,字线wl维持之前电压抬升后的电位；第一晶体管m1打开，boost_int被拉到电源电压vdd，同时bst_drv也被拉到0。因此，如图8所示，在四个脉冲生成单元均产生一个信号后，可以实现字线wl四次抬压。
[0130]
在图8所示的实例中，第一脉冲生成单元121产生的信号out1、第二脉冲生成单元122产生的信号out2、第三脉冲生成单元123产生的信号out3以及第四脉冲生成单元124产生的信号out4均为0到1再到0的信号。
[0131]
在上述示例中，由于四个脉冲生成单元均产生一个信号可以形成的bst_enb是连续的方波信号，每当bst_enb切换到0，第一电容器cb1会对boost_int和字线电压进行电压耦合，抬升字线电压的电位；而bst_enb切换到1时，第二传输门pg2会关断，维持字线电压上次抬升的电位，故而在连续方波boost_enb的控制下，可实现对字线wl的多次累积电压抬升，将字线wl电压抬升到(vdd dv)。其中，dv表示字线wl升压带来的电压抬升。
[0132]
请再次参阅3所示，该电压控制电路还可以包括一电容。
[0133]
示例性地，所述电容的一端连接在所述电压调控模块110与目标信号线连接的一端；所述电容的另一端接地。
[0134]
该电容可以用于模拟输出线的负载。
[0135]
可选地，本实施例中的电压控制电路若用于高频的存储器中，则可以考虑在不同pvt(process voltage temperature,工艺角、电压、温度)条件下，电压调控模块110的升压和脉冲生成器120控制方波信号都要保持较高频率时，可以将脉冲生成器120的电源和其他电路(例如，电压调控模块110)的电源切分开，如图4所示，脉冲生成器120也接入一电源
vdd1。通过此设置可以实现在低压下，电压调控模块110也能维持较高频率。
[0136]
在本申请实施例中的电压控制电路中，通过使用一个可以控制电压升高的电路，在需要对电压进行升高时，可以通过电压调控模块110对控制存储器的电压进行升高，从而可以满足存储器的读写需求，从而提高存储器的读写性能的同时，还能够满足存储器周边控制电路的工作电压需求。
[0137]
在本申请实施例中，使用本申请实施例提供的电压控制电路，可以很方便地对目标信号线(例如，字线)进行升压操作，可以通过控制使能信号boosten的脉冲宽度来实现。且由于只需要一个电压耦合单元(例如，一个耦合电容器)，因此电压调控模块110的面积消耗比较小。
[0138]
在其它实施例中，还提供一种存储器，该存储器可以包括电压控制电路。
[0139]
本实施例中的电压控制电路与上述实施例提供的电压控制电路类似，关于电压控制电路的其它细节可以参阅上述实施例中的描述，在此不再赘述。
[0140]
本申请实施例还提供一种电子设备，包括：处理器和存储器。
[0141]
示例性地，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述机器可读指令被所述处理器执行时所述电子设备所需实现的功能对应的步骤。
[0142]
示例性地，上述的处理器可能是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现场可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
[0143]
可选地，根据该电子设备的使用场景或者设备需求不同，该电子设备还可以包括其它部件。例如，该电子设备是车载电子设备时，则该电子设备还可以包括定位单元，用于获取当前位置信息。再例如，该电子设备是无人机时，该电子设备还可以包括采集设备，用于采集周边的图像数据。
[0144]
可选地，电子设备还可包括比上述更多或者更少的组件。
[0145]
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0146]
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。