存储器电路和方法与流程

技术特征：
1.一种存储器电路，包括：选择电路，被配置为：在第一输入处接收第一地址并在第二输入处接收第二地址，当选择信号具有第一逻辑状态时，将所述第一地址传递到输出，并且当选择信号具有不同于所述第一逻辑状态的第二逻辑状态时，将所述第二地址传递到所述输出；以及解码器，被配置为对所传递的第一地址或第二地址进行解码。2.根据权利要求1所述的电路，还包括：第一锁存电路，被配置为响应于第一时钟脉冲信号而将所述第一地址输出到所述第一输入；以及第二锁存电路，被耦合在所述选择电路和所述解码器之间，所述第二锁存电路被配置为响应于第二时钟脉冲信号而锁存所传递的第一地址或第二地址。3.根据权利要求2所述的电路，还包括：控制电路，被配置为：接收时钟信号、第一启用信号、以及第二启用信号，并且基于所述时钟信号、所述第一启用信号、以及所述第二启用信号生成所述选择信号、所述第一时钟脉冲信号、以及所述第二时钟脉冲信号。4.根据权利要求3所述的电路，其中，所述第二锁存电路被配置为：响应于所述第二时钟脉冲信号从所述第一逻辑状态或所述第二逻辑状态中的第一个逻辑状态到所述第一逻辑状态或所述第二逻辑状态中的第二个逻辑状态的第一转换，锁存所传递的第一地址或第二地址，并且所述控制电路还被配置为：在所述选择信号具有所述第一逻辑状态时生成所述第一转换。5.根据权利要求4所述的电路，其中，所述第二锁存电路被配置为：响应于所述第二时钟脉冲信号从所述第一逻辑状态或所述第二逻辑状态中的所述第二个逻辑状态到所述第一逻辑状态或所述第二逻辑状态中的所述第一个逻辑状态的第二转换，输出所传递的第一地址或第二地址，并且所述控制电路还被配置为：在所述选择信号具有所述第二逻辑状态时生成所述第二转换。6.根据权利要求5所述的电路，还包括：预解码器，耦合在所述第二锁存电路和所述解码器之间，其中所述控制电路还被配置为：针对第一间隔和第二间隔激活所述预解码器，在所述第一间隔期间，所述第二时钟脉冲信号具有所述第一逻辑状态或所述第二逻辑状态中的所述第二个逻辑状态，并且所述选择信号从所述第二逻辑状态转换到所述第一逻辑状态，并且在所述第二间隔期间，所述第二时钟脉冲信号具有所述第一逻辑状态或所述第二逻辑状态中的所述第二个逻辑状态，并且所述选择信号具有所述第一逻辑状态。7.根据权利要求3所述的电路，其中，所述控制电路还被配置为使得所述选择信号：基于所述时钟信号从所述第二逻辑状态转换到所述第一逻辑状态，并且基于跟踪信号从所述第一逻辑状态转换到所述第二逻辑状态。
8.根据权利要求7所述的电路，其中，所述控制电路还被配置为：响应于所述第一启用信号并响应于所述第二启用信号而生成所述跟踪信号。9.一种操作存储器电路的方法，所述方法包括：在选择电路处接收第一地址和第二地址；使用所述选择电路将所述第一地址或所述第二地址中的一个地址传递到地址解码器；并且使用所述地址解码器对所述第一地址或所述第二地址中的所述一个地址进行解码。10.一种存储器电路，包括：存储器阵列；选择电路，被配置为：在第一输入处接收写入地址，并且在第二输入处接收读取地址，当选择信号具有第一逻辑状态时，将所述写入地址传递到输出，并且当所述选择信号具有不同于所述第一逻辑状态的第二逻辑状态时，将所述读取地址传递到所述输出；以及解码器，被配置为：对所传递的写入地址或读取地址进行解码，并且激活所述存储器阵列中与经解码的写入地址或读取地址相对应的字线信号路径。