存储器设备及操作存储器设备方法与流程

存储器设备及操作存储器设备方法
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年8月16日向韩国知识产权局提交的韩国专利申请号10-2019-0100570的优先权，其全部内容通过引用并入本文。
技术领域
[0003]
本公开的各种实施例总体上涉及电子设备，并且更具体地涉及存储器设备以及操作存储器设备的方法。


背景技术：

[0004]
存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括在其中数据被存储的存储器设备、以及控制存储器设备的存储器控制器。这样的存储器设备被分类为易失性存储器设备和非易失性存储器设备。
[0005]
易失性存储器设备是其中仅当供应功率时才存储数据、并且在功率供应中断时丢失所存储的数据的存储器设备。易失性存储器设备的示例包括静态随机存取存储器(sram)和动态随机存取存储器(dram)。
[0006]
非易失性存储器设备是即使功率中断也能够保持所存储的数据的存储器设备。非易失性存储器设备的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)和闪速存储器。


技术实现要素：

[0007]
本公开的一个实施例可以提供存储器设备。存储器设备可以包括存储器单元阵列、多个页缓冲器组和编程操作控制器。存储器单元阵列可以包括多个存储器单元。页缓冲器组可以通过多个位线组耦合到多个存储器单元，并且可以被配置为对多个位线组执行位线预充电操作。编程操作控制器可以被配置为控制多个页缓冲器组，以在对多个存储器单元的编程操作期间，执行在不同时间点启动的位线预充电操作，并取决于编程操作的进度，调整位线预充电操作的启动时间点之间的间隔。
[0008]
本公开的一个实施例可以提供操作存储器设备的方法，存储器设备在多个存储器单元上执行编程操作。该方法可以包括：取决于编程操作的进度，确定多个位线组上的位线预充电操作的起始时间点之间的间隔，多个位线组与多个存储器单元耦合；以及取决于启动时间点之间的所确定的间隔，执行位线预充电操作。
附图说明
[0009]
图1是图示了根据本公开的一个实施例的存储设备的图。
[0010]
图2是图示了图1的存储器设备的结构的图。
[0011]
图3是图示了图2的存储器单元阵列的图。
[0012]
图4是图示了根据一个实施例的编程操作的图。
[0013]
图5是图示了根据一个实施例的编程操作的进度序列的图。
[0014]
图6是用于解释位线负载的图。
[0015]
图7是用于解释位线负载取决于编程操作进度而改变的图。
[0016]
图8是图示了根据一个实施例的存储器设备的配置和操作的图。
[0017]
图9是图示了图8的读取和写入电路的图。
[0018]
图10是图示了图4的编程电压施加步骤的图。
[0019]
图11是图示了根据一个实施例的位线预充电操作的图。
[0020]
图12是图示了根据一个实施例的位线预充电操作的图。
[0021]
图13是图示了对图12的位线预充电操作的启动时间点之间的间隔进行调整的操作的图。
[0022]
图14是图示了根据一个实施例的编程操作的流程图。
[0023]
图15是图示了根据一个实施例的图14的编程操作的流程图。
[0024]
图16是图示了根据一个实施例的图14的编程操作的流程图。
具体实施方式
[0025]
在本说明书或申请中引入的本公开的实施例中的特定结构或功能描述仅用于描述本公开的实施例。该描述不应被解释为限于本说明书或本申请中描述的实施例。
[0026]
本公开的各种实施例针对具有改进的位线预充电性能的存储器设备以及操作该存储器设备的方法。
[0027]
图1是图示了根据本公开的一个实施例的存储设备的图。
[0028]
参考图1，存储设备50可以包括存储器设备100和控制存储器设备的操作的存储控制器200。存储设备50可以是在主机(例如，移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、电视(tv)、平板电脑或车载信息娱乐系统)的控制下存储数据的设备。
[0029]
存储设备50可以取决于主机接口而被制造为各种类型的存储设备中的任一中存储设备，主机接口作为与主机的通信方案。存储设备50可以被实现为各种类型的存储设备，诸如，固态硬盘(ssd)、多媒体卡(例如，mmc、嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)或微型mmc)、安全数字卡(例如，sd、小型sd或微型sd)、通用存储总线(usb)存储设备、通用闪存(ufs)设备、个人计算机存储卡国际协会(pcmcia)卡类型存储设备、外围组件互连(pci)卡类型存储设备、pci express(pci-e)卡类型存储设备、紧凑型闪存(cf)卡、智能媒体卡和记忆棒中的任一个。
[0030]
存储设备50可以以各种类型的封装形式中的任一个封装形式来制造。例如，存储设备50可以以如下各种类型的封装形式中的任一个封装形式来制造：诸如，层叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板载芯片(cob)、晶圆级制造封装(wfp)和晶圆级堆叠封装(wsp)。
[0031]
存储器设备100可以存储数据。存储器设备100响应于存储器控制器200的控制进行操作。存储器设备100可以包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。
[0032]
存储器单元中的每个存储器单元可以被实现为能够存储单个数据位(data bit)的单层单元(single-level cell，slc)、能够存储两个数据位的多层单元(mlc)、能够存储
三个数据位三层单元(tlc)或者能够存储四个数据位的四层单元(qlc)。
[0033]
存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。单个存储器块可以包括多个页。在一个实施例中，每个页可以是通过其将数据存储在存储器设备100中、或通过其读取存储器设备100中所存储的数据的单元。
[0034]
存储器块可以是擦除数据的单元。在一个实施例中，存储器设备100可以采用许多备选形式，例如，双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器设备、电阻式ram(rram)、相变存储器(pram)、磁阻ram(mram)、铁电ram(fram)或自旋转移转矩ram(stt-ram)。在本说明书中，为了便于描述，将在假设存储器设备100是nand闪速存储器的情况下进行描述。
[0035]
存储器设备100可以从存储器控制器200接收命令和地址，并且可以访问存储器单元阵列中由该地址选择的区域。即，存储器设备100可以在由该地址选择的区域上执行由该命令指示的操作。例如，存储器设备100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由地址选择的区域。在读取操作期间，存储器设备100可以从由地址选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除由地址选择的区域中所存储的数据。
[0036]
在一个实施例中，存储器设备100可以包括读取和写入电路123以及编程操作控制器131。
[0037]
读取和写入电路123可以包括多个页缓冲器组，其通过位线耦合到存储器单元阵列的存储器单元。位线可以被划分为与多个页缓冲器组分别对应的多个位线组。在对存储器单元执行的编程操作期间，多个页缓冲器组可以分别执行对与其对应的多个位线组进行预充电的位线预充电操作。
[0038]
编程操作控制器131可以控制多个页缓冲器组，使得相应页缓冲器组在不同的时间点启动位线预充电操作。编程操作控制器131可以取决于编程操作的进度，来调整由相应页缓冲器组执行的位线预充电操作的启动时间点之间的间隔(即，时间间隙)。
[0039]
在已通过编程验证操作的编程状态之中，编程操作的进度可以被确定为最高编程状态。稍后将参考图5来描述已通过编程验证操作的最高编程状态。备选地，编程操作的进度可以被确定为编程循环计数(program loop count)，其指示在编程操作期间执行的一个或多个编程循环之中，已执行的编程循环的数目。稍后将参考图4来描述编程循环。
[0040]
存储器控制器200控制存储设备50的整体操作。
[0041]
当功率被施加给存储设备50时，存储器控制器200可以运行固件(fw)。当存储器设备100是闪速存储器设备时，存储器控制器200可以运行诸如闪存转译层(ftl)的固件，以用于控制主机与存储器设备100之间的通信。
[0042]
在一个实施例中，存储器控制器200可以从主机接收数据和逻辑块地址(lba)，并且可以将逻辑块地址(lba)转译为物理块地址(pba)，物理块地址(pba)指示数据将要存储到的存储器单元的地址，该存储器单元被包括在存储器设备100中。
[0043]
存储器控制器200可以控制存储器设备100，使得响应于从主机接收的请求而执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100
提供写入命令、物理块地址(pba)和数据。在读取操作期间，存储器控制器200可以向存储器设备100提供读取命令和物理块地址(pba)。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令和物理块地址(pba)。
[0044]
在一个实施例中，不论从主机接收的请求如何，存储器控制器200可以自主地生成命令、地址和数据、并且可以将它们传输到存储器设备100。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据来执行后台操作(例如，用于损耗均衡的编程操作和用于垃圾收集的编程操作)。
[0045]
在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。在这种情况下，存储器控制器200可以使用交织方案来控制存储器设备100，以改进操作性能。交织方案可以是在其中使得至少两个存储器设备100的操作时段彼此重叠的操作方式。
[0046]
主机可以使用如下各种通信方法中的至少一种通信方法来与存储设备50通信：例如，通用串行总线(usb)、串行at附件(sata)、串行附件scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、pci express(pcie)、非易失性存储器express(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储模块(dimm)、带寄存器的dimm(rdimm)和负载降低的dimm(lrdimm)。
[0047]
图2是图示了图1的存储器设备的结构的图。
[0048]
参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法而操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
[0049]
存储器单元阵列110包括多个存储器块blk1至blkz。多个存储器块blk1至blkz通过行线rl耦合到地址解码器121。存储器块blk1至blkz通过位线bl1至blm耦合到读取和写入电路123。存储器块blk1至blkz中的每一个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元是非易失性存储器单元。在多个存储器单元中，耦合到同一字线的存储器单元被定义为单个物理页。即，存储器单元阵列110由多个物理页组成。根据本公开的一个实施例，存储器单元阵列110中所包括的多个存储器块blk1至blkz中的每一个存储器块可以包括多个虚拟单元。作为虚拟单元，一个或多个虚拟单元可以串联耦合在漏极选择晶体管和存储器单元之间、以及源极选择晶体管和存储器单元之间。
[0050]
存储器设备100的存储器单元中的每一个存储器单元可以被实现为能够存储单个数据位的单层单元(slc)、能够存储两个数据位的多层单元(mlc)、能够存储三个数据位的三层单元(tlc)或能够存储四个数据位的四层单元(qlc)。
[0051]
外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和感测电路125。
[0052]
外围电路120可以生成控制信号，该控制信号控制存储器单元阵列10来执行编程操作、读取操作或擦除操作。
[0053]
地址解码器121通过行线rl耦合到存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的一个实施例，字线可以包括普通字线和虚拟字线。根据本公开的一个实施例，行线rl可以进一步包括管道选择线。
[0054]
在一个实施例中，行线rl可以是局部线组中包括的局部线。局部线组可以对应于单个存储器块。局部线组可以包括漏极选择线、局部字线和源极选择线。
[0055]
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址addr。
[0056]
地址解码器121可以在所接收的地址addr之中，解码出块地址。地址解码器121响应于经解码的块地址，从存储器块blk1至blkz之中选择至少一个存储器块。地址解码器121被配置为在所接收的地址addr之中，解码出行地址radd。地址解码器121可以响应于经解码的行地址radd，通过将从电压发生器122供应的电压施加到至少一个字线wl，来选择所选择的存储器块的至少一个字线。
[0057]
在编程操作期间，地址解码器121可以将编程电压施加到所选择的字线，并且将通过电压施加到未选择的字线，通过电压具有比编程电压的电平低的电平。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择的字线，并且将验证通过电压施加到未选择的字线，验证通过电压具有比验证电压的电平高的电平。
[0058]
在读取操作期间，地址解码器121可以将读取电压施加到所选择的字线，并且将读取通过电压施加到未选择的字线，读取通过电压具有比读取电压的电平高的电平。
[0059]
根据本公开的一个实施例，存储器设备100的擦除操作可以基于存储器块来执行。在擦除操作期间，输入到存储器设备100的地址addr包括块地址。地址解码器121可以对块地址进行解码，并且响应于经解码的块地址来选择单个存储器块。在擦除操作期间，地址解码器121可以将接地电压施加到与所选择的存储器块耦合的字线。
[0060]
根据本公开的一个实施例，地址解码器121可以在所接收的地址addr之中，解码出列地址。经解码的列地址可以被传送到读取和写入电路123。在一个实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
[0061]
电压发生器122可以使用向存储器设备100供应的外部供应电压来生成多个操作电压vop。电压发生器122可以在控制逻辑130的控制下进行操作。
[0062]
在一个实施例中，电压发生器122可以通过调节外部供应电压来生成内部供应电压。由电压发生器122生成的内部供应电压用作存储器设备100的操作电压。
[0063]
在一个实施例中，电压发生器122可以使用外部供应电压或内部供应电压来生成多个操作电压vop。电压发生器122可以生成存储器设备100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选择读取电压。
[0064]
电压发生器122可以包括多个抽运电容器(pumping capacitor)，用于接收内部供应电压，从而生成具有各种电压电平的多个操作电压vop，并且电压发生器122可以通过在控制逻辑430的控制下，选择性地启用多个抽运电容器来生成多个操作电压vop。
[0065]
所生成的操作电压vop可以通过地址解码器121而供应给存储器单元阵列110。
[0066]
读取和写入电路123包括第一至第m页缓冲器pb1至pbm。第一至第m页缓冲器pb1至pbm分别通过第一至第m位线bl1至blm耦合到存储器单元阵列110。第一至第m页缓冲器pb1至pbm在控制逻辑130的控制下进行操作。
[0067]
第一至第m页缓冲器pb1至pbm可以与数据输入/输出电路124执行数据通信。在编程操作期间，第一至第m页缓冲器pb1至pbm通过数据输入/输出电路124和数据线dl接收待存储的数据data。
[0068]
在编程操作期间，当编程脉冲被施加到所选择的字线时，第一页缓冲器pb1至第m
页缓冲器pbm可以将通过数据输入/输出电路124而接收的待存储的数据data，通过位线bl1至blm传送到所选择的存储器单元。基于所接收的数据data，对所选择的页中的存储器单元进行编程。与施加有编程许可电压(例如，接地电压)的位线耦合的存储器单元可以具有增加的阈值电压。与施加有编程禁止电压(例如，供应电压)的位线耦合的存储器单元的阈值电压可以被维持。在编程验证操作期间，第一至第m页缓冲器pb1至pbm通过位线bl1至blm从所选择的存储器单元中，读取被存储在所选择的存储器单元中的数据data。
[0069]
在读取操作期间，读取和写入电路423可以通过位线bl，从所选择的页中的存储器单元读取数据data，并且可以将所读取的数据data存储在第一至第m页缓冲器pb1至pbm中。
[0070]
在擦除操作期间，读取和写入电路123可以允许位线bl浮置。在一个实施例中，读取和写入电路123可以包括列选择电路。
[0071]
在一个实施例中，读取和写入电路123可以包括多个页缓冲器pb，多个页缓冲器pb通过位线bl耦合到存储器单元阵列110的存储器单元。
[0072]
多个页缓冲器pb可以被划分为多个页缓冲器组。位线bl可以被划分为与多个页缓冲器组分别对应的多个位线组。在对存储器单元执行的编程操作期间，多个页缓冲器组可以分别执行对与其对应的多个位线组进行预充电的位线预充电操作。
[0073]
读取和写入电路控制信号pbsignals可以包括与多个页缓冲器组分别对应的多个页缓冲器控制信号。多个页缓冲器组可以分别响应于与其对应的多个页缓冲器控制信号，而独立地执行位线预充电操作。将参考图9来描述多个页缓冲器组与存储器单元之间的耦合关系。
[0074]
数据输入/输出电路124通过数据线dl耦合到第一至第m页缓冲器pb1至pbm。数据输入/输出电路424响应于控制逻辑130的控制进行操作。
[0075]
数据输入/输出电路124可以包括接收输入数据data的多个输入/输出缓冲区(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待存储的数据data。在读取操作期间，数据输入/输出电路124将从读取和写入电路123中所包括的第一至第m页缓冲器pb1至pbm接收的数据data，输出至外部控制器。
[0076]
在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的使能位信号vrybit而生成参考电流，并且感测电路125可以通过将从读取和写入电路123接收的感测电压vpb与由参考电流生成的参考电压进行比较，来向控制逻辑130输出通过信号或失败信号。
[0077]
控制逻辑130可以耦合到地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器设备100的整体操作。控制逻辑130可以响应于从外部设备传输的命令cmd而进行操作。
[0078]
控制逻辑130可以响应于命令cmd和地址addr，通过生成各种类型的信号来控制外围电路120。例如，响应于命令cmd和地址addr，控制逻辑130可以生成操作信号opsig、行地址radd、页缓冲器控制信号pbsignals以及使能位vrybit。控制逻辑130可以将操作信号opsig输出至电压发生器122、将行地址raddr输出至地址解码器121、将页缓冲器控制信号pbsignals输出至读取和写入电路123并且将使能位vrybit输出至感测电路125。附加地，控制逻辑130可以响应于从感测电路125输出的通过信号pass或失败信号fail，来确定验证操作是已通过或是失败。
[0079]
在一个实施例中，控制逻辑130可以包括编程操作控制器131。
[0080]
编程操作控制器131可以控制读取和写入电路123中所包括的多个页缓冲器组，使得相应页缓冲器组在不同的时间点启动位线预充电操作。
[0081]
例如，编程操作控制器131可以将读取和写入电路控制信号pbsignals提供给读取和写入电路123，读取和写入电路控制信号pbsignals包括与多个页缓冲器组分别对应的多个页缓冲器控制信号。多个页缓冲器组可以分别响应于与其对应的多个页缓冲器控制信号，而独立地执行位线预充电操作。
[0082]
编程操作控制器131可以取决于编程操作的进度，来调整由相应页缓冲器组执行的位线预充电操作的启动时间点之间的间隔。
[0083]
编程操作的进度可以被确定为在已通过编程验证操作的编程状态之中的最高编程状态。备选地，编程操作的进度可以被确定为编程循环计数，该编程循环计数指示在编程操作期间执行的一个或多个编程循环之中，已执行的编程循环的数目。
[0084]
图3是图示了图2的存储器单元阵列的图。
[0085]
参考图3，第一至第z存储器块blk1至blkz共同地耦合至第一至第m位线bl1至blm。在图3中，为了便于描述，图示了多个存储器块blk1至blkz之中的第一存储器块blk1中所包括的元素，并且省略了其余存储器块blk2至blkz中的每一个存储器块中所包括的元素的图示。将理解，其余存储器块blk2至blkz中的每一个存储器块具有与第一存储器块blk1相同的配置。
[0086]
存储器块blk1可以包括多个单元串cs1_1至cs1_m(其中m是正整数)。第一至第m单元串cs1_1至cs1_m分别耦合至第一至第m位线bl1至blm。第一至第m单元串cs1_1至cs1_m中的每一个单元串可以包括漏极选择晶体管dst、彼此串联耦合的多个存储器单元mc1至mcn(其中n是正整数)、以及源极选择晶体管sst。
[0087]
第一至第m单元串cs1_1至cs1_m的每一个单元串中所包括的漏极选择晶体管dst的栅极端子耦合至漏极选择线dsl1。第一至第m单元串cs1_1至cs1_m的每一个单元串中所包括的第一至第n存储器单元mc1至mcn的栅极端子分别耦合到第一至第n字线wl1至wln。第一至第m单元串cs1_1至cs1_m中的每一个单元串中所包括的源极选择晶体管sst的栅极端子耦合至源极选择线ssl1。
[0088]
为了便于描述，每个单元串的结构将基于多个单元串cs1_1至cs1_m之中的第一单元串cs1_1来描述。然而，将理解，其余单元串cs1_2至cs1_m中的每一个单元串以与第一单元串cs1_1相同的方式配置。
[0089]
第一单元串cs1_1中所包括的漏极选择晶体管dst的漏极端子耦合到第一位线bl1。第一单元串cs1_1中所包括的漏极选择晶体管dst的源极端子耦合到第一单元串cs1_1中所包括的第一存储器单元mc1的漏极端子。第一至第n存储器单元mc1至mcn可以彼此串联耦合。第一单元串cs1_1中所包括的源极选择晶体管sst的漏极端子耦合到第一单元串cs1_1中所包括的第n存储器单元mcn的源极端子。第一单元串cs1_1中所包括的源极选择晶体管sst的源极端子耦合到公共源极线csl。在一个实施例中，公共源极线csl可以公共地耦合到第一至第z存储器块blk1至blkz。
[0090]
漏极选择线dsl1、第一至第n字线wl1至wln以及源极选择线ssl1被包括在图2的行线rl中。漏极选择线dsl1、第一至第n字线wl1至wln以及源极选择线ssl1由地址解码器121
控制。公共源极线csl由控制逻辑130控制。第一至第m位线bl1至blm由读取和写入电路123控制。
[0091]
图4是图示了根据一个实施例的编程操作的图。
[0092]
参考图4，编程操作可以包括多个编程循环pl1至pln。存储器设备可以通过执行多个编程循环pl1至pln来执行编程操作，以使得所选择的存储器单元中的每一个存储器单元具有多个编程状态中的任一个编程状态。
[0093]
多个编程循环pl1至pln中的每一个编程循环可以包括施加编程电压的编程电压施加步骤(pgm步骤)、以及通过施加验证电压来验证存储器单元是否已被编程的验证步骤。
[0094]
在编程电压施加步骤，可以执行将编程电压施加到所选择的字线的编程电压施加操作，所选择的字线与所选择的存储器单元耦合。通过编程电压施加操作，所选择的存储器单元中的每一个存储器单元可以被编程为与第一状态至第n状态中的任一状态相对应的编程状态(其中，n是自然数)。
[0095]
在一个实施例中，编程电压可以基于增量步长脉冲编程(ispp)方法来确定。即，在重复编程循环的同时，编程电压的电平可以逐步地增加或减小预定电压增量(即，步长电压)。在相应编程循环中使用的编程电压的施加次数、编程电压的电压电平、电压施加时间等可以在存储器控制器的控制下，以各种形式来确定。
[0096]
通过电压可以施加到除所选择的字线之外的其余字线(即，未选择的字线)。在一个实施例中，具有相同电平的通过电压可以施加到未选择的字线。在一个实施例中，通过电压可以取决于字线的位置而具有不同的电平。
[0097]
接地电压可以作为编程许可电压而被施加到所选择的位线，所选择的位线与待编程的存储器单元耦合。编程禁止电压可以施加到未选择的位线，未选择的位线是与除待编程的存储器单元之外的存储器单元耦合的位线。
[0098]
在编程验证步骤，存储器设备可以将验证电压施加到所选择的字线，并且将验证通过电压施加到未选择的字线。存储器设备可以感测通过位线输出的电压或电流，与所选择的字线分别耦合的存储器单元耦合到该位线，并且存储器设备可以基于所感测的结果来确定验证步骤使已通过还是失败。
[0099]
在验证步骤，编程验证操作可以针对第一至第n编程状态中的至少一个状态来执行。例如，当待编程为第k状态(其中k是等于或大于1、并且小于或等于n的自然数)的存储器单元通过与第k状态相对应的验证电压而作为关断单元被读取时，针对第k状态的编程验证操作可以通过。
[0100]
在图4中，当所选择的存储器单元是各自存储两个数据位的多层单元(mlc)时，所选择的存储器单元可以被编程为擦除状态和第一至第三编程状态中的任一状态。被存储在一个存储器单元中的数据位的数目不限于本实施例。
[0101]
当执行第一编程循环pl1时，第一编程电压vpgm1被施加，并且在此后第一至第三验证电压v_vfy1至v_vfy3被顺序地施加，从而验证多个存储器单元的编程状态。这里，其目标状态为第一编程状态的存储器单元可以使用第一验证电压v_vfy1来验证，其目标状态为第二编程状态的存储器单元可以使用第二验证电压v_vfy2来验证，其目标状态为第三编程状态的存储器单元可以使用第三验证电压v_vfy3来验证。验证电压的数目不限于本实施例。
[0102]
借助相应验证电压v_vfy1至v_vfy3而已经通过验证的存储器单元可以被确定为具有目标状态，并且其可以在第二编程循环pl2中是编程禁止的。编程禁止电压可以施加到与编程禁止的存储器单元耦合的位线。在第二编程循环pl2中，第二编程电压vpgm2被施加到所选择的字线，第二编程电压vpgm2比第一编程电压vpgm1高一单位电压
△
vpgm。
[0103]
此后，验证操作以与第一编程循环pll中的验证操作相同的方式来执行。在一个示例中，术语“验证通过”指示每个存储器单元通过对应验证电压而作为关断单元被读取。
[0104]
如上所述，当存储器设备对多层单元(mlc)进行编程时，存储器设备使用第一至第三验证电压v_vfy1至v_vfy3，来验证具有相应编程状态作为目标状态的存储器单元。
[0105]
在各个实施例中，当编程操作在预设数目的编程循环内未完成时，编程操作可能失败。当编程操作在预设数目的编程循环内完成时，编程操作可以通过。编程操作是否完成可以取决于所选择的存储器单元是否已通过所有编程验证操作来确定。
[0106]
在一个实施例中，在编程操作期间，一个或多个编程循环可以被执行。编程操作的进度可以指示在编程操作期间的所有编程循环之中，直到当前时间为止已完成的编程循环。即，编程操作的进度可以是编程循环计数，该编程循环计数指示一个或多个编程循环之中，已执行的编程循环的数目。
[0107]
图5是图示了根据一个实施例的编程操作的进度序列的图。
[0108]
参考图5，将在每个存储器单元是存储四个数据位的四层单元(qlc)的假设下进行描述。每个存储器单元可以被编程为擦除状态e和第一至第十五编程状态p1至p15中的任一状态。
[0109]
存储器单元可以存储与擦除状态e和多个编程状态pl至p15中的任一个相对应的逻辑数据。逻辑数据可以包括高有效位(usb)页数据、最高有效位(msb)页数据、中间有效位(csb)页数据和最低有效位(lsb)页数据。
[0110]
在图5中，擦除状态e和第一至第十五编程状态p1至p15可以分别对应于多个逻辑数据段“1111”、“1110”、“1100”、“1000”、“0000”、“0100”、“0101”、“0111”、“0110”、“0010”、“1010”、“1011”、“0011”、“0001”、“1001”和“1101”。与相应状态相对应的逻辑数据段不限于本实施例。
[0111]
编程操作可以以从第一编程状态p1到第十五编程状态p15的序列来顺序地执行。编程验证操作也可以以从针对第一编程状态p1的编程验证操作到针对第十五编程状态p15的编程验证操作的序列来顺序地执行。
[0112]
编程操作的进度可以指示这样的点，在从开始点到结束点的范围内，直到该点为止的编程操作已完成。在一个实施例中，编程操作的进度可以是在编程验证操作已通过的状态之中的最高编程状态。
[0113]
例如，当针对第一至第五编程状态p1至p5的编程验证操作已通过、并且针对其余编程状态p6至p15的编程验证操作已失败时，编程操作的进度可以对应于第五编程状态p5。可以看出的是，凭借编程操作的进度，在所有的编程状态p1至p15之中，针对第一至第五编程状态p1至p5的编程操作已完成。
[0114]
图6是用于解释位线负载的图。
[0115]
参考图6，编程许可电压可以施加到与待编程的单元耦合的位线。在一个实施例中，编程允许电压可以是接地电压vgnd。
[0116]
编程禁止电压vinh可以施加到与编程已完成的单元耦合的位线。在一个实施例中，编程禁止电压可以是供应电压。
[0117]
在编程操作的开始点pgm开始处，第一至第八位线bl1至bl8可以是与待编程的单元耦合的位线。
[0118]
当编程操作(编程)被执行时，第一、第三、第五和第八位线bl1、bl3、bl5和bl8可以是与待编程的单元耦合的位线。第二、第四、第六和第七位线bl2、bl4、bl6和bl7可以是与编程已完成的单元耦合的位线。
[0119]
在编程操作的结束点pgm结束处，第一至第八位线bl1至bl8可以是与编程已完成的单元耦合的位线。
[0120]
位线负载(bit line loading)可能由于相邻位线之间的电容而存在。位线负载可以是将位线预充电到某个电平所需的荷载。因此，位线负载的值可以以各种方式来测量。在一个实施例中，位线负载可以由相邻位线之间的电容引起，并且可以与电容成比例。因此，位线负载的值可以通过电容的值来测量。在一个实施例中，当其他条件相同时，位线负载的值可以通过用以将位线预充电到某个电平的时间来测量。在一个实施例中，当其他条件相同时，位线负载的值可以通过用以将位线预充电到某个电平所需的功率来测量。在一个实施例中，位线负载的值可以用作用于比较的相对量度。因此，位线负载的值没有特定单位。
[0121]
电容的幅度可以与施加到相邻位线的电压之间的差成比例。因此，当相邻位线之间的电压差大时，位线负载可以具有大的值，而当相邻位线之间的电压差小时，位线负载可以具有小的值。
[0122]
当位线负载值较大时，可以需要较长的时间以便执行将位线的电势增加到某个电平的位线预充电操作。当位线负载值较小时，可以需要较短的时间以便执行位线预充电操作。
[0123]
在图6中，由于在编程操作的开始点pgm开始处，相邻位线的电压彼此相同、并且是作为编程许可电压的接地电压vgnd，所以位线负载值可以是小的。因此，在位线预充电操作期间，可以需要较短的时间。
[0124]
当编程操作被执行(编程)时，与待编程的单元耦合的位线和耦合到编程已完成的单元的位线可以彼此相邻。因此，由于相邻位线的电压彼此不同，所以电压差可以存在，并且位线负载可以是大的。因此，位线预充电操作可以需要较长的时间。
[0125]
由于在编程操作的结束点pgm结束处，相邻位线的电压彼此相等并且是编程禁止电压vinh，因此位线负载可以是小的。因此，位线预充电操作可以需要较短的时间。
[0126]
图7是用于解释位线负载取决于编程操作的进度而改变的图。
[0127]
参考图7，图的水平轴可以指示时间，并且图的垂直轴可以指示位线负载。
[0128]
在编程操作的开始点pgm开始处，位线可以是与待编程的单元耦合的位线。因此，由于在编程操作的开始点pgm开始处，存在相邻位线的电压作为编程许可电压而彼此相等的许多情况，所以位线负载可以是小的。
[0129]
在编程操作的中间点pgm mid处，与待编程的单元耦合的位线的数目可以类似于耦合到编程已完成的单元的位线的数目。因此，在最大数目的情况中，相邻位线的电压分别作为编程许可电压和编程禁止电压而彼此不同，并且因此位线负载可以是最大的。
[0130]
在编程操作的结束点pgm结束处，位线可以是与编程已完成的单元耦合的位线。因
此，由于在编程操作的结束点pgm结束处，存在相邻位线的电压作为编程禁止电压而彼此相等的许多情况，所以位线负载可以是小的。
[0131]
当执行编程操作时，在所有位线之中，与待编程的单元耦合的位线的数目可以减少，并且与编程已完成的单元耦合的位线的数目可以增加。
[0132]
因此，由于其中相邻位线的电压分别作为编程许可电压和编程禁止电压而彼此不同的情况的数目，可以在从编程操作的开始点pgm开始到编程操作的中间点pgm mid的范围内增加，所以位线负载可以增加。由于其中相邻位线的电压彼此不同的情况的数目，在从编程操作的中间点(pgm mid)到编程操作的结束点(pgm结束)的范围内减少，所以位线负载可以减小。
[0133]
在一个实施例中，存储器设备可以基于编程操作的进度来预测位线负载的改变。存储器设备可以取决于位线负载的改变，来确定位线预充电操作所需的时间。因此，存储器设备可以取决于编程操作的进度，而将位线预充电操作所需的时间设置为不同的时间。
[0134]
例如，存储器设备可以将当编程操作的进度在点ta和点tb之间时位线预充电操作所需的时间，设置为比当如下情况时位线预充电操作所需的时间更长的时间：当编程操作的进度在编程操作的开始点pgm开始与点ta之间时。存储器设备可以将当编程操作的进度在点ta和点tb之间时位线预充电操作所需的时间，设置为比当如下情况时位线预充电操作所需的时间更长的时间：当编程操作的进度在点tb与编程操作的结束点pgm结束之间时。
[0135]
如稍后将参考图12和图13所描述的，存储器设备可以调整页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为不同的时间。例如，存储器设备可以增加页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为较长的时间。存储器设备可以减小页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为较短的时间。
[0136]
存储器设备可以基于编程操作的进度、以及一个或多个参考点处的值之间的比较结果，来调整多个页缓冲器组的相应位线预充电操作的启动时间点之间的间隔。
[0137]
在图7中，点ta和tb可以是参考点，基于参考点，对应位线预充电操作所需的时间被设置为不同的时间。
[0138]
在一个实施例中，当编程操作的进度是以上参考图4描述的编程循环计数时，参考点可以对应于参考值。例如，假设在编程操作期间执行了100次编程循环，则在点ta处的参考值可以是25(次)，在编程操作的中间点pgm mid处的参考值可以是50(次)，并且在点tb的参考值可以是75(次)。
[0139]
当编程循环计数等于或大于点ta处的参考值25时，存储器设备可以增加页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为长的时间。当编程循环计数等于或大于点tb处的参考值75时，存储器设备可以减小页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为短的时间。
[0140]
在一个实施例中，当编程操作的进度是以上参考图5所描述的编程验证操作已通过的最高编程状态时，参考点可以对应于参考状态。例如，当编程操作在擦除状态e处开始、并且然后被执行直到第十五编程状态p15时，在点ta处的参考状态可以是第三编程状态p3，
在编程操作中间点pgm mid处的参考状态可以是第七状态p7，并且在点tb处的参考状态可以是第十一编程状态p11。
[0141]
当编程验证操作已通过的最高编程状态等于或高于作为在点ta处的参考状态的第三编程状态p3时，存储器设备可以增加页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为较长的时间。当编程验证操作已通过的最高编程状态等于或高于作为在点tb处的参考状态的第十一编程状态p11时，存储器设备可以减小页缓冲器组的相应位线预充电操作的启动时间点之间的间隔，以便将整个位线预充电操作所需的时间设置为较短的时间。
[0142]
在各个实施例中，编程操作可以根据多个点而被划分为多个时段。存储器设备可以基于相应时段的位线负载值，将相应时段中的位线预充电操作所需的时间设置为不同的时间。存储器设备可以基于相应时段的位线负载值，来调整相应时段中的位线预充电操作的启动时间点之间的间隔。
[0143]
根据本公开的一个实施例，整个位线预充电操作所需的时间可以考虑取决于编程操作的进度的位线负载来设置。例如，为了设置整个位线预充电操作所需的时间，可以调整由多个页缓冲器组执行的相应位线预充电操作的启动时间点之间的间隔。
[0144]
以这种方式，在位线负载小的时段期间，位线预充电操作所需的时间可以被缩短，并且整个编程操作的速度可以被改进。
[0145]
图8是图示了根据一个实施例的存储器设备的配置和操作的图。
[0146]
参考图8，存储器单元阵列110可以包括多个存储器单元。读取和写入电路123可以包括多个页缓冲器组pbg1至pbg4。
[0147]
多个存储器单元可以通过多个位线组blg耦合到读取和写入电路123的多个页缓冲器组pbg1至pbg4。
[0148]
多个页缓冲器组pbg1至pbg4可以分别执行对对应位线组blg进行预充电的位线预充电操作。页缓冲器组pbg1至pbg4可以响应于读取和写入电路控制信号pbsignals中所包括的多个页缓冲器控制信号，来执行相应的位线预充电操作。例如，每个页缓冲器组可以在对应页缓冲器控制信号被激活的时段期间，执行位线预充电操作。
[0149]
多个页缓冲器组pbg1至pbg4可以在不同的时间点处启动位线预充电操作。由相应页缓冲器组pbg1至pbg4执行的位线预充电操作的时段的长度可以彼此不同。备选地，由相应页缓冲器组pbg1至pbg4执行的位线预充电操作的时段的长度可以彼此相等。
[0150]
编程操作控制器131可以包括编程循环计数器131a、编程状态确定器131b和页缓冲器控制器131c。
[0151]
编程循环计数器131a可以对编程操作期间待执行的一个或多个编程循环之中，已执行的编程循环的数目进行计数。编程循环计数器131a可以生成指示编程循环计数的编程循环计数信息pl_inf，编程循环计数是已执行的编程循环的数目。编程循环计数器131a可以将所生成的编程循环计数信息pl_inf提供给页缓冲器控制器131c。
[0152]
编程状态确定器131b可以确定在编程操作期间，编程验证操作已通过的编程状态之中的最高编程状态。编程状态确定器131b可以生成指示编程验证操作已通过的编程状态之中的最高编程状态的编程状态信息pv_inf。编程状态确定器131b可以将所生成的编程状态信息pv_inf提供给页缓冲器控制器131c。
[0153]
页缓冲器控制器131c可以将读取和写入电路控制信号pbsignals提供给读取和写入电路123。读取和写入电路控制信号pbsignals可以包括与多个页缓冲器组pbg1至pbg4分别对应的多个页缓冲器控制信号。
[0154]
页缓冲器控制器131c可以响应于页缓冲器控制信号，来调整页缓冲器组的位线预充电操作的时段的长度。页缓冲器控制器131c可以响应于页缓冲器控制信号，来调整页缓冲器组的位线预充电操作的启动时间点。例如，页缓冲器控制器131c可以将激活的页缓冲器控制信号施加到页缓冲器组，使得对应的页缓冲器组启动位线预充电操作。页缓冲器控制器131c可以将去激活的缓冲器控制信号施加到页缓冲器组，使得对应的页缓冲器组终止位线预充电操作。
[0155]
响应于多个页缓冲器控制信号，页缓冲器控制器131c可以控制多个页缓冲器组pbg1至pbg4，使得页缓冲器组pbg1至pbg4分别执行位线预充电操作。页缓冲器控制器131c可以控制多个页缓冲器组pbg1至pbg4，使得页缓冲器组pbg1至pbg4分别在不同的时间点处启动位线预充电操作。
[0156]
在一个实施例中，页缓冲器控制器131c可以取决于编程操作的进度，来调整由相应页缓冲器组pbg1至pbg4执行的位线预充电操作的启动时间点之间的间隔。例如，页缓冲器控制器131c可以取决于编程操作的进度，来调整如下时间点之间的间隔：在这些时间点处，被施加到相应页缓冲器组pbg1至pbg4的多个页缓冲器控制信号被激活。
[0157]
在一个实施例中，页缓冲器控制器131c可以基于编程循环计数信息pl_inf中所包含的编程循环计数，来确定编程操作的进度。
[0158]
页缓冲器控制器131c可以基于编程循环计数与一个或多个参考值之间的比较结果，来调整位线预充电操作的启动时间点之间的间隔。当编程循环计数等于或大于第一参考值时，页缓冲器控制器131c可以增加位线预充电操作的启动时间点之间的间隔。当编程循环计数等于或大于第二参考值时，页缓冲器控制器131c可以减小位线预充电操作的启动时间点之间的间隔。第二参考值可以不同于第一参考值。第二参考值可以大于第一参考值。
[0159]
在一个实施例中，页缓冲器控制器131c可以基于编程验证操作已通过的、并且被包含在编程状态信息pv_inf中的最高编程状态，来确定编程操作的进度。
[0160]
页缓冲器控制器131c可以基于最高编程状态与一个或多个参考状态之间的比较结果，来调整位线预充电操作的启动时间点之间的间隔。当最高编程状态等于或高于第一参考状态时，页缓冲器控制器131c可以增加位线预充电操作的启动时间点之间的间隔。当最高编程状态等于或高于第二参考状态时，页缓冲器控制器131c可以减小位线预充电操作的启动时间点之间的间隔。第二参考状态可以与第一参考状态不同。第二参考状态可以高于第一参考状态。
[0161]
图9是图示了图8的读取和写入电路的图。
[0162]
参考图9，读取和写入电路可以包括第一至第四页缓冲器组pbg1至pbg4。读取和写入电路中所包括的页缓冲器组的数目不限于本实施例。
[0163]
与单个字线wl耦合的存储器单元中所存储的数据的单位可以是页。每个页可以包括第一到第四子页s1到s4。每个页中所包括的子页的数目不限于本实施例。
[0164]
构成每个子页的存储器单元可以通过对应位线组耦合到对应页缓冲器组。例如，构成第一子页s1的存储器单元可以通过第一位线组blg1耦合到第一页缓冲器组pbg1。构成
第二子页s2的存储器单元可以通过第二位线组blg2耦合到第二页缓冲器组pbg2。构成第三子页s3的存储器单元可以通过第三位线组blg3耦合到第三页缓冲器组pbg3。构成第四子页s4的存储器单元可以通过第四位线组blg4耦合到第四页缓冲器组pbg4。
[0165]
每个页缓冲器组可以响应于所施加的页缓冲器控制信号，执行对与其耦合的位线组进行预充电的位线预充电操作。当激活的页缓冲器控制信号被施加时，每个页缓冲器组可以启动位线预充电操作，而当去激活的页缓冲器控制信号被施加时，每个页缓冲器组可以终止位线预充电操作。
[0166]
例如，第一页缓冲器组pbg1可以响应于第一页缓冲器控制信号pbsense1，来执行对第一位线组blg1进行预充电的位线预充电操作。类似地，第二至第四页缓冲器组pbg2至pbg4可以响应于对应的第二至第四页缓冲器控制信号pbsense2至pbsense4，而分别执行对对应的第二至第四位线组blg2至blg4进行预充电的位线预充电操作。
[0167]
图10是图示了图4的编程电压施加步骤的图。
[0168]
参考图10，编程电压施加步骤可以包括位线预充电操作、位线浮置操作和编程电压施加操作。
[0169]
在从时间点t1到时间点t3的时段期间，将对应位线的电势预充电到某个电平的位线预充电操作可以被执行，以执行编程操作。
[0170]
在从时间点t1到时间点t3的时段期间，可以激活页缓冲器控制信号pbsense。例如，在时间点t1处，页缓冲器控制信号pbsense可以做出从低电平到控制电压vpb的电平的转变，然后被激活。在时间点t3处，页缓冲器控制信号pbsense可以做出从控制电压vpb的电平到低电平的转变，然后被去激活。
[0171]
在一个实施例中，当激活的页缓冲器控制信号pbsense被施加到页缓冲器组时，页缓冲器组可以启动位线预充电操作。当去激活的页缓冲器控制信号pbsense被施加到页缓冲器组时，页缓冲器组可以终止位线预充电操作。
[0172]
在页缓冲器控制信号pbsense激活期间，在编程许可电压vgnd或编程禁止电压vinh被施加到位线时，位线预充电操作可以被执行。
[0173]
例如，在页缓冲器控制信号pbsense激活期间，编程许可电压vgnd可以被施加到与待编程的单元耦合的位线pgm bl。在一个实施例中，编程许可电压vgnd可以是接地电压。编程禁止电压vinh可以被施加到与编程禁止的单元耦合的位线(即，禁止bl)。在一个实施例中，编程禁止电压vinh可以是供应电压。
[0174]
在时间点t3处，位线pgm bl的电势可以被设置为接地电压，并且位线禁止bl的电势可以被设置为编程禁止电压vinh。
[0175]
在从时间点t3到时间点t6的时段期间，维持经预充电的位线的电势的位线浮置操作可以被执行。
[0176]
在从时间点t3到时间点t6的时段期间，页缓冲器控制信号pbsense可以被去激活。例如，在时间点t3处，页缓冲器控制信号pbsense可以做出从控制电压vpb的电平到低电平的转变，然后被去激活。
[0177]
当页缓冲器控制信号pbsense被去激活时，位线可以浮置，并且位线的电势可以维持在经预充电的电压电平处。
[0178]
在从时间点t3到时间点t6的时段期间，位线pgm bl的电势可以维持在接地电压
处，并且位线禁止bl的电势可以维持在编程禁止电压vinh处。
[0179]
在从时间点t4到时间点t6的时段期间，将编程电压vpgm施加到所选择的字线sel.wl的编程电压vpgm施加操作可以被执行。例如，通过电压vpass可以被首先施加到所选择的字线sel.wl和未选择字线(未示出)。此后，编程电压vpgm可以被施加到所选择的字线sel.wl。
[0180]
在从时间点t4到时间点t6的时段期间，所选择的字线sel.wl的电势可以增加到通过电压vpass，并且然后可以增加到编程电压vpgm。未选择字线的电势可以增加到通过电压vpass，并且然后可以维持在通过电压vpass处。
[0181]
在图10中，取决于施加到所选择的字线的编程电压vpgm与施加到位线的位线电压之间的差，可以确定是否在对应的存储器单元上执行编程操作。
[0182]
编程许可电压vgnd与编程电压vpgm之间的电势差可以是足够用以执行编程操作的。因此，与被预充电至编程许可电压vgnd的位线pgm bl耦合的存储器单元可以进行编程。
[0183]
编程禁止电压vinh与编程电压vpgm之间的电势差可以是不足够用以执行编程操作。因此，与被预充电到编程禁止电压vinh的位线禁止bl耦合的存储器单元可以不被编程。
[0184]
图11是图示了根据一个实施例的位线预充电操作的图。
[0185]
参考图9和图11，与多个页缓冲器组pbg1至pbg4分别对应的多个页缓冲器控制信号pbsense1至pbsense4可以被施加到页缓冲器组pbg1至pbg4。
[0186]
在图11中，多个页缓冲器控制信号pbsense1至pbsense4可以作为页缓冲器控制信号pbsense而彼此相同。即，相同的页缓冲器控制信号pbsense可以被施加到多个页缓冲器组中的全部页缓冲器组全部pbg。
[0187]
在从时间点ta1到时间点ta2的时段期间，具有恒定斜率的页缓冲器控制信号pbsense可以施加到多个页缓冲器组中的全部页缓冲器组全部pbg。
[0188]
例如，在从时间点ta1到时间点ta2的时段期间，页缓冲器控制信号pbsense可以从低电平增加到控制电压vpb的电平，同时具有恒定的斜率。
[0189]
在从时间点ta2到时间点ta3的时段期间，具有控制电压vpb的电平的页缓冲器控制信号pbsense可以被施加到多个页缓冲器组中的全部页缓冲器组全部pbg。
[0190]
取决于页缓冲器控制信号pbsense的电平，传送到位线的电压的幅度可以被调整。随着页缓冲器控制信号pbsense的电平变得较高，传送到位线的电压的幅度可以增加，并且因此位线预充电速度可以增加。然而，随着位线预充电速度变得较高，所存储的电荷量同时可能增加，并且因此在每个页缓冲器组中生成的峰值电流量也可能增加。
[0191]
在位线预充电操作的初始时段期间，其中每个位线的电势迅速增加，功率消耗可能较高，并且在位线预充电操作的稍后时段期间，其中位线的电势平稳增加，功率消耗可能较低。
[0192]
在图10的位线预充电操作的情况下，页缓冲器控制信号pbsense可以在时间点t1处，做出从低电平快速到控制电压vpb的电平的转变，并且可以在从时间点t1到时间点t3的时段期间，维持在控制电压vpb的电平处。
[0193]
如图10中所图示，当在位线预充电操作的从t1到t2的初始时段期间，当具有控制电压vpb的电平的页缓冲器控制信号pbsense被施加到多个页缓冲器组中的全部页缓冲器组全部pbg时，多个页缓冲器组中的全部页缓冲器组全部pbg的功率消耗可以迅速增加，并
且因此超过阈值的峰值电流可以生成。
[0194]
在图11的位线预充电操作的情况下，在从时间点ta1到时间点ta2的时段期间，页缓冲器控制信号pbsense可以做出从低电平到控制电压vpb的电平的、同时具有恒定的斜率的平缓转变。在从时间点ta2到时间点ta3的时段期间，页缓冲器控制信号pbsense可以维持在控制电压vpb的电平处。
[0195]
如图11所图示，当在位线预充电操作的从ta1到ta2的初始时段期间，具有恒定斜率的页缓冲器控制信号pbsense被施加到多个页缓冲器组中的全部页缓冲器组全部pbg时，多个页缓冲器组中的全部页缓冲器组全部pbg的功率消耗可以平缓地增加，并且因此可以防止峰值电流超过阈值。
[0196]
在各个实施例中，斜率的值可以被调整来防止生成峰值电流。
[0197]
当斜率的值较小时，可以更有效地防止峰值电流的生成。然而，斜率的值可以与位线预充电操作所需的时间成反比。换言之，随着位线预充电操作所需的时间延长，峰值电流的幅度可以减小，但是整个编程时间可以延长。随着位线预充电操作所需的时间缩短，整个编程时间的长度可以缩短，但是峰值电流的幅度可以增加。
[0198]
图12是图示了根据一个实施例的位线预充电操作的图。
[0199]
参考图9和图12，在位线预充电操作期间，与多个页缓冲器组pbg1至pbg4分别对应的多个页缓冲器控制信号pbsense1至pbsense4可以被施加到页缓冲器组pbg1至pbg4。
[0200]
第一页缓冲器控制信号pbsense1可以被施加到第一页缓冲器组pbg1，第一页缓冲器控制信号pbsense1在从时间点tb1到时间点tb5的时段期间被激活到控制电压vpb的电平。第一页缓冲器控制信号pbsense1被激活的时间点可以是时间点tb1。第一页缓冲器组pbg1可以在时段tp1期间执行第一位线预充电操作。第一位线预充电操作的启动时间点可以是时间点tb1。
[0201]
第二页缓冲器控制信号pbsense2可以被施加到第二页缓冲器组pbg2，第二页缓冲器控制信号pbsense2在从时间点tb2到时间点tb5的时段期间被激活到控制电压vpb的电平。第二页缓冲器控制信号pbsense2被激活的时间点可以是时间点tb2。第二页缓冲器组pbg2可以在时段tp2期间执行第二位线预充电操作。第二位线预充电操作的启动时间点可以是时间点tb2。
[0202]
第三页缓冲器控制信号pbsense3可以被施加到第三页缓冲器组pbg3，第三页缓冲器控制信号pbsense3在从时间点tb3到时间点tb5的时段期间被激活到控制电压vpb的电平。第三页缓冲器控制信号pbsense3被激活的时间点可以是时间点tb3。第三页缓冲器组pbg3可以在时段tp3期间执行第三位线预充电操作。第三位线预充电操作的启动时间点可以是时间点tb3。
[0203]
第四页缓冲器控制信号pbsense4可以被施加到第四页缓冲器组pbg4，第四页缓冲器控制信号pbsense4在从时间点tb4到时间点tb5的时段期间被激活到控制电压vpb的电平。第四页缓冲器控制信号pbsense4被激活的时间点可以是时间点tb4。第四页缓冲器组pbg4可以在时段tp4期间执行第四位线预充电操作。第四位线预充电操作的启动时间点可以是时间点tb4。
[0204]
多个时段tp1至tp4之中的最短时段tp4的长度可以被固定为默认值tref。默认值tref可以是将位线的电势预充电到设定电平所需的最短时间。多个时段tp3、tp2和tp1可以
从最短时段tp4开始依次增加tgap。
[0205]“tgap”可以是相应位线预充电操作的启动时间点之间的间隔。备选地，“tgap”可以是相应页缓冲器控制信号被激活的时间点之间的间隔。
[0206]
在一个实施例中，在位线预充电操作的初始时段期间，其中每个位线的电势迅速增加，功率消耗可能较高，并且在位线预充电操作的稍后时段期间，其中位线的电势平缓地增加，功率消耗可能较低。
[0207]
在图10的情况下，在从时间点t1到时间点t3的时段期间，被激活到控制电压vpb的电平的页缓冲器控制信号pbsense可以被施加到多个页缓冲器组中的全部页缓冲器组全部pbg。页缓冲器组中的全部页缓冲器组全部pbg可以同时启动位线预充电操作。在这种情况下，由于页缓冲器组中的全部页缓冲器组全部pbg的位线预充电操作中具有高功率消耗的初始时段彼此重叠，因此功率消耗可能迅速增加，并且因此可能生成超过阈值的峰值电流。
[0208]
除了图10的实施例，图12示出了相应页缓冲器组pbg1至pbg4可以在不同的时间点处启动位线预充电操作。通过禁止在相应位线预充电操作之间，位线预充电操作中具有高功率消耗的初始时段彼此重叠，可以防止生成峰值电流。
[0209]
在图12中，从时间点tb1到时间点tb4的时段可以对应于从图10的时间点t1到时间点t2的时段。从时间点tb4到时间点tb5的时段可以对应于图10的时间点t2到时间点t3的时段。因此，与图10的实施例相比，存在优点在于，即使位线预充电操作所需的时间与图10中的相同，也可以防止生成峰值电流。
[0210]
在图11的情况下，在从时间点ta1到时间点ta2的时段期间，具有恒定斜率的斜坡信号型页缓冲器控制信号pbsense可以被施加到多个页缓冲器组中的全部页缓冲器组全部pbg。在图11的情况下，存储器设备中可能需要单独的斜坡电路，来生成斜坡信号类型的页缓冲器控制信号pbsense。
[0211]
在图12的情况下，由于方波型的页缓冲器控制信号pbsense1至pbsense4被施加到多个页缓冲器组pbg1至pbg4，所以同时位线的电势可以比图11的电势更快地增加。因此，与图11的实施例相比，存在优点在于，位线预充电操作所需的时间被缩短，同时防止生成峰值电流。
[0212]
在图12的情况下，方波型页缓冲器控制信号可以仅使用比斜坡电路简单和小的晶体管开关来生成，因此存储器设备的布局面积可以改进。
[0213]
图13是图示了调整图12的位线预充电操作的启动时间点之间的间隔的操作的图。
[0214]
参考图13，位线预充电操作的启动时间点之间的间隔可以从tgap调整为tgap δtg。δ可以具有正值或负值。在图13中，将在假设δ具有正值的情况下进行描述。
[0215]
第一页缓冲器控制信号pbsense1可以被施加到第一页缓冲器组pbg1，第一页缓冲器控制信号pbsense1在从时间点tc1到时间点tc5的时段期间被激活到控制电压vpb的电平。第一页缓冲器控制信号pbsense1被激活的时间点可以是时间点tc1。第一页缓冲器组pbg1可以在时段tp1’期间执行第一位线预充电操作。第一位线预充电操作的启动时间点可以是时间点tc1。
[0216]
第二页缓冲器控制信号pbsense2可以被施加到第二页缓冲器组pbg2，第二页缓冲器控制信号pbsense2在从时间点tc2到时间点tc5的时段期间被激活到控制电压vpb的电平。第二页缓冲器控制信号pbsense2被激活的时间点可以是时间点tc2。第二页缓冲器组
pbg2可以在时段tp2’期间执行第二位线预充电操作。第二位线预充电操作的启动时间点可以是时间点tc2。
[0217]
第三页缓冲器控制信号pbsense3可以被施加到第三页缓冲器组pbg3，第三页缓冲器控制信号pbsense3在从时间点tc3到时间点tc5的时段期间被激活到控制电压vpb的电平。第三页缓冲器控制信号pbsense3被激活的时间点可以是时间点tc3。第三页缓冲器组pbg3可以在时段tp3’期间执行第三位线预充电操作。第三位线预充电操作的启动时间点可以是时间点tc3。
[0218]
第四页缓冲器控制信号pbsense4可以被施加到第四页缓冲器组pbg4，第四页缓冲器控制信号pbsense4在从时间点tc4到时间点tc5的时段期间被激活到控制电压vpb的电平。第四页缓冲器控制信号pbsense4被激活的时间点可以是时间点tc4。第四页缓冲器组pbg4可以在时段tp4’期间执行第四位线预充电操作。第四位线预充电操作的启动时间点可以是时间点tc4。
[0219]
多个时段tp1’至tp4’之中的最短时段tp4’的长度可以被固定为默认值tref。默认值tref可以是将位线的电势预充电到设定电平所需的最短时间。多个时段tp3’、tp2’和tp1’可以从最短时段tp4’开始依次增加tgap δtg。
[0220]
参考图7，当位线负载较大时，位线预充电操作所需的时间可以延长，而当位线负载较小时，位线预充电操作所需的时间可以缩短。
[0221]
因此，考虑到位线负载来可变地设置位线预充电操作所需的时间可以是有效的，而不是在整个编程操作时段期间均匀地设置位线预充电操作所需的时间。在具有较小位线负载的时段中位线预充电操作所需的时间可以被设置为比具有较大位线负载的时段中位线预充电操作所需的时间短，由此缩短整个编程操作时间。
[0222]
在一个实施例中，位线预充电操作的启动时间点之间的间隔可以取决于位线负载来调整。例如，位线预充电操作的启动时间点之间的间隔可以取决于编程操作的进度来调整。位线负载可以基于编程操作的进度来预测。
[0223]
当位线预充电操作的启动时间点之间的间隔被调整时，位线预充电操作的时段的长度也可以被调整。
[0224]
例如，当将位线预充电操作的启动时间点之间的间隔从tgap调整为tgap δtg时，位线预充电操作的时段的长度可以从tp1至tp4分别调整为tp1’至tp4’。
[0225]
当编程操作的进度已到达以上参考图7所描述的时间点ta时，位线预充电操作的启动时间点之间的间隔可以增加。即，δ的值可以增加。当δ的值增加时，由多个页缓冲器组分别执行的位线预充电操作的时段的长度也可以增加。
[0226]
当编程操作的进度已到达以上参考图7所描述的时间点tb时，位线预充电操作的启动时间点之间的间隔可以减小。即，δ的值可以减小。当δ的值减小时，由多个页缓冲器组分别执行的位线预充电操作的时段的长度也可以减小。
[0227]
图14是图示了根据一个实施例的编程操作的流程图。
[0228]
参考图14，在步骤s1401处，位线预充电操作的启动时间点之间的间隔(时间间隙)可以基于编程操作的进度来确定。
[0229]
编程操作的进度可以指示在编程操作的整个时段中编程已被执行到的点。编程操作的进度可以是如上面参考图4所描述的编程循环计数，或者可以是如以上参考图5所描述
的在编程验证操作已通过的状态之中的最高编程状态。
[0230]
以上参考图9所描述的、由多个页缓冲器组分别执行的位线预充电操作的启动时间点之间的间隔可以取决于如以上参考图13所描述的编程操作的进度来调整。
[0231]
在步骤s1403处，编程操作可以在多个存储器单元上执行，该编程操作包括编程电压施加操作和编程验证操作的。在编程电压施加操作期间，对与多个存储器单元耦合的多个位线组进行预充电的位线预充电操作可以被执行。由多个页缓冲器组分别执行的位线预充电操作可以基于启动时间点之间的所确定的间隔来执行。
[0232]
在步骤s1405处，可以确定编程操作是否已完成。当确定编程操作已完成时，该过程终止，而当确定编程操作尚未完成时，该过程返回到步骤s1401。
[0233]
例如，当多个存储器单元已经通过针对待编程的状态中的所有状态的编程验证操作时，可以确定编程操作已完成。当多个存储器单元在针对待编程的状态中的至少一个状态的编程验证操作中失败时，可以确定编程操作尚未完成。
[0234]
图15是图示了根据一个实施例的图14的编程操作的流程图。
[0235]
参考图15，在步骤s1501处，编程循环计数可以被设置为“0”。
[0236]
在步骤s1503处，可以确定编程循环计数是否等于参考值。参考值可以包括一个或多个参考值。当编程循环计数等于参考值时，过程进行到步骤s1505，而当编程循环计数与参考值不同时，过程进行到步骤s1507。当过程进行到步骤s1505时，先前的参考值可以改变为一个或多个参考值之中的下一参考值。
[0237]
在步骤s1505处，位线预充电操作的启动时间点之间的间隔可以被调整。在步骤s1503处，编程操作的进度可以基于编程循环计数与参考值之间的比较结果来确定。如以上参考图13所描述的，由多个页缓冲器组分别执行的位线预充电操作的启动时间点之间的间隔可以取决于编程操作的进度来调整。
[0238]
在步骤s1507处，随着编程循环的进行，编程循环计数可以增加。每个编程循环可以包括编程电压施加操作和编程验证操作。在编程电压施加操作期间，可以执行位线预充电操作。由多个页缓冲器组分别执行的位线预充电操作可以基于启动时间点之间的经调整的间隔来执行。
[0239]
在步骤s1509处，可以确定编程操作是否已完成。当确定编程操作已完成时，该过程终止，而当确定编程操作尚未完成时，该过程返回到步骤s1503。关于编程操作是否已完成的确定可以以类似于步骤s1405的方式来执行。然而，当编程循环计数超过预设的最大次数时，编程操作可以作为失败而进行处理，并且该过程可以被终止。
[0240]
图16是图示了根据一个实施例的图14的编程操作的流程图。
[0241]
参考图16，在步骤s1601处，n可以被设置为“1”。
[0242]
在步骤s1603处，可以确定验证通过的编程状态是否与参考状态相同。参考状态可以包括一个或多个参考状态。当验证通过的编程状态与参考状态相同时，过程进行到步骤s1605，而当验证通过的编程状态与参考状态不同时，过程进行到步骤s1607。当过程进行到步骤s1605时，先前参考状态可以改变为一个或多个参考状态之中的下一参考状态。
[0243]
在步骤s1605处，位线预充电操作的启动时间点之间的间隔可以被调整。在步骤s1603处，编程操作的进度可以基于验证通过的编程状态与参考状态之间的比较结果来确定。如以上参考图13所描述的，由多个页缓冲器组分别执行的位线预充电操作的启动时间
点之间的间隔可以取决于编程操作的进度来调整。
[0244]
在步骤s1607处，编程脉冲施加操作可以在待被编程为如下编程状态的多个存储器单元上执行，该编程状态与第一至第k状态(其中，k是1或更大的自然数)中的任一个状态相对应。在编程脉冲施加操作期间，位线预充电操作可以被执行。由多个页缓冲器组分别执行的位线预充电操作可以基于启动时间点之间的经调整的间隔来执行。
[0245]
在步骤s1609处，可以执行针对第n状态的编程验证操作。
[0246]
例如，编程验证操作可以在待被编程为第一状态到第k状态之中的第n状态的存储器单元上执行。当待被编程为第n状态的所有存储器单元使用与第n状态相对应的验证电压而作为关断单元被读取时，存储器单元可以通过针对第n状态的编程验证操作。当待被编程为第n状态的存储器单元中的至少一个存储器单元使用与第n状态相对应的验证电压而作为导通单元被读取时，存储器单元可能在针对第n状态的编程验证操作中失败。
[0247]
在步骤s1611处，可以确定在步骤s1609处执行的编程验证操作是否已通过。当确定编程验证操作已通过时，该过程进行到步骤s1613，而当确定编程验证操作已失败时，该过程返回到步骤s1607。
[0248]
在步骤s1613处，可以确定编程操作是否已完成。当确定编程操作已完成时，该过程终止，而当确定编程操作尚未完成时，该过程返回到步骤s1615。
[0249]
当针对第一至第k状态的所有编程验证操作均已通过时，可以确定编程操作已完成。当针对第一至第k状态中的至少一个状态的编程验证操作失败时，可以确定编程操作尚未完成。
[0250]
在步骤s1615处，可以将n增加“1”。
[0251]
根据本公开，提供了具有改进的位线预充电性能的存储器设备以及操作该存储器设备的方法。