概括地说，本公开内容涉及三维电子存储器。更具体地说，本公开内容涉及在三维存储器阵列的几何结构中使用层压材料来增加存储器阵列的某些特性或属性或者减少存储器阵列中的不期望特性。
背景技术：
通过改善工艺技术、电路设计、编程算法和制造工艺来将平面存储单元缩放至较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且昂贵。因此，平面存储单元的存储器密度接近上限。三维(3D)存储器架构可以解决平面存储单元的密度限制。
技术实现要素：
在创建本发明的技术时，已经认识到，虽然三维(3D或3-D)存储器架构可以解决平面存储单元的密度限制，但是3D配置会带来新的技术挑战。随着追求3D存储器架构的期望特征(例如3D单元的增加的密度，或者单元的制造尺寸的减小)，会出现其它技术问题。
此类问题的一个示例是单元之间的热串扰。当从3D单元阵列内的一个点或一个单元生成的热量在另一点或单元处传递到相邻单元时，会出现热串扰。在3D存储器架构的操作期间，从一个单元生成的热量会扰乱单元的正常或期望操作。由于单元之间的热串扰引起的问题随着单元尺寸的减小而变得越来越显著。由于较小的单元内距离，在创建3D存储器架构时较小的间距或缩放会增加一个单元与另一单元之间的热传递量或速度。由于热串扰，因此损害了缩放至较小尺寸而同时仍然具有功能性3D存储器阵列的能力。
因此，需要能够克服创建3D存储器阵列的常规方法、并允许缩放3D存储器阵列而同时尽管热串扰也使它们可操作的方法、系统和装置。
在本发明技术的一个实施例中，一种三维存储器包括：第一存储单元；第二存储单元；电极，所述电极电连接所述第一存储单元和所述第二存储单元；所述第一存储单元与所述第二存储单元之间的单元内空间；第一层，所述第一层三维地并且至少部分地包封所述第一存储单元、所述第二存储单元和所述电极，以使得所述第一存储单元和所述第二存储单元在至少一个表面上暴露。在一些示例性实施例中，电极和/或存储单元可以垂直地布置，而在其它示例性实施例中，电极和/或存储单元可以水平地布置。在一些示例中，各取向的组合是可能的。
本发明技术的其它实施例可以包括例如以下各项的任意组合：第一存储单元；第二存储单元；电极，所述电极电连接所述第一存储单元和所述第二存储单元；所述第一存储单元与所述第二存储单元之间的单元内空间；第一层，所述第一层三维地并且至少部分地包封所述第一存储单元、所述第二存储单元和所述电极；将所述第一存储单元和所述第二存储单元配置为在至少一个表面上暴露；使用化学气相沉积方法来沉积第一层；使用原子沉积方法来沉积第一层；第二层，所述第二层至少部分地并且三维地包围所述第一层；多个额外层，其中，所述多个层完全地占据所述单元内空间；由介电材料来构成所述第一层、所述第二层或所述额外层；从NiTi(NIT)、钨(W)、双向阈值开关(OTS)、相变存储器(PCM)或a_C中选择所述介电材料；由不同材料构成所述第一层和所述第二层；由所选择的使热反射值最大化的材料构成所述第一层和所述第二层。
例如，本发明的其它实施例包括可以包含例如以下各项的任意组合的方法：提供第一存储单元；提供第二存储单元；提供电极，所述电极电连接所述第一存储单元和所述第二存储单元；创建第一层，所述第一层三维地包封所述第一存储单元、所述第二存储单元和所述电极；使所述第一存储单元和所述第二存储单元在至少一个表面上暴露；创建第二层，所述第二层至少部分地并且三维地包围所述第一层；创建多个层以使得所述多个层部分地占据所述单元内空间；创建多个层以使得所述多个层完全地占据所述单元内空间；移除所述单元内空间之中超出所述第一存储单元或所述第二存储单元的顶部的材料；基本上在通过移除超出所述第一存储单元或所述第二存储单元的顶部的材料而暴露的表面之上添加电极。
附图说明
在参考对示例性实施例和附图的以下描述来考虑时将进一步理解本公开内容的前述方面、特征和优点，其中，相似的附图标记表示相似的元素。在描述附图中示出的本公开内容的示例性实施例时，为了清楚起见，可以使用特定的术语。然而，本公开内容的各方面并非旨在受限于所使用的特定术语。
图1是现有技术的三维交叉点存储器的一部分的等距视图。
图2是现有技术的三维交叉点存储器的一部分的平面视图。
图3A、图3B和图3C是三维交叉点存储器的多个部分以及由实施例的存储器创建的能量网格的横截面视图。
图4是表示干扰电流与存储单元的电阻之间的关系的图。
图5A、图5B、图5C、图5D、图5E和图5F是根据本发明的实施例的三维交叉点存储器的横截面。
图6描述了根据本公开内容的示例性实施例的方法。
具体实施方式
热量传递通过对流、传导和辐射这三种主要物理现象来发生。辐射是一种能量传递的方法，该方法不依赖于热量源与受热物体之间的任何接触。另一方面，传导是彼此直接接触的物质之间的热量传递。彼此接触的物体之间的传导率取决于这些物体的特定物理特性。例如，通过物体的传导取决于构成该物体的材料的热阻。在电路中，热量传递可以通过这些现象中的任何现象来发生。
传导也可以被概念化为通过声子(phonon)发生。声子是物质的周期性弹性排列中的集体激发。声子是准粒子，其可以表示材料的振动特性或弹性材料的各种振动模式，并且还描述弹性材料的相互作用粒子的相互作用。介电材料和半导体中的热量主要通过声子来传输。
当物体由一种以上材料构成时，材料的整体热阻可以认为是由组成材料的热阻构成的。然而，系统或物体内存在不止一种材料在这些材料之间产生热边界电阻。声子还会通过与缺陷、其它声子、晶界、材料中的不同同位素相互作用、以及各种其它物理原因而在材料中经历散射。当热量通过两种材料之间的界面时(即，当声子从一种材料移动到另一种材料时)，这两种材料交界的区域会出现温度不连续性。热阻边界也被称为界面热阻或Kapitza电阻，这是界面对热流的阻力的衡量。热阻边界还被定义为界面处的温度不连续性与流过该界面的热通量之比，并且是在声子尝试通过一种材料与另一种材料的界面时由强声子反射引起的。当声子从一种材料移动到另一种材料(诸如举例而言，从材料A到材料B)时，一部分声子能量被反射回材料A(即，反射)，而一些能量被传导到材料B(即，传导)。
通过选择构成物体的材料，或通过创建声子必须通过的额外边界，可以设计较高的热阻边界。较高的热阻边界可以减慢热量通过传导来传递的速度。另外，通过使几种材料处于适当的配置中，可以创建声子必须通过的许多边界。
本发明的技术涉及解决与三维存储器中的热量传递相关联的问题。图1中示出了三维(3D)存储器的一般性示例。具体而言，图1是三维交叉点存储器的一部分的等距视图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5与第二层存储单元10之间是在水平(X)方向上延伸的多条字线15。在深度(Z)方向上高于第一层存储单元5的是沿垂直(Y)方向延伸的多条第一位线20，并且低于第二层存储单元10的是沿Y方向延伸的多条第二位线25。
还如图1中示出的，可以沿Z方向重复位线、存储单元、字线、存储单元的顺序结构以创建堆叠配置。在图1的示例中，第一层堆叠可以包括第一层存储单元5、位线20和字线15，而第二层堆叠可以包括第二层存储单元10、位线25和字线15。因此，虽然第一层存储单元5和第二层存储单元10均具有其相应的一组位线20和25，但第一层存储单元5和第二层存储单元10可以共享相同的一组字线15。虽然图1的示例示出了4层堆叠配置，但在其它示例中，堆叠配置可以包括任意数量的存储单元层和其它元件。在任何情况下，该结构中的单独存储单元可以通过选择性地激活对应于该单元的字线和位线来访问。
为了选择性地激活字线和位线，存储器包括字线解码器和位线解码器(未示出)。字线解码器通过字线触点(未示出)耦合到字线，并且用于对字线地址进行解码以使得在寻址特定的字线时激活该字线。类似地，位线解码器通过位线触点(未示出)耦合到位线，并且用于对位线地址进行解码以使得在寻址特定的位线时激活该位线。因此，存储器的堆叠配置还可以包括位线触点和解码器、以及字线触点和解码器以用于选择性地激活堆叠中的位线和字线。例如，堆叠配置可以被布置为元件的阵列，其中每个阵列包括一组存储单元、以及对应的各组位线、字线、位线和字线触点、以及位线和字线解码器。参考图2示出并进一步讨论了字线解码器和触点、以及位线解码器和触点的定位。
图2是现有配置的三维交叉点存储器的一部分的平面视图。该图将该部分描绘为沿Z(深度)方向观看。在该示例中，堆叠配置是2层堆叠。该堆叠配置包括存储单元的多个阵列，包括两个顶部单元阵列60和61以及两个底部单元阵列65和66。虽然图2中未示出单独的存储单元，但它们由图1示出，例如，在顶部阵列中，存储单元可以被布置为图1中所示出的第一层存储单元5，并且在底部阵列中，存储单元可以被布置为图1中所示出的第二层存储单元10。
该部分包括与顶部单元和底部单元相对应的字线和位线、字线和位线触点、以及字线和位线解码器。如图所示，多条字线(例如，字线30)在X(水平)方向上延伸并且对应于顶部单元和底部单元两者。该部分还包括沿Y(垂直)方向延伸并且对应于存储单元的顶部单元阵列60的多条顶部单元位线(例如，位线35)，以及沿垂直方向延伸并且对应于存储单元的底部单元阵列65的多条底部单元位线(例如，位线40)。字线、顶部单元位线和底部单元位线通常由20nm/20nm线/空间(L/S)模式形成并且在硅衬底上形成。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。
图2中的字线对于给定的单元阵列水平地对准。例如，如图所示，单元阵列60、61、65和66的字线沿X方向都彼此水平地对准。这些字线中的每条字线被示为跨各个单元阵列的整个宽度延伸。给定顶部单元阵列的顶部单元位线或给定底部单元阵列的底部单元位线垂直地对准。例如，顶部单元位线35沿Y方向垂直地对准，并且底部单元位线40沿Y方向垂直地对准。顶部单元阵列的顶部单元位线和重叠的底部单元阵列的底部单元位线(例如顶部单元位线35和底部单元位线40)彼此还水平地对准，尽管它们在图2中被示为稍微偏移以便清楚地示出两层。这些位线中的每条位线被示为跨各个单元阵列的整个长度延伸。
图2的存储器部分包括字线触点区域45、顶部单元位线触点区域50、以及底部单元位线触点区域55。字线触点区域45沿垂直方向延长，而顶部单元位线触点区域50和底部单元触点区域55沿水平方向延长。字线触点区域45包括多个字线触点(例如，触点45a)，这些触点被示为由字线触点区域45包围的点。顶部单元位线触点区域50包括多个字线触点(例如，触点50a)，这些触点被示为由顶部单元位线触点区域50包围的点。底部单元位线触点区域55包括多个底部单元位线触点(例如，触点55a)，这些触点被示为由底部单元位线触点区域55包围的点。
字线触点和位线触点连接到相应的字线和位线的中部。因此，如图所示，字线触点区域45位于字线40的水平中部，底部单元位线触点区域55位于底部单元位线40的垂直中部，并且顶部单元位线触点区域50位于顶部单元位线35的垂直中部。由于给定单元阵列的字线水平地对准，因此给定单元阵列的字线触点在水平方向上也基本上对准。类似地，由于给定单元阵列的位线垂直地对准，因此给定单元阵列的位线触点在垂直方向上也基本上对准。
字线触点区域45还包括多个字线解码器(未示出)。字线解码器通常符合字线触点区域并且通常沿垂直方向延伸。字线解码器通过字线触点耦合到字线。顶部单元位线触点区域50还包括多个顶部单元位线解码器(未示出)。顶部单元位线解码器通常符合顶部单元位线触点区域50并且通常沿水平方向延伸。顶部单元位线解码器通过顶部单元位线触点耦合到顶部单元位线。底部单元位线触点区域55还包括多个底部单元位线解码器(未示出)。底部单元位线解码器通常符合底部单元位线触点区域55并且通常沿水平方向延伸。底部单元位线解码器通过底部单元位线触点耦合到底部单元位线。
如从图1中可见，现有技术的存储器不包含用于防止一个单元与下一单元之间的热量传递的任何材料。下面描述了能够防止存储单元之间的热传递而不会干扰存储器操作的方法和系统。
参考图3A、图3B和图3C，可以在活跃或扰乱单元(电流通过该单元传递)与不活跃或受扰单元之间观察到热串扰。尽管在二维中表示图3A、图3B和图3C，但它们表示在三维中出现的物理现象。
图3A示出了活跃单元305(也被称为扰乱单元305)和不活跃或受扰单元310，其中3D单元之间的距离大致为90纳米。在存储单元的正常操作期间，当电流传递通过扰乱单元305时，该扰乱单元305生成热量。由扰乱单元305生成的热量由场315表示。场315可以表示温度的梯度或分布。即，场315可以通过将特定的物理空间映射到表示该空间的温度的颜色来表示该空间处的特定温度。作为替换方案，还可以由线的接近度或密度来描绘场315以表示特定区域处较高或较低的温度。尽管在图3A中在二维中观察场315，但场315可以是三维的并且从扰乱单元305内开始向外延伸到围绕单元305的空间。如图3A中可见，从来自扰乱单元305的扰乱生成的热量跨单元内间隙320传导到受扰单元310。
图3B是由扰乱单元生成的热量传递和温度梯度的45纳米各向异性可视化内容。图3B表示缩放至比图3A小的间距的3D单元结构。与图3A相比，扰乱单元与受扰单元之间的单元内距离减小，并且进而，传递到受扰单元的热量和受扰单元的温度两者都增加。因此，减小的单元间距以及对受扰单元(例如，扰乱单元330)的热效应的增加影响受扰单元340的操作属性。场350可以在将特定物理空间映射到颜色梯度的情况下表示该特定物理空间处的特定温度。如图3B中所示，扰乱单元330在受扰单元340的不同位置处以不同方式影响受扰单元340。在图3B中，受扰单元340在该单元的一端具有比另一端更高的热量。温度的这种不均等分布可以影响受扰单元340的正常操作。例如，受扰单元340的预期电阻由于该热量而会贯穿受扰单元不均等。
图3C是由扰乱单元生成的热量传递和温度梯度的45纳米各向同性可视化内容。各向同性视图是均等地对待所有方向的视图。当热量以相同速率在所有方向上传递时，发生各向同性热量传递。
如从图3A-图3C可见，当单元内距离减小时，在单元之间传递更多的热量。在三维存储器中使该问题进一步复杂化的是，由于存储器是各层互相堆叠的，因此与常规的大致二维存储器(其中热量能够以较快的速率散发到周围环境)相比，使热量散发的表面区域和空间减小。例如，与平面存储器配置相比，热量将不会从三维存储器的中间存储器层快速且高效地去除。此外，从三维存储器中的一个单元移动的热量将在所有方向上传播，从而加热所有附近单元。
图4是通过扰乱单元(例如，扰乱单元405)的电流量和受扰单元(例如，受扰单元410)的电阻之间的视觉表示。图4还表示第一字线415、第二字线420、第一位线425、以及第二位线430。电流可以通过字线和位线，例如复位脉冲435。从图4可见，受扰单元电阻因变于扰乱单元中的电流而变化。受扰单元的变化电阻会妨碍受扰单元的正常操作。图4示出了受扰单元的电阻可以基于扰乱单元内增加的电流而改变10的量级。受扰单元(例如，受扰单元410)的电阻变化至少部分地由于由扰乱单元(例如，扰乱单元405)生成的热能而发生。
图5A、图5B、图5C、图5D、图5E和图5F是根据本发明的实施例的三维交叉点存储器的横截面视图。图5A表示通过材料的沉积或堆叠形成的存储单元。如图5A中可见，单元510和520是由类似材料形成的，并且因此在二维中观察时形成单元堆叠内平行的线。尽管在图5A中未示出，但在各种配置中可以包括其它组件(例如上面描述的或本领域已知的那些组件)或与单元组合以实现可操作的3D交叉点存储器。可以在电极(例如电极501)上创建或堆叠单元510和520。单元510和520可以由各种材料或元件(例如W、a-C、双向阈值开关(OTS)或PCM)制成。例如，单元510和520可以由几层(诸如举例而言，层502、503、504、505和506)构成，这些层进而可以由诸如W、a-C、双向阈值开关(OTS)或PCM之类的元件制成。
图5B示出了在图5A中示出的存储单元堆叠周围形成第一薄NiTi(NIT)封装层。NIT是商业可用的合金，诸如举例而言，NIT135。可以使用任何适当的材料来形成第一层530。第一层530还可以由任何适当的介电材料制成。选择介电材料确保不会将存储器(例如，单元510和520)中的电流携带至那些单元外部的不期望路径。在存储器堆叠周围形成第一层可以通过共形涂覆技术来实现。共形涂覆技术提供了诸如被涂覆材料的一致性之类的技术优势。然而，可以使用任何适当的技术在存储器堆叠周围形成第一层。在示例性实施例中，可以使用诸如原子层沉积(ALD)之类的技术。原子层沉积是基于对气相沉积过程的顺序使用的薄膜沉积技术。可以使用ALD技术的其它变型来沉积第一薄层。
图5C示出了在第一薄层530周围形成第二薄层540。第二薄层540可以通过任何适当的方法(例如通过使用原子层沉积)来沉积。然而，可以使用任何适当的沉积技术。可以由任何适当的材料(诸如但不限于二氧化硅)来创建层540。
图5D示出了在第二薄层周围形成额外层，诸如举例而言，层541、542、543、544、545和546。每一层可以相继地添加到前一层(例如，可以在添加层543之后添加层544)。层540-546可以由任何适当的材料(包括但不限于二氧化硅、NIT、SiC等等)创建。在一些示例中，各层可以由不同的材料制成，而在其它示例中，一些层可以由相同的材料制成。可以选择任何适当的介电材料来形成每一层。合适的材料将能够在单元的工作温度和电流下抵抗变形，而同时保留合适的特性(例如恰适的热边界电阻)以增加单元的热隔离。还可以选择成对具有高热边界电阻的材料。每一层可以被配置为选择性地厚。例如，每一层可以被配置为仅几个原子的厚度。添加额外层的过程可以继续直至填满单元内空间，例如单元510与520之间的空间。所使用的材料例如可以是介电材料。然而，在最后层(诸如举例而言，层545与层546)之间可以存在小的间隙。
通过添加每一层(诸如举例而言，在已形成层544之后添加层545)，创建了额外的界面或热边界。因此，至少可以创建与所添加的层数一样多的热边界。通过设计所添加的层数，并选择产生较大热阻边界的材料，可以将每个单元与周围单元更有效地热隔离。在较小的尺寸下，并且随着单元内间隙减小，热量在单元之间更快速地传递。因此，额外的热隔离允许将存储单元的制造缩放至每个较小的尺寸。
另外，通过使用层(例如，层541-546)利用层压材料来填充单元内间隙，可以实现额外的机械益处。例如，添加层压材料可以在单元和3D交叉点存储器阵列制造过程期间得到更好的机械支持。
如附图中所示，以垂直线图案化来完成材料的沉积，即，每一层基本上平行于该层之前的表面来沉积。例如，层530基本上平行于电极501、单元510和单元520的表面。进而基本上平行于层530来创建层540。当在横截面视图中观察时，各层在尖部可以看起来形成基本上90度的角度。
图5E示出了在形成额外层、并且选择性移除层(例如，层541-546)的各部分之后的单元堆叠。在示例性实施例中，可以移除各层(例如，层541-546)的存在或以其它方式延伸超过任一单元(例如，单元510或单元520)的长度的部分，以使得个能不会延伸超过任一单元的长度。换言之，使层(例如，层541-546)与单元(例如，单元510或单元520)齐平。可以使用用于移除位于超出单元(例如，单元510或单元520)的长度的材料的任何适当的过程。这种过程的一个示例是使用化学机械抛光或平面化。化学机械抛光是组合了机械力和化学力的过程。以平面方式移除材料适合于从各层(例如，层541-546)移除多余的材料。然而，可以使用其它适当的过程来移除多余的材料，诸如举例而言，浅沟槽隔离。因此，必须为这两个过程选择材料。
图5F示出了在上述移除过程之后的单元堆叠，以及添加另一电极以便形成存储单元的下一堆叠。与现有单元(例如，单元510和520)和填充单元内空间的额外层(例如，层541-546)齐平地添加额外电极590。可以平行于或垂直于现有电极(501)来添加下一电极(例如，电极590)。
可以再次重复图5A-图5F中所描述的过程，以创建包含单元内材料层的层叠存储单元。通过堆叠电极，可以形成隔离的存储单元柱。通过重复图5A-图5F中所描述的过程，所形成的每个存储单元与存储单元堆叠内的其它存储单元热隔离。
如上所述地创建的存储单元的一个优点在于单元之间减小的热串扰。通过增加热边界电阻并创建多个层，减小了热串扰。此外，通过填充间隙，向整个三维存储器结构提供了额外的机械支持，这有益于将制造的尺寸减小到更小的间距并有益于存储器的后续处理。
图6描述了根据本公开内容的一个示例性实施例的方法(方法600)。该方法开始于步骤610。在步骤610中，可以通过在衬底上的堆叠沉积来形成存储单元。衬底可以是导电材料，例如电极。可以通过任何适当的方法(诸如举例而言，通过原子层沉积)来形成存储单元。可以将存储单元形成为具有单元内间隙。在步骤620中，可以在存储单元上形成第一层。可以在三维中形成第一层以围绕并封装存储单元。可以由任何适当的材料(诸如举例而言，介电材料)来形成第一层。在步骤630中，将第二层沉积在第一层顶上并封装该第一层。第二层可以由任何适当的材料或材料的组合构成，并通过任何适当的方法来沉积。在步骤640中，可以沉积额外层以封装第二层。可以按需要添加额外层以填充在存储单元之间的单元内间隙中。每一额外层封装前一层。每一层的添加可以在三维中发生。在步骤650中，可以通过任何适当的技术来移除位于超出单元内间隙并且在单元顶上的材料。可以以允许在单元和步骤610-650中添加的各层之间创建基本上平坦且连续的表面的方式来移除材料。在步骤660中，可以在移除材料的位置添加衬底。在步骤670中，可以按需要重复步骤610-660。该方法结束于步骤680。
大部分前述替代示例不是互斥的，而是可以以各种组合实现以实现独特的优点。由于可以在不脱离权利要求所限定的主题内容的情况下利用以上讨论的特征的这些和其它变型及组合，因此对实施例的前述描述应该通过说明的方式而非通过对权利要求所限定的主题内容的限制来理解。举例而言，不必以上述精确顺序来执行前述操作。相反，可以以不同的顺序来处理各个步骤，例如颠倒的顺序或同时进行。除非另外说明，否则还可以省略步骤。另外，提供本文所描述的示例以及用短语表达为“诸如”、“包括”等的分句不应该被解释为将权利要求的主题内容限制为特定的示例；相反，这些示例旨在说明许多可能实施例中的仅一个实施例。此外，不同附图中相同的附图标记可标识相同或相似的要素。
尽管本文已经参考特定实施例描述了本公开内容，但是要理解，这些实施例仅是本公开内容的原理和应用的说明。因此，要理解，在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下，可以对说明性实施例作出多种修改并且可以构想其它布置。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
