一种半导体器件及其制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子
目-Ο
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
[0003]在传感器(sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
[0004]在MEMS集成的半导体器件中，通常是将MEMS晶圆和逻辑器件晶圆直接接合，但是所述方法制备得到器件尺寸较大，不利于集成器件的缩小，因此需要对目前所述MEMS和逻辑器件的集成方法作进一步的改进，以便消除上述问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本发明为了克服目前存在问题，提供了一种半导体器件，包括:
[0007]逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上方并且与所述逻辑元件电连接的互连结构；
[0008]MEMS器件，嵌于所述逻辑器件中，所述MEMS器件与所述互连结构电连接。
[0009]可选地，所述互连结构位于所述MEMS器件的两侧，所述MEMS器件嵌于所述互连结构顶部的中间区域。
[0010]可选地,所述互连结构包括顶部金属层和位于所述顶部金属层下方的若干金属层；
[0011]所述MEMS器件包括至少两个接触塞和位于部分所述接触塞上方的电极；
[0012]其中，所述顶部金属层设置于同层的所述电极的周围，所述MEMS器件通过所述接触塞与位于下方的所述金属层相连接。
[0013]可选地，所述MEMS器件还进一步包括空腔和位于所述空腔中的可移动的悬梁臂。
[0014]可选地，所述电极位于所述悬梁臂的一侧。
[0015]可选地，所述半导体器件还进一步包括金属焊盘，所述金属焊盘位于所述顶部金属层的上方。
[0016]可选地，所述金属焊盘中还形成有开口，以露出所述顶部金属层。
[0017]可选地，所述金属焊盘选用A1 ;
[0018]所述电极和所述接触塞选用SiGe。
[0019]本发明还提供了一种半导体器件的制备方法，包括:
[0020]步骤S1:提供逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上的互连结构，其中，所述互连结构位于层间介电层中；
[0021]步骤S2:图案化所述层间介电层，以在所述互连结构顶部之间的所述层间介电层中形成MEMS凹槽，以露出所述互连结构中的金属层；
[0022]步骤S3:在所述MEMS凹槽中形成与所述金属层电连接的MEMS器件，以得到MEMS器件嵌于所述逻辑器件中的半导体器件。
[0023]可选地，在所述步骤S1中，所述互连结构包括顶部金属层和位于所述顶部金属层下方的若干金属层。
[0024]可选地，所述步骤S2包括:
[0025]步骤S21:在所述逻辑器件上形成蚀刻停止层，以覆盖所述逻辑器件；
[0026]步骤S22:图案化所述蚀刻停止层和所述层间介电层，以形成所述MEMS凹槽。
[0027]可选地，所述步骤S3包括:
[0028]步骤S31:在所述MEMS凹槽中露出的所述金属层的上方形成至少两个嵌于第二层间介电层中的接触塞；
[0029]步骤S32:在所述第二层间介电层和所述接触塞上形成牺牲材料层和导电材料层；
[0030]步骤S33:图案化所述导电材料层，以形成第一开口和第二开口和位于所述第一开口和所述第二开口之间的悬梁臂；
[0031]步骤S34:在所述接触塞的上方形成电极开口，并填充导电材料以形成电极；
[0032]步骤S35:在所述悬梁臂周围形成空腔，以得到可在所述空腔中移动的悬梁臂。
[0033]可选地，所述步骤S31包括:
[0034]步骤S311:在所述互连结构和所述MEMS凹槽底部上沉积所述第二层间介电层和第二蚀刻停止层；
[0035]步骤S312:图案化所述MEMS凹槽上方的所述第二层间介电层和所述第二蚀刻停止层，以形成至少两个接触塞开口，以露出所述互连结构中的金属层；
[0036]步骤S313:在所述接触塞开口中填充导电材料，以形成接触塞。
[0037]可选地，所述步骤S33包括:
[0038]步骤S331:在所述第二蚀刻停止层上形成牺牲材料层和导电材料层，以覆盖所述第二蚀刻停止层；
[0039]步骤S332:去除所述互连结构上方的所述第二层间介电层、所述牺牲材料层和所述导电材料层；
[0040]步骤S333:图案化所述导电材料层，以形成若干开口 ；
[0041]步骤S334:沉积高密度等离子体氧化物层并平坦化，以填充所述开口和所述MEMS凹槽；
[0042]步骤S335:图案化所述高密度等离子体氧化物层和所述导电材料层，以形成第一开口、第二开口和位于所述第一开口、第二开口之间的悬梁臂。
[0043]可选地，所述步骤S34包括:
[0044]步骤S341:沉积间隙壁材料层，以覆盖所述第一开口和第二开口的侧壁和底部；
[0045]步骤S342:图案化所述MEMS凹槽中的所述高密度等离子体氧化物层、所述间隙壁材料层和所述导电材料层，以在部分所述接触塞的上方形成电极开口，露出所述接触塞；
[0046]同时继续蚀刻所述第一开口和第二开口至露出所述第二层间介电层，并去除所述第一开口侧壁上的间隙壁材料层；
[0047]步骤S343:再次沉积导电材料层并平坦化，以填充所述电极开口、所述第一开口和所述第二开口。
[0048]可选地，所述步骤S35包括:
[0049]步骤S351:去除所述第一开口中的导电材料层，并填充所述牺牲材料层；
[0050]步骤S352:在所述基底上沉积焊盘金属层并图案化，以形成第三开口，露出所述MEMS凹槽；
[0051 ] 步骤S353:沉积钝化层，以覆盖所述焊盘金属层和所述MEMS凹槽；
[0052]步骤S354:图案化所述钝化层，以形成第四开口，露出所述MEMS凹槽；
[0053]步骤S355:去除所述悬梁臂周围的所述牺牲材料层和所述第二开口侧壁上的部分所述间隙壁材料层，以形成空腔和可在所述空腔中移动的悬梁臂；
[0054]步骤S356:图案化所述钝化层，以露出部分所述金属焊盘层。
[0055]可选地，在所述步骤S353中，选用H202去除所述牺牲材料层或所述间隙壁材料层。
[0056]可选地，所述牺牲材料层选用Ge ；
[0057]所述导电材料选用SiGe ;
[0058]所述间隙壁材料层选用Ge ；
[0059]所述金属焊盘选用A1。
[0060]本发明还提供了一种电子装置，包括上述的半导体器件。
[0061]在本发明中所述半导体器件包括MEMS器件和逻辑器件，所述MEMS器件嵌于所述逻辑器件中，具体地嵌于逻辑元件上方的互连结构中，并且通过互连结构将所述MEMS器件和所述逻辑元件形成电连接，所述半导体器件改变了现有技术中通过简单叠加的方式集成所述MEMS器件和所述逻辑器件，通过将MEMS器件嵌于所述逻辑器件中不仅能够减小集成器件的尺寸，而且可以进一步提高器件的性能。
【附图说明】
[0062]本发
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子
目-Ο
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
[0003]在传感器(sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
[0004]在MEMS集成的半导体器件中，通常是将MEMS晶圆和逻辑器件晶圆直接接合，但是所述方法制备得到器件尺寸较大，不利于集成器件的缩小，因此需要对目前所述MEMS和逻辑器件的集成方法作进一步的改进，以便消除上述问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本发明为了克服目前存在问题，提供了一种半导体器件，包括:
[0007]逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上方并且与所述逻辑元件电连接的互连结构；
[0008]MEMS器件，嵌于所述逻辑器件中，所述MEMS器件与所述互连结构电连接。
[0009]可选地，所述互连结构位于所述MEMS器件的两侧，所述MEMS器件嵌于所述互连结构顶部的中间区域。
[0010]可选地,所述互连结构包括顶部金属层和位于所述顶部金属层下方的若干金属层；
[0011]所述MEMS器件包括至少两个接触塞和位于部分所述接触塞上方的电极；
[0012]其中，所述顶部金属层设置于同层的所述电极的周围，所述MEMS器件通过所述接触塞与位于下方的所述金属层相连接。
[0013]可选地，所述MEMS器件还进一步包括空腔和位于所述空腔中的可移动的悬梁臂。
[0014]可选地，所述电极位于所述悬梁臂的一侧。
[0015]可选地，所述半导体器件还进一步包括金属焊盘，所述金属焊盘位于所述顶部金属层的上方。
[0016]可选地，所述金属焊盘中还形成有开口，以露出所述顶部金属层。
[0017]可选地，所述金属焊盘选用A1 ;
[0018]所述电极和所述接触塞选用SiGe。
[0019]本发明还提供了一种半导体器件的制备方法，包括:
[0020]步骤S1:提供逻辑器件，所述逻辑器件包括逻辑元件和位于所述逻辑元件上的互连结构，其中，所述互连结构位于层间介电层中；
[0021]步骤S2:图案化所述层间介电层，以在所述互连结构顶部之间的所述层间介电层中形成MEMS凹槽，以露出所述互连结构中的金属层；
[0022]步骤S3:在所述MEMS凹槽中形成与所述金属层电连接的MEMS器件，以得到MEMS器件嵌于所述逻辑器件中的半导体器件。
[0023]可选地，在所述步骤S1中，所述互连结构包括顶部金属层和位于所述顶部金属层下方的若干金属层。
[0024]可选地，所述步骤S2包括:
[0025]步骤S21:在所述逻辑器件上形成蚀刻停止层，以覆盖所述逻辑器件；
[0026]步骤S22:图案化所述蚀刻停止层和所述层间介电层，以形成所述MEMS凹槽。
[0027]可选地，所述步骤S3包括:
[0028]步骤S31:在所述MEMS凹槽中露出的所述金属层的上方形成至少两个嵌于第二层间介电层中的接触塞；
[0029]步骤S32:在所述第二层间介电层和所述接触塞上形成牺牲材料层和导电材料层；
[0030]步骤S33:图案化所述导电材料层，以形成第一开口和第二开口和位于所述第一开口和所述第二开口之间的悬梁臂；
[0031]步骤S34:在所述接触塞的上方形成电极开口，并填充导电材料以形成电极；
[0032]步骤S35:在所述悬梁臂周围形成空腔，以得到可在所述空腔中移动的悬梁臂。
[0033]可选地，所述步骤S31包括:
[0034]步骤S311:在所述互连结构和所述MEMS凹槽底部上沉积所述第二层间介电层和第二蚀刻停止层；
[0035]步骤S312:图案化所述MEMS凹槽上方的所述第二层间介电层和所述第二蚀刻停止层，以形成至少两个接触塞开口，以露出所述互连结构中的金属层；
[0036]步骤S313:在所述接触塞开口中填充导电材料，以形成接触塞。
[0037]可选地，所述步骤S33包括:
[0038]步骤S331:在所述第二蚀刻停止层上形成牺牲材料层和导电材料层，以覆盖所述第二蚀刻停止层；
[0039]步骤S332:去除所述互连结构上方的所述第二层间介电层、所述牺牲材料层和所述导电材料层；
[0040]步骤S333:图案化所述导电材料层，以形成若干开口 ；
[0041]步骤S334:沉积高密度等离子体氧化物层并平坦化，以填充所述开口和所述MEMS凹槽；
[0042]步骤S335:图案化所述高密度等离子体氧化物层和所述导电材料层，以形成第一开口、第二开口和位于所述第一开口、第二开口之间的悬梁臂。
[0043]可选地，所述步骤S34包括:
[0044]步骤S341:沉积间隙壁材料层，以覆盖所述第一开口和第二开口的侧壁和底部；
[0045]步骤S342:图案化所述MEMS凹槽中的所述高密度等离子体氧化物层、所述间隙壁材料层和所述导电材料层，以在部分所述接触塞的上方形成电极开口，露出所述接触塞；
[0046]同时继续蚀刻所述第一开口和第二开口至露出所述第二层间介电层，并去除所述第一开口侧壁上的间隙壁材料层；
[0047]步骤S343:再次沉积导电材料层并平坦化，以填充所述电极开口、所述第一开口和所述第二开口。
[0048]可选地，所述步骤S35包括:
[0049]步骤S351:去除所述第一开口中的导电材料层，并填充所述牺牲材料层；
[0050]步骤S352:在所述基底上沉积焊盘金属层并图案化，以形成第三开口，露出所述MEMS凹槽；
[0051 ] 步骤S353:沉积钝化层，以覆盖所述焊盘金属层和所述MEMS凹槽；
[0052]步骤S354:图案化所述钝化层，以形成第四开口，露出所述MEMS凹槽；
[0053]步骤S355:去除所述悬梁臂周围的所述牺牲材料层和所述第二开口侧壁上的部分所述间隙壁材料层，以形成空腔和可在所述空腔中移动的悬梁臂；
[0054]步骤S356:图案化所述钝化层，以露出部分所述金属焊盘层。
[0055]可选地，在所述步骤S353中，选用H202去除所述牺牲材料层或所述间隙壁材料层。
[0056]可选地，所述牺牲材料层选用Ge ；
[0057]所述导电材料选用SiGe ;
[0058]所述间隙壁材料层选用Ge ；
[0059]所述金属焊盘选用A1。
[0060]本发明还提供了一种电子装置，包括上述的半导体器件。
[0061]在本发明中所述半导体器件包括MEMS器件和逻辑器件，所述MEMS器件嵌于所述逻辑器件中，具体地嵌于逻辑元件上方的互连结构中，并且通过互连结构将所述MEMS器件和所述逻辑元件形成电连接，所述半导体器件改变了现有技术中通过简单叠加的方式集成所述MEMS器件和所述逻辑器件，通过将MEMS器件嵌于所述逻辑器件中不仅能够减小集成器件的尺寸，而且可以进一步提高器件的性能。
【附图说明】
[0062]本发
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。