DRAM测试方法、装置、可读存储介质及电子设备与流程

dram测试方法、装置、可读存储介质及电子设备
技术领域
[0001]
本发明涉及dram芯片测试领域，尤其涉及一种dram测试方法、装置、可读存储介质及电子设备。


背景技术：

[0002]
动态随机存取存储器(dynamic random access memory，dram)是一种半导体存储器，是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(double data rate，ddr)模组以及应用于嵌入式arm架构的低功耗内存(low power double data rate，lpddr)芯片。
[0003]
dram的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写，但是由于制程工艺的影响使得存储单元在读写时有可能造成数据存储故障，使得存取速率低下。
[0004]
为了解决上述问题，当前dram采用的是突发读写模式，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作。即读写操作在一个存储阵列中是以突发长度(burstlength，bl)为单位进行的，一次操作多位(如8或16位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(memory controller,mc)定位下一行的地址，继续同样的操作。上述方法使得数据访问更高效，但还存在以下不足，通过上述方法进行的内存测试使cell与cell之间的桥接故障(bridging fault,bf)和耦合故障(coupling fault，cf)等多cell故障难以得到激发，测试故障覆盖率低，测试结果的可靠性低。


技术实现要素：

[0005]
本发明所要解决的技术问题是：提供了一种dram测试方法、装置、可读存储介质及电子设备，能够提高测试dram时故障的覆盖率。
[0006]
为了解决上述技术问题，本发明采用的一种技术方案为：
[0007]
一种dram测试方法，包括步骤：
[0008]
对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0009]
所述测试包括：
[0010]
对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0011]
以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0012]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并对所述目标存储单元进行环绕读取数据，将读取到数据与对
应写入的数据进行比较；
[0013]
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0014]
根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果。
[0015]
为了解决上述技术问题，本发明采用的另一种技术方案为：
[0016]
一种dram测试装置，包括：
[0017]
数据读写模块，用于对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0018]
所述测试包括：
[0019]
对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0020]
以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0021]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并对所述目标存储单元进行环绕读取数据，将读取到数据与对应写入的数据进行比较；
[0022]
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0023]
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果。
[0024]
为了解决上述技术问题，本发明采用的另一种技术方案为：
[0025]
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述dram测试方法中的各个步骤。
[0026]
为了解决上述技术问题，本发明采用的另一种技术方案为：
[0027]
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述dram测试方法中的各个步骤。
[0028]
本发明的有益效果在于：本发明通过对待测试的dram进行两轮测试，对已写入预设测试数据的所有存储单元进行环绕访问，在环绕访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，相对于现有技术中通过突发读写模式进行的内存测试，难以检测到多存储单元故障，本发明能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
附图说明
[0029]
图1为本发明实施例的一种dram测试方法中的步骤流程图；
[0030]
图2为本发明实施例的一种dram测试装置的结构示意图；
[0031]
图3为本发明实施例的一种电子设备的结构示意图；
[0032]
图4为本发明实施例的dram测试方法中以行为第一预设单位写入数据的待测试的dram的存储阵列示意图；
[0033]
图5为本发明实施例的dram测试方法中的遍历示意图；
[0034]
图6为本发明实施例的dram测试方法中的围绕目标存储单元周围的待访问存储单
元示意图；
[0035]
图7为本发明实施例的dram测试方法中的顺时针环绕访问示意图；
[0036]
图8为本发明实施例的dram测试方法中以列为第一预设单位写入数据的待测试的dram的存储阵列示意图；
[0037]
图9为本发明实施例的dram测试方法中的逆时针环绕访问示意图。
具体实施方式
[0038]
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
[0039]
如图1所示，本发明实施例提供了一种dram的测试方法，包括步骤：
[0040]
对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0041]
所述测试包括：
[0042]
对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0043]
以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0044]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并对所述目标存储单元进行环绕读取数据，将读取到数据与对应写入的数据进行比较；
[0045]
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0046]
根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果。
[0047]
从上述描述可知，本发明的有益效果在于：本发明通过对待测试的dram进行两轮测试，对已写入预设测试数据的所有存储单元进行环绕访问，在环绕访问过程中得到比较结果，通过两轮测试的比较结果得到最终测试结果，相对于现有技术中通过突发读写模式进行的内存测试，难以检测到多存储单元故障，本发明能够覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
[0048]
进一步的，对所述目标存储单元进行环绕读取数据包括：
[0049]
确定与所述目标存储单元相邻的存储单元，得到相邻存储单元集合；
[0050]
对所述相邻存储单元集合中的相邻存储单元按照预设顺序逐个地进行数据的读取，将读取到的数据与对应写入的数据进行比较直至所述相邻存储单元集合中的每一个相邻存储单元均被读取数据；
[0051]
对所述目标存储单元的数据进行读取，将读取的数据与所述预设测试数据的反数进行比较。
[0052]
进一步的，对所述相邻存储单元集合中的相邻存储单元按照预设顺序逐个地进行数据的读取包括：
[0053]
以所述目标存储单元为中心，按照预设顺序，对所述目标存储单元8个方位对应的所述相邻存储单元逐个地进行数据的读取，若任一方位不存在所述相邻存储单元，则省略该方位对应的相邻存储单元的数据读取。
[0054]
由上述描述可知，通过以目标存储单元为中心，按预设顺序对目标存储单元8个方位对应的相邻存储单元逐个地进行数据的读取，将读取到数据与对应写入的数据进行比较直至相邻存储单元集合中的每一个相邻存储单元集合均被读取数据，能够覆盖此前的测试盲区，激发cell与cell之间的故障，提高测试时的故障覆盖率。
[0055]
进一步的，将读取到的数据与对应写入的数据进行比较之后还包括步骤：
[0056]
向比较后的存储单元写入所述预设测试数据；
[0057]
所述比较后的存储单元包括所述相邻存储单元和所述目标存储单元。
[0058]
由上述描述可知，基于动态存储器具有刷新特性，通过向比较后的存储单元写入预设测试数据，避免此前写入存储单元的预设测试数据丢失，能够很好的模拟用户对dram芯片的实际使用环境，保证测试的可靠性和准确性。
[0059]
进一步的，对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据包括：
[0060]
以所述预设突发长度为单位从所述待测试的dram的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的dram的所有存储单元均写入数据。
[0061]
由上述描述可知，通过以突发长度为单位对待测试的dram写入预设测试数据，能够提高数据写入速度，且时间复杂度低，适用于量产测试。
[0062]
进一步的，所述预设顺序包括顺时针方向或者逆时针方向。
[0063]
由上述描述可知，预设顺序包括顺时针方向或者逆时针方向，能够让测试人员自行选择环绕访问的测试顺序，灵活性高。
[0064]
进一步的，所述根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果包括：
[0065]
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
[0066]
由上述描述可知，通过由两轮测试分别得到第一比较结果和第二比较结果，能够检测出较难发现的芯片缺陷，提高了测试时的故障覆盖率，并保证了测试的可靠性。
[0067]
如图2所示，本发明另一实施例提供了一种dram测试装置，包括：
[0068]
数据读写模块，用于对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0069]
所述测试包括：
[0070]
对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0071]
以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0072]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并对所述目标存储单元进行环绕读取数据，将读取到数据与对应写入的数据进行比较；
[0073]
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0074]
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果。
[0075]
本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述dram测试方法中的各个步骤。
[0076]
如图3所示，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述dram测试方法中的各个步骤。
[0077]
本发明上述dram测试方法，装置、计算机可读存储介质及电子设备能够适用于任何类型的dram的测试中，比如ddr以及lpddr各代产品，以下通过具体实施方式进行说明：
[0078]
实施例一
[0079]
请参照图1，一种dram测试方法，包括步骤：
[0080]
s1、对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0081]
所述测试包括：
[0082]
s11、对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0083]
具体的，以预设突发长度为单位从所述待测试的dram的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0084]
其中，所述第一预设读写单元可以根据实际情况需要进行灵活设置，比如可以设置为列或行；
[0085]
突发长度(burst length，bl)是由jedec标准确定的，也可以自由设置，即一次操作多位(比如8位或16位)进行对应的读写，比如，在进行基于行的写数据时，如果定位的地址是0行，突发长度为8bit，则在0行0列这个位置开始同时写入要写入的数据的前8位数值，接着第二个突发长度写入要写入的数据的9-16位，一直连续写入直至将0行的存储位置全部写完，接着重新定位下一行的地址，继续上一行的操作，直到全盘写入数据，读数据也是类似的操作；
[0086]
本实施例中，所述第一预设单元为行，如图4所示；
[0087]
比如，从第一行的第一列开始写入预设测试数据，写完第一行后，从第二行的第一列开始写入预设测试数据，以此类推，直至待测试的dram的每一行均写入数据；
[0088]
s12、以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0089]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并确定与所述目标存储单元相邻的存储单元，得到相邻存储单元集合；
[0090]
具体的，对所述目标存储单元进行环绕读取数据包括：
[0091]
s121、确定与所述目标存储单元相邻的存储单元，得到相邻存储单元集合；
[0092]
s122、对所述相邻存储单元集合中的相邻存储单元按照预设顺序逐个地进行数据的读取，将读取到的数据与对应写入的数据进行比较直至所述相邻存储单元集合中的每一个相邻存储单元均被读取数据；
[0093]
s123、对所述目标存储单元的数据进行读取，将读取的数据与所述预设测试数据的反数进行比较；
[0094]
s124、对所述目标存储单元的数据进行读取，将读取的数据与所述预设测试数据
的反数进行比较；
[0095]
其中，对所述相邻存储单元集合中的相邻存储单元按照预设顺序逐个地进行数据的读取包括：
[0096]
以所述目标存储单元为中心，按照预设顺序，对所述目标存储单元8个方位对应的所述相邻存储单元逐个地进行读取，若任一方位不存在所述相邻存储单元，则省略该方位对应的相邻存储单元的数据读取，将读取到的数据与对应写入的数据进行比较直至所述相邻存储单元集合中的每一个相邻存储单元均被读取数据；
[0097]
其中，所述预设顺序包括顺时针方向或者逆时针方向，本实施例中，所述预设顺序为顺时针，如图6-7所示；
[0098]
其中，逐个地进行读取包括间隔n个存储单元进行读取，n大于或者等于0，本实施例中，按照间隔0个存储单元进行读取，如图6-7所示；
[0099]
比如，先读取w方向的存储单元，将读取到的数据与对应写入的数据进行比较，再读取nw方向的存储单元，将读取到的数据与对应写入的数据进行比较，接着读取n方向的存储单元，将读取到的数据与对应写入的数据进行比较，依此类推，直至相邻存储单元集合中的每一个相邻存储单元均被读取数据；
[0100]
将读取到的数据与对应写入的数据进行比较之后还包括步骤：
[0101]
向比较后的存储单元写入所述预设测试数据；所述比较后的存储单元包括所述相邻存储单元和所述目标存储单元；
[0102]
在进行完第一轮测试后，进行第二轮测试，第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0103]
s2、根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果；
[0104]
若所述第一比较结果与所述第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败；
[0105]
本实施例中，具体的参照图4-7，首先，对所述待测试dram进行第一轮测试：
[0106]
定义写入的测试数据为d＝01010101
……
0101，其反数为/d＝10101010
……
1010，假设预设突发长度为bl＝8bit，则d＝01010101，/d＝10101010；
[0107]
首先，定位的地址是第0行第0列，从第0行第0列对应的存储单元按bl开始写入测试数据d，写完第0行后，从第1行第0列开始写入测试数据d，以此类推，直至整个存储阵列均写入数据，如图4所示；
[0108]
其次，从第0行第0列开始对所有存储单元进行遍历直至遍历完整个存储阵列，对于遍历到的bl内的目标存储单元(victim cell,vc)写入/d，如图5所示；
[0109]
再以vc为中心，确定与vc 8个方位对应的相邻的存储单元集合，如图6所示,分别是w(西)、nw(西北)、n(北)、ne(东北)、e(东)、se(东南)、s(南)、sw(西南)；
[0110]
其中，若vc的任一方位不存在相邻存储单元，则省略该方位对应的相邻存储单元的数据读取，比如第0行第0列为vc，则与vc对应的相邻的存储单元集合为s(南)、se(东南)、e(东)，只要对s(南)、se(东南)、e(东)三个方向对应的存储单元按照预设顺序逐个地进行数据读取；
[0111]
然后，读取w方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(a)所示；
[0112]
读取nw方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(b)所示；
[0113]
读取n方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(c)所示；
[0114]
读取ne方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(d)所示；
[0115]
读取e方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(e)所示；
[0116]
读取se方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(f)所示；
[0117]
读取s方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(g)所示；
[0118]
读取sw方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图7(h)所示；
[0119]
读取vc，读出的数据与/d比较，核验是否有误，并写入d，如图7(i)所示；
[0120]
获得第一比较结果；
[0121]
第二轮测试中，定义写入的测试数据d＝10101010，其反数/d＝01010101，进行上述步骤，获得第二比较结果；
[0122]
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
[0123]
实施例二
[0124]
请参照图8-9，本实施例二与实施例一的区别在于第一预设单元为列，所述预设顺序为逆时针，读取操作按照间隔1个存储单元进行；
[0125]
具体的，如图8所示，定位的地址是第0列第0行，从第0列第0行对应的存储单元按bl开始写入测试数据d，即第0列第0行至第7列第0行写入测试数据d，写完后，从第0列第1行开始写入测试数据d，写完第0列至第7列所有行后，接着按照行的顺序写入第8列至第15列所有行，以此类推，直至整个存储阵列均写入数据，如图8所示；
[0126]
其次，从第0列第0行开始对所有存储单元进行遍历直至遍历完整个存储阵列，对于遍历到的bl内的目标存储单元(victim cell,vc)写入/d；
[0127]
再以vc为中心，确定与vc 8个方位对应的相邻的存储单元集合,分别是w(西)、nw(西北)、n(北)、ne(东北)、e(东)、se(东南)、s(南)、sw(西南)；
[0128]
然后，读取s方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(a)所示；
[0129]
读取e方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(b)所示；
[0130]
读取n方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(c)所示；
[0131]
读取w方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(d)所示；
[0132]
读取sw方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(e)所示；
[0133]
读取se方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(f)所示；
[0134]
读取ne方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(g)所示；
[0135]
读取nw方向的存储单元，读出的数据与d比较，核验是否有误，并写入d，如图9(h)所示；
[0136]
读取vc，读出的数据与/d比较，核验是否有误，并写入d，如图9(i)所示；
[0137]
获得第一比较结果；
[0138]
第二轮测试中，定义写入的测试数据d＝10101010，其反数/d＝01010101，进行上述步骤，获得第二比较结果；
[0139]
若第一比较结果与第二比较结果均为比较结果一致，则测试结果为成功；否则，测试结果为失败。
[0140]
实施例三
[0141]
请参照图2，一种dram测试装置，包括：
[0142]
数据读写模块，用于对待测试的dram进行两轮测试，分别得到第一比较结果和第二比较结果；
[0143]
所述测试包括：
[0144]
对所述待测试的dram写入预设测试数据直至所述待测试的dram的所有存储单元均写入数据；
[0145]
以预设突发长度为单位对所述待测试的dram进行遍历直至遍历完所述待测试的dram的整个存储阵列；
[0146]
对于遍历到的所述预设突发长度对应的目标存储单元，对所述目标存储单元写入所述预设测试数据的反数，并对所述目标存储单元进行环绕读取数据，将读取到数据与对应写入的数据进行比较；
[0147]
第一轮测试的预设测试数据为第二轮测试的预设测试数据的反数；
[0148]
测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的dram的测试结果。
[0149]
实施例四
[0150]
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时可实现实施例一或实施例二中dram测试方法的各个步骤。
[0151]
实施例五
[0152]
请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现实施例一或实施例二中dram测试方法的各个步骤。
[0153]
综上所述，本发明提供的一种dram检测方法、装置、可读存储介质及电子设备，对待检测的dram进行两轮测试，在对待测试的dram写入预设测试数据过程中，以预设突发长度为单位进行写入，能够提高数据写入速度，且时间复杂度低，便于量产测试，对目标存储
单元进行环绕读取数据的过程中，对相邻存储单元按照预设顺序逐个地进行数据的读取，预设顺序包括顺时针和逆时针，提高了测试的灵活性，将读取到的数据与对应写入的数据进行比较之后，向比较后的存储单元写入所述预设测试数据，基于动态存储器具有刷新特性，避免此前写入存储单元的预设测试数据丢失，贴近用户使用环境，通过对待测试的dram实现环绕访问，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
[0154]
在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0155]
所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。
[0156]
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
[0157]
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0158]
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
[0159]
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
[0160]
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。