本发明涉及存储单元技术领域，特别是涉及一种8管双分裂控制存储单元、存储阵列及存内计算装置。
背景技术：
随着医疗电子、可穿戴设备和物联网等低功耗应用的快速发展，功耗取代性能逐步成为芯片设计中最受关注的指标。其中，静态随机存储器(staticrandomaccessmemory，sram)对芯片面积和功耗有着至关重要的影响。因此，降低sram功耗成为优化芯片整体功耗的关键所在。低电压技术通过降低电源电压能显著减小功耗，因此该技术被广泛应用于低功耗sram的设计领域。
然而，工艺偏差恶化、晶体管失配加剧、漏电比例增大等问题在低电压区域不可避免，从而导致sram面临单元噪声容限下降、整体时序紊乱等严峻问题，使其不能稳定工作。
传统的6管sram通常采用字线电压欠驱动(wlud)方案来抑制读写周期中的半选择(hs)干扰，但以降低单元读取电流(icell)和降低写入余量(wm)为代价。
技术实现要素：
基于此，本发明的目的是提供一种8管双分裂控制存储单元、存储阵列及存内计算装置，将计算结果在读位线上进行模拟累计，简化了计算方式。
为实现上述目的，本发明提供了如下方案：
一种8管双分裂控制存储单元，所述8管双分裂控制存储单元包括pmos管t1、pmos管t2、nmos管t3、nmos管t4、nmos管t5、nmos管t6、nmos管t7、nmos管t8、位线bl、位线blb、读字线rwl、读位线rbl、字线wl1、字线wl2、公共接地线vss1和公共接地线vss2；
所述pmos管t1和所述pmos管t2的源极均连接vdd电源；
所述pmos管t1的栅极、所述nmos管t3的栅极、所述pmos管t2的漏极、所述nmos管t4的漏极、所述nmos管t6的源极和nmos管t7的栅极共点连接；
所述pmos管t2的栅极、所述nmos管t4的栅极、所述pmos管t1的漏极、所述nmos管t3的源极和所述nmos管t5的源极共点连接；
所述nmos管t3的源极连接所述公共接地线vss1，所述nmos管t4的源极连接所述公共接地线vss2；
所述nmos管t5的栅极连接所述字线wl1，所述nmos管t5的漏极连接所述字线wl1，所述nmos管t6的栅极连接所述字线wl2，所述nmos管t6的漏极连接位线blb；
所述nmos管t7的漏极与所述nmos管t8的源极连接，所述nmos管t8的栅极连接所述读字线rwl，所述nmos管t8的漏极连接所述读位线rbl。
本发明还公开了一种存储阵列，所述存储阵列包括矩阵式排列的多个所述的8管双分裂控制存储单元；
各行所述8管双分裂控制存储单元中，各所述nmos管t5的栅极共线连接，各所述nmos管t6的栅极共线连接，各所述nmos管t3的源极共线连接，各所述nmos管t3的源极共线连接，各所述nmos管t8的栅极均与所述读字线rwl连接；
各列所述8管双分裂控制存储单元中各所述nmos管t8的漏极均与所述读位线rbl连接。
本发明还公开了一种存内计算装置，所述存内计算装置包括所述的存储阵列，所述存内计算装置还包括：
读字线计数器，与读字线连接，用于对脉冲计数，将脉冲计数的数量作为输入数据；
第一字线驱动器，与字线wl1连接，用于为字线wl1提供第一控制电源；
第二字线驱动器，与字线wl2连接，用于为字线wl2提供第二控制电源；
第一公共接地端电压驱动器，与公共接地线vss1连接，用于为公共接地线vss1提供第一公共接地电源；
第二公共接地端电压驱动器，与公共接地线vss2连接，用于为公共接地线vss2提供第二公共接地电源；
存储阵列，分别与所述第一字线驱动器、第二字线驱动器、第一公共接地端电压驱动器和第二公共接地端电压驱动器连接，用于接收所述输入数据并累加读位线rbl上的模拟电压。
可选地，所述存内计算装置还包括：
读字线驱动器，分别与读字线计数器和读字线rwl连接，用于将输入数据输入读字线rwl。
可选地，所述存内计算装置还包括：
时序控制器，分别与所述读字线计数器、所述第一字线驱动器、所述第二字线驱动器、所述第一公共接地端电压驱动器、所述第二公共接地端电压驱动器和所述存储阵列连接，用于发送时序控制信号。
可选地，所述存内计算装置还包括：
模数转换器，与所述存储阵列连接，用于将所述模拟电压转换为数字信号后输出。
可选地，所述读字线计数器为4bit读字线计数器。
可选地，所述模数转换器为4bit模数转换器。
可选地，所述存内计算装置还包括：读写接口，分别与位线wl1和位线wl2连接，用于所述位线wl1和所述位线wl2的预充电。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种8管双分裂控制存储单元、存储阵列及存内计算装置，一种8管双分裂控制存储单元包括pmos管t1、pmos管t2、nmos管t3、nmos管t4、nmos管t5、nmos管t6、nmos管t7、nmos管t8、位线bl、位线blb、读字线rwl、读位线rbl、字线wl1、字线wl2、公共接地线vss1和公共接地线vss2，通过字线分裂和公共接地线的分裂，使读位线rbl的电压的按位乘并进行模拟累积，简化了计算方式，提高了存储单元的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一种8管双分裂控制存储单元简化结构示意图；
图2为本发明实施例一种8管双分裂控制存储单元详细结构示意图
图3为本发明实施例一种存内计算装置示意图；
图4为本发明实施例一种存内计算装置部分结构示意图；
图5为本发明实施例一种8管双分裂控制存储单元输入权重乘累加计算过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种8管双分裂控制存储单元、存储阵列及存内计算装置，将计算结果在读位线上进行模拟累计，简化了计算方式。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明公开了一种8管双分裂控制存储单元，如图1-2所示，一种8管双分裂控制存储单元包括pmos管t1、pmos管t2、nmos管t3、nmos管t4、nmos管t5、nmos管t6、nmos管t7、nmos管t8、位线bl、位线blb、读字线rwl、读位线rbl、字线wl1、字线wl2、公共接地线vss1和公共接地线vss2。
所述pmos管t1和所述pmos管t2的源极均连接vdd电源。
所述pmos管t1的栅极、所述nmos管t3的栅极、所述pmos管t2的漏极、所述nmos管t4的漏极、所述nmos管t6的源极和nmos管t7的栅极共点连接，形成存储点qb。
所述pmos管t2的栅极、所述nmos管t4的栅极、所述pmos管t1的漏极、所述nmos管t3的源极和所述nmos管t5的源极共点连接，形成存储点q。
所述nmos管t3的源极连接所述公共接地线vss1，所述nmos管t4的源极连接所述公共接地线vss2。
所述nmos管t5的栅极连接所述字线wl1，所述nmos管t5的漏极连接所述字线wl1，所述nmos管t6的栅极连接所述字线wl2，所述nmos管t6的漏极连接位线blb。
所述nmos管t7的漏极与所述nmos管t8的源极连接，所述nmos管t8的栅极连接所述读字线rwl，所述nmos管t8的漏极连接所述读位线rbl。
本发明8管双分裂控制存储单元显示了8t位线拆分(8t-dsc)乘积累加运算(mac)的基本存内计算单元。nmos管t7和nmos管t8两个nmos形成输入值与权重值相乘的计算电路，当8t单元所在的相应列被选通时，存储点qb处存储的权重值控制nmos管t7的导通，读字线rwl的输入的输入数据控制nmos管t8的导通，最终nmos管t7和nmos管t8导通对读位线rbl放电形成权重值和输入数据的乘积的模拟电压，读位线rbl上的模拟电压累加再由模数转换器数字化输出。
图2中，t1管-t6管组成经典的6t存储单元，其中t1管和t2管两个pmos为上拉管，t3管和t4管两个nmos为下拉管，t3管连接至vss1，t4管连接至vss2，t5管和t6管两个nmos为传输管，t5管栅极为a点，连接于wl1，由wl1驱动器控制传输管t5管的通断，t6管栅极为b点，连接于wl2，由wl2驱动器控制传输管t6管的通断。
本发明还公开了一种存储阵列，所述存储阵列包括上述一种8管双分裂控制存储单元，所述存储阵列包括矩阵式排列的多个所述8管双分裂控制存储单元。
各行所述8管双分裂控制存储单元中，各所述nmos管t5的栅极共点连接，各所述nmos管t6的栅极共点连接，各所述nmos管t3的源极共点连接，各所述nmos管t3的源极共点连接，各所述nmos管t8的栅极均与所述读字线rwl连接。
各列所述8管双分裂控制存储单元中各所述nmos管t8的漏极均与所述读位线rbl连接。
图3为一种存内计算装置，如图3所示，本发明还公开了一种存内计算装置，所述存内计算装置包括上述一种存储阵列，所述存内计算装置包括：
读字线计数器2，与读字线连接，用于对脉冲计数，将脉冲计数的数量作为输入数据。
第一字线驱动器，与字线wl1连接，用于为字线wl1提供第一控制电源。
第二字线驱动器，与字线wl2连接，用于为字线wl2提供第二控制电源。
第一字线驱动器和第二字线驱动器构成字线驱动器。
第一公共接地端电压驱动器，与公共接地线vss1连接，用于为公共接地线vss1提供第一公共接地电源。
第二公共接地端电压驱动器，与公共接地线vss2连接，用于为公共接地线vss2提供第二公共接地电源。
第一公共接地端电压驱动器和第二公共接地端电压驱动器构成公共接地端电压驱动器。图3中6表示字线驱动器与公共接地端电压驱动器。
存储阵列7，分别与所述第一字线驱动器、第二字线驱动器、第一公共接地端电压驱动器和第二公共接地端电压驱动器连接，用于接收所述输入数据并累加读位线rbl上的模拟电压。
所述存内计算装置还包括：
读字线驱动器3，分别与读字线计数器2和读字线rwl连接，用于将输入数据输入读字线rwl。
所述存内计算装置还包括：
时序控制器4，分别与所述读字线计数器2、所述第一字线驱动器、所述第二字线驱动器、所述第一公共接地端电压驱动器、所述第二公共接地端电压驱动器和所述存储阵列7连接，用于发送时序控制信号。
所述存内计算装置还包括：
模数转换器5，与所述存储阵列7连接，用于将所述模拟电压转换为数字信号后输出。
所述读字线计数器2为4bit读字线计数器。
所述模数转换器5为4bit模数转换器。
本实施例中，存内计算装置包括：一个读写接口(r/winterface)1，位于存储阵列7最上方，与存储单元的位线连接，用于位线预充电；一个4bit读字线计数器2，用于产生定量输入激励，与读字线wl相连；读字线驱动器(rwldriver)3，与存储单元中的计算传输管t5管和t6管相连；一个时序控制器(timingcontrol)4，用于控制整个存内计算装置的时序信息；一个4-bit的模数转换器(flashadc)5，连接存储阵列中的读位线rbl，将读位线rbl上的模拟电压进行模数转换，量化输出；一个字线驱动器和vss驱动器(wl&vssdrivers)6，连接存储阵列7中每个存储单元的传输管t5、传输管t6、公共接地端vss1和公共接地端vss2，由存储单元的读写状态不同而进行分别控制；以及一个64×64的存储阵列7。图3中8标识的部分是存储阵列7中16列中的一列，具体结构如图4所示。
如图4所示，每一列输出均由四列8管双分裂控制存储单元(8t-dsc单元)组成。在水平方向，其中每个单元的a点通过wl1连接至右边wl&vssdrivers内的wl1驱动器，每个单元的b点通过wl1连接至右边wl&vssdrivers内的wl2驱动器，每个单元的c点通过vss1连接至右边wl&vssdrivers内的vss1驱动器，每个单元的d点通过vss2连接至右边wl&vssdrivers内的vss2驱动器，每个单元的传输管t8管的栅极通过rwl连接至左边rwlcounter&rwldrivers内的rwl驱动器。
图5为本发明一种8管双分裂控制存储单元输入权重乘累加计算过程示意图。如图5所示，在进行写操作时，wl1和wl2被分别控制，而vss1和vss2在读和写操作期间保持不同的电压。一个时钟周期内，写入操作分为两个连续的子阶段：write-0(w0)和write-1(w1)。数据为“0”(bl＝0)的输入数据被写入w0子阶段的选定单元中。具有数据“1”(bl＝1)的输入数据被写入w1子阶段的选定单元中。w0和w1子阶段分别在时钟(clk)的高电平和低电平期间发生。wl2始终在wl1结束后被激活，以确保这两个写的子阶段不会重叠。
在w0子阶段，向wl1施加周期为半时钟周期且幅度(vwl1)为vdd的脉冲，而wl2保持为0v。在此子阶段中，cvss1保持在0v，而vss2升高到vss辅助电压(vssa)。
对于w0子阶段中未选择的列，bl和blb都偏置在vdd。因为q＝bl＝vdd且wl2＝0，t6管为off，q＝1的单元不受半选(hs)干扰。由于vss2＝vssa，t4管的强度降低，t2管和t4管形成的反相器(inv2)的跳变点(vtp2)升高，q＝0的单元在8t-dsc具有比传统6t更好的单元稳定性(hs-snm)。
对于w0操作中的选定列，bl下拉至0，而blb保持在vdd。然后，将“0”(bl＝0)并行地写入所选单元中的节点q。vss2＝vssa行为降低了t4的强度，并提高了所选单元中inv2的跳变点(vtp2)，与没有分离vss辅助的过程(vss1＝vss2＝0v)相比，t4管的减弱和vtp2的升高导致qb节点上的数据从vss到vdd更容易，使得8t-dsc的写裕度(wm)有所改善。
在w1子阶段中，wl2＝vdd，wl1＝0v，而vss2＝0v，vss1＝vssa。然后，对于选定的列，bl＝vdd，blb＝0，而对于未选定的列，bl＝blb＝vdd。因此，w1的单元操作类似于w0。因此，split-wl和split-vss的组合同时提供了写辅助和改进的半选干扰问题。
在读取模式下，仅wl1被激活，而wl2保持在0v，以执行单端读取方案。vss1是vss2升至vssa时保持0v。bl和blb都被预充电到高电平。与写入操作不同，wl1的脉冲宽度(twl-r)超过时钟高电平周期，并且在读取操作中只有一个相位。
当访问的sram单元存储数据1(q＝1)时，bl保持高电平，而此q＝1的单元则不会受到bl/blb引起的读取干扰，因为其t6管为off(wl2＝0)。这使得q＝1的读噪声裕度(rsnm)(由于vss2＝vssa)要比常规6tsram单元的rsnm高得多。
当访问的sram单元存储数据0(q＝0)时，bl在twl-r期间由单元电流(icell)放电，从而bl电压摆幅(vbls)下降。vss2＝vssa降低了t4管的强度，并提高了wl1脉冲周期内inv2的跳变点(vtp2)。与传统的6tsram相比，这导致6t-dsc单元更难以翻转，并且可以承受单元存储节点q上的更高电压(vb)。因此，由于vss2＝vssa，与传统的6tsram相比，8t-dsc对选定和半选定单元具有更高的单元稳定性。
在计算时，权重存储在6t-dsc中，作用于t7管栅极控制t7管的导通，输入由rwl输入，作用于t8管的栅极控制t8管的导通。权重和输入的乘积共同决定对读位线的放电作用，且放电结果δv在读位线rbl上模拟积累。
读位线rbl上模拟电压积累公式为：
本发明提出的8t-dsc方案中，采用字线双分裂控制方案的有益效果包括：
1.在写数据过程中，vss2＝vssa行为降低了t4管的强度，并提高了所选单元中inv2的跳变点(vtp2)，与没有分离vss辅助的过程(vss1＝vss2＝0v)相比，t4管的减弱和vtp2的升高导致存储点qb上的数据从vss到vdd更容易，使得8t-dsc的写裕度(wm)有所改善。
2.vss2＝vssa降低了t4的强度，并提高了wl1脉冲周期内inv2的跳变点(vtp2)。与传统的6tsram相比，这导致6t-dsc单元更难以翻转，并且可以承受单元存储节点q上的更高电压(vb)。因此，由于vss2＝vssa，与传统的6tsram相比，8t-dsc对选定和半选定单元具有更高的单元稳定性。
在存内计算方面，通常的设计方案采用12t方案(6t存储权重 6t计算)或者14t方案(6t存储电路 8t计算电路)，普遍占用面积较大且控制逻辑复杂。而本发明采用两个t7管、t8管的nmos串联实现权重和输入相乘的计算方式，将模拟计算结果在读位线上进行模拟电压累计，最后将模拟电压通过adc数字化输出，简化了计算方式，节省了计算面积。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
