本发明实施例涉及运动微机电系统(MEMS)封装件。
背景技术：
诸如加速器、压力传感器和麦克风的微机电系统(MEMS)器件已发现广泛应用于许多现代电子设备中。例如，MEMS加速器常见用于汽车(例如，安全气囊系统中)、平板电脑或智能手机中。
技术实现要素：
根据本发明的一些实施例，提供了一种微机电系统(MEMS)封装件，包括：器件衬底，包括具有可移动部分或灵活部分的MEMS器件，所述可移动部分或灵活部分相对于所述器件衬底是可移动的或灵活的；以及CMOS衬底，接合至所述器件衬底；其中，所述可移动部分或灵活部分的表面涂覆有由多晶硅制成的共形抗粘滞层。
根据本发明的又一些实施例，提供了一种微机电系统(MEMS)封装件，包括：CMOS衬底，具有上表面和下表面；单晶硅器件衬底，接合至所述CMOS衬底并且包括可移动的MEMS器件或灵活的MEMS器件；以及共形抗粘滞层，作为所述可移动的MEMS器件或灵活的MEMS器件的靠近所述CMOS衬底的上表面的表面的衬垫，其中，由多晶硅制成的所述抗粘滞层具有在从约10nm到约30nm的范围内的均方根(RMS)表面粗糙度。
根据本发明的又一些实施例，提供了一种用于制造微机电系统(MEMS)器件的方法，所述方法包括：形成覆盖衬底，所述覆盖衬底具有位于所述覆盖衬底的前侧中的凹槽；将所述覆盖衬底接合至由单晶硅制成的MEMS器件衬底，使得所述覆盖衬底和所述MEMS器件衬底共同地 密封所述凹槽，并且从而形成腔体；沉积共形多晶硅层以覆盖所述MEMS器件衬底的暴露表面；以及图案化所述MEMS器件衬底和所述共形多晶硅层，以形成可移动的MEMS器件或灵活的MEMS器件。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A示出了微机电系统(MEMS)封装件的一些实施例的截面图
图1B示出了图1A的MEMS封装件的放大部分的一些实施例的透视图。
图1C示出了图1A的MEMS封装件的MEMS器件的一些实施例的透视图。
图2示出了用于制造MEMS封装件的方法的一些实施例的流程图。
图3至图10示出了处于各个制造阶段的MEMS封装件的一些实施例的一系列截面图。
具体实施方式
本发明提供了许多不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语，以描述如图 所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语旨在包括使用或操作过程中的器件的不同的方位。器件可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
而且，为了便于描述，本文可以使用“第一”、“第二”、“第三”等，以区分附图或一系列附图中的不同元件。“第一”、“第二”、“第三”等并不旨在描述对应的元件。因此，如以结合第一附图的第一介电层为例描述的“第一元件”没有必要对应于以结合另一附图的第一介电层为例描述的“第一元件”。
由于MEMS器件的可移动部分或灵活部分，所以MEMS器件具有CMOS电路所没有遇到的若干生产挑战。MEMS器件的一个重大挑战是表面粘滞。表面粘滞指的是MEMS可移动部分或灵活部分接触到邻近的表面并且“粘贴”到邻近的表面的倾向。这种“粘滞”可以发生在制造的最后阶段，使得可移动部分或灵活部分不完全从邻近的表面释放，或者可以发生在组件突然被“粘贴”到邻近的表面时的正常操作期间。表面粘滞可以发生在各种各样的MEMS器件中，包括执行器、阀门、开关、麦克风、压力传感器、加速器和/或陀螺仪或任何其他采用可移动部分或灵活部分的MEMS器件。
随着部件尺寸由于一代又一代的技术而减小，表面粘滞正成为MEMS器件中的日益重要的考虑因素。若干不同影响(诸如毛细力、分子范德华力或相邻表面之间的静电力)中的任何一个都能产生表面粘滞。这些影响导致粘滞的程度可以基于许多不同因素而变化，诸如表面温度、表面之间的接触面积、表面之间的接触电位差、表面是否是亲水或疏水等等。很多方法被用来试图限制表面粘滞，然而，前面的每一种方法都有各种缺点，诸如：例如由于需要光掩模而使实施成本略高，或者难以与各种制造工艺相集成。
因此，本发明针对具有改进的粘滞特性的MEMS封装件，和形成这种MEMS封装件的相关方法。MEMS封装件包括具有可移动部分或灵活部分的MEMS器件。MEMS器件的可移动部分或灵活部分的表面涂覆有多晶硅 制成的抗粘滞层，抗粘滞层具有由一系列峰与谷构成的相对粗糙的表面结构。这些峰与谷将整体接触面积限制于多晶硅的峰与相对光滑的邻近的表面相接触的点，从而这些峰与谷有助于限制粘滞问题。因此，可以在制造工艺的最后和/或MEMS器件正常操作期间避免粘滞；并且相应地提高MEMS器件的可靠性。将针对一些示例性MEMS器件来示出本发明的概念，但是应该理解，这个概念适用于采用可移动部分(例如，包括执行器、阀门、开关、麦克风、压力传感器、加速器和/或陀螺仪)的任何MEMS器件。
图1A示出了根据一些实施例的MEMS封装件100的截面图。MEMS封装件100包括接合在一起的CMOS衬底106和器件衬底104。器件衬底104包括具有固定部分110和可移动部分108的MEMS器件。在这个实例中，可移动部分对应于质量块108。在一些实施例中，通过一个或多个悬臂梁或弹簧(为示出)将质量块108连接至固定部分110并且质量块108的至少一部分可以在相对于固定部分110的至少一个方向上移动。虽然器件衬底104的大部分可以由块状半导体材料502(诸如单晶硅材料)制成，但是器件衬底104的底面128s涂覆有由多晶硅制成的抗粘滞层127。
更多细节如图1B所示，抗粘滞层127由多晶硅制成并且设置在块状半导体(例如，单晶硅)衬底502的底面128s上。多晶硅的小规模晶格结构引入了粗糙表面118s，该粗糙表面118s具有一系列的峰(例如，131)和谷(例如，133)，这减小了质量块108和CMOS衬底106之间的接触面积。因此，减小了质量块108和CMOS衬底106之间的粘滞力并且减小了质量块108的下表面和CMOS衬底106的上表面120s之间的粘滞的可能性。在一些实施例中，抗粘滞层127的粗糙表面118s的均方根(RMS)表面粗糙度在从约10nm到约30nm的范围内。通过测量的表面的微观峰和谷的均方根来计算RMS表面粗糙度，如下面提供公式：
其中，Rq是抗粘滞层127的RMS表面粗糙度，yi是从平均表面132到n个数据点中的每一个数据点的垂直距离，数据点可以在平均表面132上每隔一定的距离分隔开。从粗糙轮廓计算平均表面132。在一些实施例中， 抗粘滞层127和下面的CMOS衬底106的两个邻近表面118s和120s之间的距离(ds，图1B)小于100μm，从而粘滞可能是可影响MEMS封装件的产量和性能的考虑因素。在一些实施例中，抗粘滞层127是沿着底面128s设置的共形衬垫，该共形衬垫的厚度在从约至约的范围内。可以通过化学汽相沉积工艺沉积抗粘滞层127，化学汽相沉积工艺诸如低压化学汽相沉积(LPCVD)、等离子体增强的化学汽相沉积(PECVD)或常压化学汽相沉积(APCVD)生长工艺。
在图1A的实施例中，CMOS衬底106包括：具有有源元件(例如，晶体管)的IC器件衬底112；和互连层114，互连层114具有设置在层间金属介电(IMD)材料内的金属层和通孔互连件。CMOS衬底106可以具有平坦的上表面120s和下表面142s。在一些实施例中，平坦的上表面120s是IMD材料的顶面，而在其他实施例中，附加的介电层设置在互连层114的IMD材料上方。在一些实施例中，第一金属层130可以设置在上表面120s的平面的下方。从上看第一金属层可以具有环形的表面，并且第二金属层129可以共晶地接合到第一金属层130，以将器件衬底104粘附至CMOS衬底106。因为第一金属层129和第二金属层130可以具有环形配置，所以第一金属层129和第二金属层130可以在横向围成一个腔体111，该腔体的上面以质量块108为界并且下面以CMOS衬底106为界。作为实例，第一金属层130设置为对准于CMOS衬底106中的最上部金属化平面内，并且包括铝，和第二金属层129由锗制成，这些层129、130不透气地密封腔体111以与周围环境隔绝。为了便于制造，抗粘滞层127通常在块状衬底502的最下部表面128s上方连续地延伸。因此，在所示的实施例中，抗粘滞层127在第二金属层129和块状半导体衬底502之间延伸。
在一些实施例中，MEMS封装件100还包括接合到器件衬底104的上表面126s的覆盖衬底102。覆盖衬底102和器件衬底104共同地将腔体116密封在质量块108上方。在一些实施例中，腔体116与腔体111流体连通(fluid communication)并且与围绕MEMS封装件100的周围环境不透气地密封。然而，在其他实施例中，腔体111和116通过质量块108、灵活的MEMS膜和/或另一MEMS结构彼此隔离；并且该腔体111和116可以 具有相同或不同的压力。在一些实施例中，例如，介电层402是设置在覆盖衬底的位于熔融接合界面位置处的正面124s上方的二氧化硅层。介电层402可以是沿着正面124s和腔体116设置的共形衬垫，并且促使覆盖衬底102熔融接合到器件衬底104。在一些实施例中，CMOS衬底106、器件衬底104或覆盖衬底102可以包括块状半导体衬底，例如，块状半导体衬底包括以下材料中的一种或多种：硅、锗、碳化硅、III族元素和V族元素。在其他实施例中，例如，CMOS衬底106、器件衬底104或覆盖衬底102中的一个或多个是绝缘体上半导体(SOI)衬底，诸如绝缘体上硅或绝缘体上多晶硅(POI)衬底。
在图1A的MEMS封装件100的操作期间，质量块108可以相对于CMOS衬底106移动，质量块108所经历的力与MEMS封装件100所经历的力同样大小。例如，在图1A中，如果MEMS封装件100突然向上移动，则质量块108将会趋于保持静止，使得质量块108和CMOS衬底106在加速期间更加紧密地挤压在一起。由于加速度而引起的该间距的暂时变化相应地提供了质量块108和CMOS衬底106之间的电容的暂时变化。可以监测CMOS衬底106和质量块108之间的电容，然后，可以基于这个被监测的电容来计算MEMS器件所经历的加速度。
图1C示出了根据一些实施例的另一个MEMS器件150的透视图。MEMS器件150可以是在它们之间具有相互交叉的多个第一指状件110a和多个第二指状件108a的加速计。多个第一指状件110a固定至器件衬底104，并且被配置为电容器的固定电极。多个第二指状件108a通过一个或多个悬臂梁或弹簧(未示出)连接至器件衬底104并且相对于多个第一指状件110a横向地可移动(见箭头152)，以及被配置为电容器的另一可移动电极。由多晶硅制成的抗粘滞层127a设置在器件衬底104的底面，具有粗糙的暴露表面以防止或限制多个第二指状件108a与下面衬底106a的上表面粘滞。与图1A的实施例相比，在图1A中，将质量块108描述为向上和向下移动以测量器件100所经历的加速度，图1C中的加速计的质量块108a可以横向移动(见箭头152)，使得邻近的质量块与固定的部分侧壁108s、110s之间距离的响应于加速度而改变。因此，针对将粘滞限制在与 抗粘滞表面127垂直的移动方向上的实例来描述图1A的抗粘滞表面127，与之相反，图1C示出了实例，其中，抗粘滞表面127a将粘滞限制在通常平行于抗粘滞表面127a的移动方向上。
因此，从上述实施例可以看出，多晶硅抗粘滞层可以有利地减小MEMS结构中的粘滞。对于多晶硅抗粘滞层而存在的精确的表面粗糙度可以根据所使用的生长工艺而变化，但通常表现出具有峰与谷的粗糙的表面。这些峰与谷通常是不规则的，在表面的整个长度或区域上，谷的深度和宽度不同，和/或在表面的整个长度或区域上，峰的高度和宽度也不同。然而，在其他实施例中，也可能有具有规则的深度和/或宽度的峰和/或谷。除了有利地限制粘滞以外，将多晶硅结合到现代半导体制造工艺中相对简单，并且对于大多数工艺来说多晶硅容易原位合成并且实惠。此外，多晶硅与其他MEMS材料(例如，块状硅)兼容，所以有可能限制形成抗粘滞层之后所使用的图案化的数量。因此，多晶硅抗粘滞层的使用在许多方面都是有益的。
参考图2，流程图提供了用于制造包括涂覆有抗粘滞层的可移动的或灵活的MEMS器件的MEMS封装件的方法的一些实施例。例如，抗粘滞层包括具有粗糙表面的多晶硅，诸如先前关于图1A和图1C中所示的MEMS封装件所示出和描述的。
虽然下文将公开的方法(例如，方法200)示出并描述为一系列操作或事件，但是应该理解，这些操作或事件的所示出的顺序并非解释为限制的意思。例如，一些操作可以以不同的顺序出现和/或与除了本文所示和/或所描述的那些操作或事件之外的其他的操作或事件同时出现。另外，可以不要求所有示出的操作都用于实施本文所描述的一个或多个方面或实施例。此外，可以在一个或多个单独的操作和/或阶段中进行本文所描述的一个或多个操作。
在操作202中，提供覆盖衬底。在覆盖衬底的前侧形成凹槽，使得内侧壁从覆盖衬底的凹进的表面延伸至覆盖衬底的最前部表面。
在操作204中，将覆盖衬底的前侧接合至MEMS器件衬底的第一侧。MEMS器件衬底与覆盖衬底接触，因此它们共同密封凹槽，从而限定了 MEMS器件衬底和覆盖衬底之间的腔体。
在操作206中，对MEMS器件衬底的第二侧执行第一蚀刻以在MEMS器件衬底的第二侧上形成凸出的部分。
在操作208中，在MEMS器件衬底的第二侧上形成共形多晶硅层。
在操作210中，在MEMS器件衬底的第二侧形成接合焊盘。在一些实施例中，接合焊盘部分覆盖多晶硅层。
在操作212中，图案化MEMS器件衬底以形成MEMS器件。例如，释放蚀刻可用于从MEMS器件衬底的周围区域释放MEMS器件上的可移动部分。
在操作214中，将MEMS器件衬底的第二侧接合至CMOS衬底。
图3至图11示出了根据一些实施例的共同描绘MEMS封装件的形成的一系列截面图。虽然关于方法200描述了图3至图11，但是应该理解，图3至图11所公开的结构不限于方法200，而可以是独立于方法200的单独存在的结构。类似地，虽然关于图3至图11描述了方法200，但是应该理解，方法200不限于图3至图11所公开的结构，而可以独立于图3至图11所公开结构而单独存在。
图3示出了根据一些实施例的对应于操作202的截面图。如图3所示，提供具有正面124s和背面122s的覆盖衬底102。例如，覆盖衬底102可以由块状半导体晶圆302制备，块状半导体晶圆302包括单晶硅晶圆或单晶体硅晶圆，或由其他衬底制备，例如，其他衬底由锗、碳化硅、III族元素和/或V族元素制成。在一些实施例中，可以在覆盖衬底102的前侧从正面124s形成凹槽。可以在与MEMS器件的可移动的或灵活的部分对应的位置处将凹槽蚀刻至适当的深度。尽管图3中未示出，但是可以使用其他图案化工艺来制备覆盖衬底。例如，可以在这一步骤形成TSV开口，以在覆盖衬底102的背侧制备接触件以电连接MEMS器件。
如图4所示，然后，将覆盖衬底102准备用于接合工艺。在一些实施例中，熔融接合层402可以形成在覆盖衬底102的正面124s上方。熔融接合层402可以沿着正面124s并且在凹槽的暴露表面上方连续延伸。在一些可选实施例中，在图案化凹槽之前形成熔融接合层402，因此，熔融接合 层402仅覆盖正面124s的保留的部分并且未形成在凹槽的表面上。在一些实施例中，金属焊盘或金属环操作可以形成在覆盖衬底102的正面124s上并且作为共晶接合焊盘。
图5示出了根据一些实施例的对应于操作204的截面图。如图5所示，MEMS器件衬底104包括具有上表面126s的第一侧和具有底面128s的第二侧。覆盖衬底102的正侧接合至MEMS器件衬底104的第一侧，使得MEMS器件衬底104和覆盖衬底102共同地密封凹槽以形成腔体116。在一些实施例中，例如，可以由块状半导体晶圆502来制备MEMS器件衬底104，该块状半导体晶圆包括以下材料的一种或多种：硅、锗、碳化硅、III族元素和V族元素。在一些实施例中，使用熔融接合以将MEMS器件衬底104(例如，其可以包括硅)接合至熔融接合层402(例如，其可以包括SiO2)。在一些实施例中，在熔融接合之后，减薄MEMS器件衬底104和/或覆盖衬底102，以减小其厚度。
图6示出了根据一些实施例的对应于操作206的截面图。如图6所示，在MEMS器件衬底104的第二侧上执行第一蚀刻，以在MEMS器件衬底104的第二侧上形成凸出部分602。值得注意的是，除了其他因素，在考虑到为运动和/或将形成的MEMS器件的可移动部分或灵活部分与邻近的组件之间的合适的粘滞力提供足够的空间的情形下，形成具有可适用的高度的凸出部分602。
图7示出了根据一些实施例的对应于操作208的截面图。如图7所示，沿着底面128s在MEMS器件衬底的第二侧处形成多晶硅层702。在一些实施例中，通过化学汽相沉积工艺形成多晶硅层702，诸如低压化学汽相沉积(LPCVD)、等离子体增强的化学汽相沉积(PECVD)或常压化学汽相沉积(APCVD)生长工艺。作为非限制性的实例，可以通过将硅烷作为反应物，在小于1torr的压力和约600℃的温度下，在LPCVD系统中形成多晶硅层702。在一些实施例中，可以将抗粘滞层127形成为具有在从约10nm至30nm的范围内的RMS表面粗糙度(通过测量的表面的微观峰和谷的均方根来计算RMS表面粗糙度)。在一些实施例中，将抗粘滞层127形成为沿着底面128s设置的共形衬垫，该抗粘滞层的厚度在从约至约 的范围内。在一些实施例中，可以利用通过将磷化氢、砷化氢或乙硼烷添加至反应物的可适用的掺杂来形成多晶硅层702。
图8示出了根据一些实施例的对应于操作210的截面图。如图8所示，将MEMS器件衬底104准备用于随后的接合工艺。在一些实施例中，配置为用作接合焊盘的金属层129形成在多晶硅层702上方。金属层129可以包括金属，诸如铝(AL)、锗(Ge)、金(Au)、铜(Cu)、锡(Sn)或合金。可以通过以下步骤来形成金属层129：首先沉积覆盖多晶硅层702的接合材料(例如，锗)，然后图案化接合材料以在MEMS器件的外围处的接合位置处形成例如矩形的分离的接合焊盘或接合环。
图9示出了根据一些实施例的对应于操作212的截面图。如图9所示，图案化MEMS器件衬底104以形成MEMS器件。例如，MEMS器件是或者包括例如微型驱动器或微型传感器，诸如微型阀门、微型开关、麦克风、压力传感器、加速器、陀螺仪或具有相对于固定部分110移动或弯曲的可移动部分或灵活部分的任何其他器件。
图10示出了根据一些实施例的对应于操作214的截面图。如图10所示，将MEMS器件衬底104接合至CMOS衬底106。CMOS衬底106的上表面120s面向多晶硅层702。在一些实施例中，在接合之前，通过一个或多个制造工艺已经制备好CMOS衬底106。例如，CMOS衬底106包括一个或多个有源元件。一系列金属化平面和通孔互连件设置在IMD层内，IMD层形成在IC器件衬底112的上表面上方。在一些实施例中，通过半导体材料和金属材料之间的半导体至金属接合将MEMS器件衬底104接合到CMOS衬底106。在一些实施例中，半导体材料包括以下材料中的至少一种：Ge、Si、SiGe或其他半导体材料。在一些实施例中，金属材料包括以下材料中的至少一种：Al、Cu、Ti、Ta、Au、Ni、Sn或其他金属。在一些实施例中，通过两种金属材料之间的共晶接合使MEMS器件衬底104接合至CMOS衬底106，每种金属材料都包括以下材料中的至少一种：Al、Cu、Ti、Ta、Au、Ni、Sn或其他金属。将被接合的材料在退火工艺中彼此互相挤压以形成材料的共晶相。例如，在退火温度在从400℃到500℃的范围内的情况下形成Ge和Al之间的共晶接合。
MEMS器件衬底104接合至CMOS衬底106后，当通常为晶圆级接合的接合衬底104、106在接合之后被分割为单独的芯片时，形成MEMS封装件。因此，从以上所述可以理解，本发明涉及MEMS封装件及相关方法。MEMS封装件包括可移动的或灵活的MEMS器件，诸如微型驱动器或微型传感器。由多晶硅制成的抗粘滞层具有粗糙的表面，抗粘滞层设置在MEMS器件的表面。配置抗粘滞层以减小MEMS器件的可移动部分或灵活部分和另一表面之间的粘滞力。
在一些实施例中，本发明提供一种MEMS封装件。该MEMS封装件包括器件衬底，器件衬底包括具有可移动部分或灵活部分的MEMS器件，该可移动部分或灵活部分相对于器件衬底是可移动的或灵活的。MEMS封装件还包括接合至器件衬底的CMOS衬底。可移动部分或灵活部分的表面涂覆有由多晶硅制成的共形抗粘滞层。
在其他实施例中，本发明提供一种MEMS封装件。该MEMS封装件包括具有上表面和下表面的CMOS衬底。该MEMS封装件还包括接合至CMOS衬底的单晶硅器件衬底并且包括靠近CMOS衬底表面的涂覆有共形抗粘滞层的可移动的MEMS器件或灵活的MEMS器件。由多晶硅制成的抗粘滞层具有在从约10nm到约30nm的范围内的RMS表面粗糙度。MEMS封装件还包括接合至器件衬底的上表面的覆盖衬底，从而密封位于可移动的或灵活的MEMS器件上方的密封腔体。
在又一其他实施例中，本发明提供一种用于制造MEMS封装件的方法。该方法包括：在覆盖衬底的前侧形成具有凹槽的覆盖衬底。该方法还包括将覆盖衬底接合至由单晶硅制成的MEMS器件衬底以密封凹槽，并且从而形成腔体。该方法还包括沉积共形多晶硅层以覆盖MEMS器件衬底的暴露表面。该方法还包括图案化MEMS器件衬底和共形多晶硅层，以形成可移动的或灵活的MEMS器件。
根据本发明的一些实施例，提供了一种微机电系统(MEMS)封装件，包括：器件衬底，包括具有可移动部分或灵活部分的MEMS器件，所述可移动部分或灵活部分相对于所述器件衬底是可移动的或灵活的；以及CMOS衬底，接合至所述器件衬底；其中，所述可移动部分或灵活部分的 表面涂覆有由多晶硅制成的共形抗粘滞层。
在上述MEMS封装件中，所述可移动部分或灵活部分是由单晶硅制成的。
在上述MEMS封装件中，所述共形抗粘滞层的厚度在从约至约 的范围内并且均方根(RMS)表面粗糙度在从约10nm到约30nm的范围内。
在上述MEMS封装件中，通过Al-Ge共晶接合焊盘将所述CMOS衬底接合至所述器件衬底，并且其中，所述共形抗粘滞层设置在所述器件衬底和所述Al-Ge共晶接合焊盘之间。
在上述MEMS封装件中，还包括具有下表面的覆盖衬底，所述下表面邻接所述器件衬底的上表面，从而使得所述覆盖衬底和所述器件衬底共同地形成位于所述可移动部分或灵活部分上方的腔体。
在上述MEMS封装件中，熔融接合将所述覆盖衬底接合至所述器件衬底。
在上述MEMS封装件中，所述共形抗粘滞层覆盖所述器件衬底的底面，所述器件衬底的底面靠近所述CMOS衬底。
在上述MEMS封装件中，所述器件衬底具有位于所述器件衬底接合至所述CMOS衬底的位置处的凸出部分，并且其中，沿着所述凸出部分的暴露的表面连续地设置所述共形抗粘滞层。
在上述MEMS封装件中，所述MEMS器件包括加速计，所述加速计具有被多个可移动指状件分离的多个固定指状件，其中，所述可移动指状件的底面被所述共形抗粘滞层覆盖，以限制至下面的所述CMOS衬底的上表面的粘滞。
根据本发明的又一些实施例，提供了一种微机电系统(MEMS)封装件，包括：CMOS衬底，具有上表面和下表面；单晶硅器件衬底，接合至所述CMOS衬底并且包括可移动的MEMS器件或灵活的MEMS器件；以及共形抗粘滞层，作为所述可移动的MEMS器件或灵活的MEMS器件的靠近所述CMOS衬底的上表面的表面的衬垫，其中，由多晶硅制成的所述抗粘滞层具有在从约10nm到约30nm的范围内的均方根(RMS)表面粗糙 度。
在上述MEMS封装件中，还包括：覆盖衬底，接合至所述器件衬底的上表面，从而使得所述覆盖衬底和器件衬底共同地形成位于所述可移动的MEMS器件或灵活的MEMS器件上方的密封腔体。
在上述MEMS封装件中，所述共形抗粘滞层的厚度在从约到约 的范围内。
在上述MEMS封装件中，在所述器件衬底的靠近所述CMOS衬底的上表面的底面上涂覆所述共形抗粘滞层。
在上述MEMS封装件中，通过共晶接合焊盘将所述可移动的MEMS器件或灵活的MEMS器件电连接至设置于所述CMOS衬底上的IC器件。
在上述MEMS封装件中，所述共形抗粘滞层的一部分设置在锗接合焊盘和所述器件衬底之间。
在上述MEMS封装件中，所述器件衬底具有位于所述共晶接合焊盘的位置处的凸出部分，并且沿着所述凸出部分的表面连续地设置所述共形抗粘滞层。
根据本发明的又一些实施例，提供了一种用于制造微机电系统(MEMS)器件的方法，所述方法包括：形成覆盖衬底，所述覆盖衬底具有位于所述覆盖衬底的前侧中的凹槽；将所述覆盖衬底接合至由单晶硅制成的MEMS器件衬底，使得所述覆盖衬底和所述MEMS器件衬底共同地密封所述凹槽，并且从而形成腔体；沉积共形多晶硅层以覆盖所述MEMS器件衬底的暴露表面；以及图案化所述MEMS器件衬底和所述共形多晶硅层，以形成可移动的MEMS器件或灵活的MEMS器件。
在上述方法中，还包括：在所述MEMS器件衬底处形成并且图案化锗接合焊盘；以及在所述锗接合焊盘处将所述CMOS衬底接合至所述MEMS器件衬底；其中，所述可移动的MEMS器件或灵活的MEMS器件电连接至设置于所述CMOS衬底上的IC器件。
在上述方法中，还包括：在沉积所述共形多晶硅层之前，对所述MEMS器件衬底执行蚀刻以形成凸出部分。
在上述方法中，还包括：在将所述覆盖衬底接合至所述MEMS器件衬 底之前，沿着所述覆盖衬底的暴露正面形成共形的熔融接合层。
前面概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
