像素驱动电路、显示屏和终端的制作方法

1.本技术实施例涉及终端技术领域，特别涉及一种像素驱动电路、显示屏和终端。


背景技术：

2.源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrix organic light-emitting diode，amoled)由有机发光二极管组成发光电路，它具有自发光的特性，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。通常采用薄膜晶体管(thin film transistor，tft)作为amoled的驱动，低温多晶硅(low temperature poly-silicon，ltps)是常见的tft技术。在由amoled作为显示屏的终端产品中，常采用ltps作为驱动，从而实现显示图像的过程。
3.新兴的自适应动态变频(adaptive dynamic frame rate，adfr)可以有效降低amoled的功耗和延迟。但是，ltps amoled产品tft漏电极较大，且不同的平率下漏电程度不同，导致不同频率间漏电差异较大，进而导致矫正参数精细化调试难度较高。


技术实现要素：

4.本技术实施例提供了一种像素驱动电路、显示屏和终端，可以降低矫正参数精细化调试的难度。所述技术方案如下：
5.一方面，提供了一种像素驱动电路，所述像素驱动电路包括：
6.数据写入通路、发光通路、复位通路和电容器；
7.所述数据写入通路的一端与数据电压连接，所述数据写入通路的另一端与第一节点连接；所述发光通路的一端与电源正电压连接，所述发光通路的另一端与电源负电压连接；
8.所述复位通路包括第一晶体管和第二晶体管，所述第一晶体管的第一端与第二节点连接，所述第一晶体管的第二端与复位电压连接，所述第二晶体管的第一端与所述第一节点连接，所述第二晶体管的第二端与所述第二节点连接；
9.所述电容器的一端与所述电源正电压连接，所述电容器的另一端与所述第一节点连接；
10.其中，所述数据写入通路由第一门控信号控制，所述发光通路由第二门控信号控制，所述复位通路由第三门控信号控制。
11.在一种可能的实现方式中，所述数据写入通路包括第三晶体管、第四晶体管和第五晶体管；
12.所述第三晶体管的栅极与所述第一门控信号连接，所述第三晶体管的第一端与所述数据电压连接，所述第三晶体管的第二端与第三节点连接；
13.所述第四晶体管的栅极与所述第一门控信号连接，所述第四晶体管的第一端与第四节点连接，所述第四晶体管的第二端与所述第一节点连接；
14.所述第五晶体管的栅极与所述第一节点连接，所述第五晶体管的第一端与所述第
三节点连接，所述第五晶体管的第二端与所述第四节点连接。
15.在另一种可能的实现方式中，所述发光通路包括第六晶体管、第七晶体管、第五晶体管和发光二极管；
16.所述第六晶体管的栅极与所述第二门控信号连接，所述第六晶体管的第一端与所述电源正电压连接，所述第六晶体管的第二端与第三节点连接；
17.所述第七晶体管的栅极与所述第二门控信号连接，所述第七晶体管的第一端与第四节点连接，所述第七晶体管的第二端与第二节点连接；
18.所述发光二极管的正极与所述第二节点连接，所述发光二极管的负极与电源低电压连接；
19.所述第五晶体管的栅极与所述第一节点连接，所述第五晶体管的第一端与所述第三节点连接，所述第五晶体管的第二端与所述第四节点连接。
20.在另一种可能的实现方式中，所述第一晶体管和所述第二晶体管的栅极均与所述第三门控信号连接。
21.在另一种可能的实现方式中，响应于所述像素驱动电路处于复位阶段，所述数据写入通路和所述发光通路断开，所述复位通路导通；响应于所述像素驱动电路处于数据写入阶段，所述复位通路和所述发光通路断开，所述数据写入通路导通；响应于所述像素驱动电路处于发光阶段，所述复位通路和所述数据写入通路断开，所述发光通路导通。
22.在另一种可能的实现方式中，在所述复位阶段，第一门控信号处于高电平，第二门控信号处于高电平，第三门控信号处于低电平；
23.复位电压通过所述复位通路对第一节点和第二节点进行电压复位。
24.在另一种可能的实现方式中，在所述数据写入阶段，第一门控信号处于低电平，第二门控信号处于高电平，第三门控信号处于高电平；
25.数据电压通过所述数据写入通路对第一节点进行数据写入。
26.在另一种可能的实现方式中，在所述发光阶段，第一门控信号处于高电平，第二门控信号处于低电平，第三门控信号处于高电平；
27.电源正电压和所述第五晶体管写入的数据电压控制所述发光二极管发光。
28.在另一种可能的实现方式中，所述第二晶体管为双门控晶体管。
29.另一方面，提供了一种显示屏，所述显示屏包括本技术实施例所述的像素驱动电路。
30.另一方面，提供了一种终端，所述终端包括本技术实施例所述的显示屏。
31.在本技术实施例中，通过第一门控信号控制数据写入通路，第二门控信号控制发光通路，第三门控信号控制复位通路，实现像素驱动电路的数据写入、发光和复位，从而完成像素驱动电路的发光过程，将第一晶体管的第一端与第二节点连接，第一晶体管的第二端与复位电压连接，通过第三门控信号控制第一晶体管和第二晶体管的断开或导通状态，使得像素驱动电路在主要漏电路径中包括第一晶体管和第二晶体管，从而将漏电过程中漏电电流为电压经过第一晶体管和第二晶体管行程的电流，从而减小该主要漏电路径的漏电电流，使得不同频率下漏电电流的差异减小，从而减小矫正参数精细化调试难度。
附图说明
32.图1示出了本技术一个示例性实施例所提供的终端的结构示意图；
33.图2示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
34.图3示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
35.图4示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
36.图5示出了本技术一个示例性实施例示出的门控信号的变化示意图；
37.图6示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
38.图7示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
39.图8示出了本技术一个示例性实施例示出的像素驱动电路的示意图；
40.图9示出了本技术一个示例性实施例示出的漏电路径的等效电路图。
具体实施方式
41.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
42.在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
43.请参考图1，其示出了本技术一个示例性实施例提供的终端100的结构方框图。终端100可以是智能手机、平板电脑、笔记本电脑或可穿戴设备等终端。本技术中的终端100可以包括一个或多个如下部件：处理器110、存储器120、显示屏130。
44.处理器110可以包括一个或者多个处理核心。处理器110利用各种接口和线路连接整个终端100内的各个部分，通过运行或执行存储在存储器120内的至少一条指令，以及调用存储在存储器120内的数据，执行终端100的各种功能和处理数据。可选地，处理器110可以采用数字信号处理(digital signal processing，dsp)、现场可编程门阵列(field－programmable gate array，fpga)、可编程逻辑阵列(programmable logic array，pla)中的至少一种硬件形式来实现。处理器110可集成中央处理器(central processing unit，cpu)、图像处理器(graphics processing unit，gpu)、神经网络处理器(neural-network processing unit，npu)和调制解调器等中的一种或几种的组合。其中，cpu主要处理操作系统、用户界面和应用程序等；gpu用于负责显示屏130所需要显示的内容的渲染和绘制；npu用于实现人工智能(artificial intelligence，ai)功能；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器110中，单独通过一块芯片进行实现。
45.存储器120可以包括随机存储器(random access memory，ram)，也可以包括只读存储器(read-only memory，rom)。可选地，该存储器120包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器120可用于存储至少一条指令。存储器120可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现下述各个实施例的指令等；存储数据区可存储根据终端100的使用所创建的数据(比如音频数据、电话本)等。
46.显示屏130是用于显示用户界面的显示组件。可选的，该显示屏130为具有触控功能的显示屏，通过触控功能，用户可以使用手指、触摸笔等任何适合的物体在显示屏130上进行触控操作。
47.在一种可能的实现方式中，本技术实施例中，显示屏130包括本技术公开的像素驱动电路。
48.显示屏130通常设置在终端100的前面板。显示屏130可被设计成为全面屏、曲面屏、异型屏、双面屏或折叠屏。显示屏130还可被设计成为全面屏与曲面屏的结合，异型屏与曲面屏的结合等，本实施例对此不加以限定。
49.除此之外，本领域技术人员可以理解，上述附图所示出的终端100的结构并不构成对终端100的限定，终端100可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，终端100中还包括麦克风、扬声器、射频电路、输入单元、传感器、音频电路、无线保真(wireless fidelity，wi-fi)模块、电源、蓝牙模块等部件，在此不再赘述。
50.请参考图2，本技术提供了一种像素驱动电路，该像素驱动电路应用在amoled发光电路中，该像素驱动电路为7t1c结构的像素驱动电路，包括：数据写入通路201、发光通路202、复位通路203和电容器204；
51.该数据写入通路201的一端与数据电压连接，该数据写入通路201的另一端与第一节点205连接；该发光通路202的一端与电源正电压连接，该发光通路202的另一端与电源负电压连接；该复位通路203包括第一晶体管2031和第二晶体管2032，该第一晶体管2031的第一端与第二节点206连接，该第一晶体管2031的第二端与复位电压连接，该第二晶体管2032的第一端与该第一节点205连接，该第二晶体管2032的第二端与该第二节点206连接；该电容器204的一端与该电源正电压连接，该电容器204的另一端与该第一节点205连接；其中，该数据写入通路201由第一门控信号控制，该发光通路202由第二门控信号控制，该复位通路203由第三门控信号控制。其中，该第一晶体管2031和该第二晶体管2032的栅极均与该第三门控信号连接。
52.在一种可能的实现方式中，参见图3，该数据写入通路201包括第三晶体管2011、第四晶体管2012和第五晶体管2013；该第三晶体管2011的栅极与该第一门控信号连接，该第三晶体管2011的第一端与该数据电压连接，该第三晶体管2011的第二端与第三节点207连接；该第四晶体管2012的栅极与该第一门控信号连接，该第四晶体管2012的第一端与第四节点208连接，该第四晶体管2012的第二端与该第一节点205连接；该第五晶体管2013的栅极与该第一节点205连接，该第五晶体管2013的第一端与该第三节点207连接，该第五晶体管2013的第二端与该第四节点208连接。
53.参见图4，该发光通路202包括第六晶体管2021、第七晶体管2022、第五晶体管2013和发光二极管2023；该第六晶体管2021的栅极与该第二门控信号连接，该第六晶体管2021的第一端与该电源正电压连接，该第六晶体管2021的第二端与第三节点207连接；该第七晶体管2022的栅极与该第二门控信号连接，该第七晶体管2022的第一端与第四节点208连接，该第七晶体管2022的第二端与第二节点206连接；该发光二极管2023的正极与该第二节点206连接，该发光二极管2023的负极与电源低电压连接；该第五晶体管2013的栅极与该第一节点205连接，该第五晶体管2013的第一端与该第三节点207连接，该第五晶体管2013的第二端与该第四节点208连接。
54.在该像素驱动电路的工作过程中，一般有三个阶段循环发生实现持续发光。这三个阶段分别为复位阶段、数据写入阶段和发光阶段。响应于该像素驱动电路处于复位阶段，该数据写入通路201和该发光通路202断开，该复位通路203导通；响应于该像素驱动电路处于数据写入阶段，该复位通路203和该发光通路202断开，该数据写入通路201导通；响应于该像素驱动电路处于发光阶段，该复位通路203和该数据写入通路201断开，该发光通路202导通。
55.其中，数据写入通路201由第一门控信号控制，发光通路202由第二门控信号控制，复位通路203由第三门控信号控制。响应于门控信号为高电平，该门控信号控制的通路处于断开状态，响应于门控信号为低电平，该门控信号控制的通路为导通状态。
56.相应的，参见图5，在该复位阶段，第一门控信号处于高电平，第二门控信号处于高电平，第三门控信号处于低电平；复位电压通过该复位通路203对第一节点205和第二节点206进行电压复位。在该数据写入阶段，第一门控信号处于低电平，第二门控信号处于高电平，第三门控信号处于高电平；数据电压通过该数据写入通路201对第一节点205进行数据写入。在该发光阶段，第一门控信号处于高电平，第二门控信号处于低电平，第三门控信号处于高电平；电源正电压和该第五晶体管2013写入的数据电压控制该发光二极管2023发光。
57.在一种可能的实现方式中，显示屏的每个像素具有一个像素驱动电路。通过该像素驱动电路组成的显示屏至少还包括门控信号驱动器和数据驱动器。其中，该门控信号驱动器与该像素驱动电路中各个晶体管的栅极连接，用于控制各个晶体管的导通或断开，数据驱动电路与第三晶体管2011201的第一端连接，用于为该像素电路提供数据电压。另外，该门控信号驱动器和数据驱动器还可以与时序控制器连接，通过该时序控制器控制该门控信号驱动器和数据驱动器的信号输出。该显示屏还可以包括用于提供电源正电压和电源负电压的电源电压产生器等。
58.在复位阶段，参见图6，第一晶体管2031和第二晶体管2032导通，其他晶体管断开，通过连接的复位电压，通过第一晶体管2031和第二晶体管2032组成的通路对第一节点205和第二节点206的电压进行复位；在数据电压写入阶段，参见图7，第三晶体管201和第四晶体管2012导通，其他晶体管断开，通过连接的数据电压，通过第三晶体管2011、第五晶体管2013和第四晶体管2012组成的通路对第一节点205进行数据写入；在发光驱动阶段，参见图8，第六晶体管2021和第七晶体管2022导通，其他晶体管断开，通过第六晶体管2021、第五晶体管2013和第七晶体管2022组成的通路导通发光二极管2023，完成发光。
59.该第五晶体管2013为驱动晶体管，在数据电压写入阶段写入的数据电压用于对该第五晶体管2013进行驱动，控制第五晶体管2013的导通程度，进而控制在发光驱动阶段通过的电流，从而控制发光二极管2023的发光亮度。
60.其中，第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶体管2031、第二晶体管2032和第五晶体管2013可以为相同的晶体管也可以为不同的晶体管，该第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶体管2031、第二晶体管2032和第五晶体管2013可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的至少一种。
61.该第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶
体管2031、第二晶体管2032和第五晶体管2013中每个晶体管的第一端可以为晶体管的源极也可以为晶体管的漏极；第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶体管2031、第二晶体管2032和第五晶体管2013的第二端为与第一端不同的电极。例如，当第一端可以为源极，则第二端为漏极；当第一端为漏极，则第二端为源极。在一种可能的实现方式中，该第一晶体管2031的第一端为源极，第二端为漏极。
62.另外，该第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶体管2031、第二晶体管2032和第五晶体管2013可以为单门控晶体管，也可以为双门控晶体管，在本技术实施例中，对此不作具体限定。并且，该第三晶体管2011、第四晶体管2012、第六晶体管2021、第七晶体管2022、第一晶体管2031、第二晶体管2032和第五晶体管2013可以为相同门控类型的晶体管也可以为不同门控类型的晶体管。在本技术实施例中，对此不作具体限定。例如，在一种可能的实现方式中，该第二晶体管2032为双门控晶体管。
63.其中，该第二晶体管2032可以通过同一门控信号控制，也可以通过不同的门控信号控制，在本技术实施例中，对此不作具体限定。双门控晶体管在断开状态下相当于两个断开的晶体管，从而强化了第二晶体管2032断开状态下达到的阻断效果。
64.在本实现方式中，通过将第二晶体管2032设置为双门控晶体管，使得第二晶体管2032在断开状态下阻断效果增强，使得主要漏电路径的漏电减小，降低了主要漏电路径的漏电电流。
65.需要说明的一点是，当第二晶体管2032为双门控晶体管时，其他晶体管可以设置为单门控晶体管也可以设置为单门控晶体管，在本技术实施例中，对此不作具体限定。例如，在另一种可能的实现方式中，第一晶体管2031为单门控晶体管。
66.在本实现方式中，将第二晶体管2032设置为双门控晶体管，将第一晶体管2031设置为单门控晶体管，使得第二晶体管2032可以有效阻断该主要漏电路径的漏电效果，且将第一晶体管2031设置为单门控晶体管，减小了像素驱动电路占用的空间。
67.在本技术实施例中，通过第一门控信号控制数据写入通路，第二门控信号控制发光通路，第三门控信号控制复位通路，实现像素驱动电路的数据写入、发光和复位，从而完成像素驱动电路的发光过程，将第一晶体管的第一端与第二节点连接，第一晶体管的第二端与复位电压连接，通过第三门控信号控制第一晶体管和第二晶体管的断开或导通状态，使得像素驱动电路在主要漏电路径中包括第一晶体管和第二晶体管，从而将漏电过程中漏电电流为电压经过第一晶体管和第二晶体管行程的电流，从而减小该主要漏电路径的漏电电流，使得不同频率下漏电电流的差异减小，从而减小矫正参数精细化调试难度。
68.上述像素驱动电路工作原理包括复位阶段、数据写入阶段和发光阶段。下边介绍本像素驱动电路的工作原理。在像素驱动电路的复位阶段，参见图6，像素驱动电路中的数据写入通路和发光通路处于断开状态，复位通路处于导通状态。其中，数据写入通路、发光通路和复位通路的断开状态或导通状态通过相应通路中晶体管的栅极输入的门控信号控制，高电平的门控信号控制通路断开，低电平的门控信号控制通路导通。
69.在一种可能的实现方式中，数据写入通路、发光通路和复位通路对应的第三晶体管的栅极、第四晶体管的栅极、第六晶体管的栅极、第七晶体管的栅极、第一晶体管的栅极和第二晶体管的栅极分别接入不同的门控信号，通过不同的门控信号分别控制不同的晶体管，使得晶体管可以被独立控制，使得对晶体管的控制可以更精准。
70.在另一种可能的实现方式中，数据写入通路对应的第三晶体管的栅极和第四晶体管的栅极与第一门控信号连接；发光通路对应的第六晶体管和第七晶体管的栅极与第二门控信号连接；复位通路对应的第一晶体管和第二晶体管的栅极与第三门控信号连接。
71.相应的，参见图5，在复位阶段该第一门控信号处于高电平，该第二门控信号处于高电平，该第三门控信号处于低电平。
72.在复位阶段，像素驱动电路通过该第一晶体管和第二晶体管组成复位通路，复位电压通过该复位通路对第一节点和第二节点进行电压复位。继续参见图6，该第二节点在第二晶体管和第一晶体管之间，与发光二极管的正极连接。像素驱动电路通过复位电压对第一节点的电压进行复位的同时，对该发光二极管的正极进行复位，及对第二节点进行复位。
73.其中，该复位电压为负电压，该复位电压的大小可以根据需要进行设置，在本技术实施例中，对该复位电压不作具体限定。例如，该复位电压可以为-3v、-5v或-12v等。
74.在本步骤中，通过复位电压对该像素驱动电路中的第一节点和第二节点进行电压复位，以便对第一节点进行数据写入时写入的数据电压更准确，以及使第二节点的电压不受上一次发光阶段的影响。
75.其中，复位阶段完成可以为：复位阶段的时长达到第一预设时长；或者，该第一节点的电压达到第一预设电压值。相应的，在一种可能的实现方式中，像素驱动电路统计复位过程的时长；响应于该复位过程的时长达到第一预设时长，确定该第一节点复位完成。在另一种可能的实现方式中，像素驱动电路确定第一节点的电压，响应于该第一节点的电压达到第一预设电压值，确定该第一节点复位完成。在另一种可能的实现方式中，像素驱动电路直接通过时序控制器控制门控信号驱动器，进而控制像素驱动电路完成复位过程。
76.在数据写入阶段，参见图7，像素驱动电路中的第三晶体管和第四晶体管处于导通状态，第六晶体管、第七晶体管、第一晶体管和第二晶体管处于断开状态。继续参见图5，在数据写入阶段该第一门控信号处于低电平，该第二门控信号处于高电平，该第三门控信号处于高电平。像素驱动电路通过该第三晶体管、第五晶体管和第四晶体管组成数据写入通路，数据电压通过该数据写入通路对第一节点进行数据写入。其中，该数据电压可以根据当前像素点的需要发光的强度和时长等确定，在本技术实施例中，对该数据电压的大小不作具体限定。例如，该数据电压可以为3v、5v或12v等。
77.其中，数据写入阶段完成可以为：数据写入过程的时长达到第二预设时长；或者，该第一节点的电压达到第二预设电压值。相应的，在一种可能的实现方式中，像素驱动电路统计数据写入过程的时长；响应于该数据写入过程的时长达到第二预设时长，确定该第一节点数据写入完成。在另一种可能的实现方式中，像素驱动电路确定第一节点的电压，响应于该第一节点的电压达到第二预设电压，确定该第一节点数据写入完成。在另一种可能的实现方式中，像素驱动电路直接通过时序控制器控制门控信号驱动器，进而控制像素驱动电路完成数据写入。
78.在发光阶段，参见图8，像素驱动电路中的第三晶体管和第四晶体管、第一晶体管和第二晶体管处于断开状态，第六晶体管和第七晶体管处于导通状态。继续参见图5，该第一门控信号处于高电平，该第二门控信号处于低电平，该第三门控信号处于高电平。向速驱动电路通过该第六晶体管、第五晶体管、第七晶体管和发光二极管组成发光通路，电源正电压和该第五晶体管写入的数据电压控制该发光二极管发光。
79.在本阶段中，通过像素驱动电路导通该第六晶体管和第七晶体管，使得像素驱动电路中电源正电压和电源负电压之间的电路导通，使得发光二极管正负两级的电压达到发光电压，从而发光。
80.其中，第一节点与第五晶体管的栅极连接。该第五晶体管为驱动晶体管，在数据电压写入阶段写入的数据电压用于对该第五晶体管进行驱动，控制第五晶体管的导通程度，进而控制在发光驱动阶段通过的电流，从而控制发光二极管的发光亮度。
81.其中，该发光阶段中，发光电流可以由公式一确定。
82.公式一：
83.其中，μ和cox为发光常数，w为第五晶体管的宽，l为第五晶体管的常，因此，(w/l)为第五晶体管的宽长比，v
data
为写入的数据电压，elvdd为电源正电压。
84.在像素驱动电路的工作过程中，由于晶体管的特性，晶体管处于断开状态时，并不能完全阻断电路中的电流，从而导致像素驱动电路出现漏电流。早本技术实施例提供的像素驱动电路中，由于第一节点和复位电压之间的电压差值最大，导致申请实施例提供的主要漏电路径为第一节点、第二晶体管、第一晶体管到复位电压的路径，请继续参见图8，此主要漏电路径中行成漏电电流的电压为第一节点和复位电压之间的电压差，此路径中的等效电阻为第一晶体管和第二晶体管在断开状态下的电阻，参见图9，图9为该主要漏电路径的等效电路。因此，该主要漏电路径中漏电电流可以由以下公式二确定。
85.公式二：
86.其中，i
leakage
为该主要漏电路径的漏电电流，v
d
为第一节点的电压，也即该像素驱动电路的驱动电压，v
int
为复位电压，r
m5
为第一晶体管的等效电阻，r
m6
为第二晶体管的等效电阻。
87.由上述公式一可以看出，该像素驱动电路中，主要漏电路径的漏电电流为通过第一晶体管和第二晶体管串联等效电阻后组成的电流，因此，漏电电流较小，从而不同的频率间漏电电流的差异较小，降低了矫正参数精细化的难度。
88.需要说明的一点是，本技术提供的像素驱动电路应用的显示屏中进行图像显示时，根据发光指令，重复执行复位阶段、数据写入阶段发光阶段，完成图像显示。
89.另外，在本技术实施例中，像素驱动电路断开第三晶体管和第四晶体管的过程可以为：通过该第三晶体管的栅极和该第四晶体管的栅极接收第一数值的第一门控信号；其中，该第一数值大于该第三晶体管和该第四晶体管的第一电压阈值，该第一电压阈值为可以导通该第三晶体管和该第四晶体管的最大电压值。像素驱动电路导通该第三晶体管和该第四晶体管的过程可以为：像素驱动电路通过该第三晶体管的栅极和该第四晶体管的栅极接收第二数值的第一门控信号；其中，该第二数值不大于该第一电压阈值。
90.像素驱动电路断开第六晶体管和第七晶体管的过程可以为：通过该第六晶体管的栅极和该第七晶体管的栅极接收第三数值的第二门控信号；其中，该第三数值大于该第六晶体管和该第七晶体管的第二电压阈值，该第二电压阈值为可以导通该第六晶体管和该第七晶体管的最大电压值。像素驱动电路导通该第六晶体管和该第七晶体管的过程可以为：
像素驱动电路通过该第六晶体管的栅极和该第七晶体管的栅极接收第四数值的第二门控信号；其中，该第四数值不大于该第二电压阈值。
91.像素驱动电路导通第一晶体管和第二晶体管的过程可以为：像素驱动电路通过该第一晶体管的栅极和该第二晶体管的栅极接收第五数值的第三门控信号；其中，该第五数值不大于该第一晶体管和该第二晶体管的第三电压阈值，该第三电压阈值为可以导通该第六晶体管和该第七晶体管的最大电压值。像素驱动电路该断开该第一晶体管和该第二晶体管的过程可以为：像素驱动电路通过该第一晶体管的栅极和该第二晶体管的栅极接收第六数值的第三门控信号；其中，该第六数值大于该第三电压阈值。
92.其中，第一电压阈值可以根据第三晶体管和第四晶体管的导通电压确定，第二电压阈值可以根据第六晶体管和第七晶体管的导通电压确定，第三电压阈值可以根据第一晶体管和第二晶体管的导通电压确定。第一数值、第三数值和第五数值可以相同也可以不同，在本技术实施例中，对此不作具体限定。例如，该第一数值第三数值和第五数值均可以为3v或5v等。
93.在本步骤中，第一门控信号、第二门控信号和第三门控信号的数值可以参见图5中复位阶段对应的数值，如图5所示，复位阶段第一门控信号为大于第一阈值电压的第一数值，第二门控信号为大于第二阈值电压的第三数值，第三门控信号为不大于第三阈值电压的第五数值。
94.需要说明的一点是，该第一门控信号、第二门控信号和第三门控信号可以由门控信号驱动器生成，该门控信号驱动器可以由时序控制器连接，由时序控制器控制该门控信号驱动器生成门控信号。
95.在本技术实施例中，通过第一门控信号控制数据写入通路，第二门控信号控制发光通路，第三门控信号控制复位通路，实现像素驱动电路的数据写入、发光和复位，从而完成像素驱动电路的发光过程，将第一晶体管的第一端与第二节点连接，第一晶体管的第二端与复位电压连接，通过第三门控信号控制第一晶体管和第二晶体管的断开或导通状态，使得像素驱动电路在主要漏电路径中包括第一晶体管和第二晶体管，从而将漏电过程中漏电电流为电压经过第一晶体管和第二晶体管行程的电流，从而减小该主要漏电路径的漏电电流，使得不同频率下漏电电流的差异减小，从而减小矫正参数精细化调试难度。
96.本技术实施例还提供了一种显示屏，该显示屏包括本技术实施例中的像素驱动电路。
97.本技术实施例还提供了一种终端，该终端包括本技术实施例中的显示屏。
98.本领域技术人员应该可以意识到，在上述一个或多个示例中，本技术实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
99.以上所述仅为本技术的可选实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。