半导体结构及其制作方法与流程

技术特征：
1.一种半导体结构的制作方法，其特征在于，包括：在衬底上形成支撑层，并在所述支撑层上形成第一介质层，所述支撑层和所述第一介质层内形成有第一沟槽，所述第一沟槽暴露所述衬底；形成第一阻挡层，所述第一阻挡层覆盖所述第一沟槽的侧壁和底部，以及所述第一介质层的顶表面；刻蚀所述第一阻挡层和所述第一介质层，以形成刻蚀孔；去除暴露在所述刻蚀孔内的所述第一介质层，以形成空腔；在所述第一阻挡层上形成第二阻挡层，所述第二阻挡层封闭所述空腔顶部的所述刻蚀孔；去除所述第一沟槽内的部分所述第一阻挡层，以使所述第一沟槽暴露所述衬底；在所述第一沟槽内形成导线，所述导线与所述衬底电连接。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，通过干法刻蚀或者湿法刻蚀去除暴露在所述刻蚀孔内的所述第一介质层。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一介质层为氧化硅层，所述支撑层为氮化硅层或者氮氧化硅层，所述第一介质层的厚度与所述支撑层的厚度的比值大于或者等于2。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述刻蚀孔的孔底位于所述支撑层中。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，在衬底上形成支撑层，并在所述支撑层上形成第一介质层，所述支撑层和所述第一介质层内形成有第一沟槽，所述第一沟槽暴露所述衬底的步骤包括：在所述衬底上依次形成所述支撑层、所述第一介质层、硬掩模层、抗反射层和第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述抗反射层和所述硬掩模层；以刻蚀后的所述抗反射层和所述硬掩模层为掩膜，刻蚀所述第一介质层和所述支撑层，以形成所述第一沟槽。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀所述第一阻挡层和所述第一介质层，以形成刻蚀孔的步骤包括：在所述第一阻挡层上和所述第一沟槽内形成第二光刻胶层，所述第二光刻胶层填充满所述第一沟槽且覆盖所述第一阻挡层背离所述衬底的表面；以所述第二光刻胶层为掩膜，刻蚀所述第一阻挡层和所述第一介质层，以形成所述刻蚀孔；去除所述第二光刻胶层。7.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一沟槽内形成导线，所述导线与所述衬底电连接的步骤包括：在所述第一沟槽内沉积导电层，所述导电层填充满所述第一沟槽且覆盖所述第二阻挡层的顶表面；去除位于所述第二阻挡层上的所述导电层，保留的所述导电层形成所述导线。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，通过化学机械研磨去除
位于所述第二阻挡层上的所述导电层。9.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述导电层包括层叠设置的第三阻挡层和导电材料层，所述第三阻挡层位于所述导电层靠近所述衬底的一侧。10.根据权利要求1
‑
9任一项所述的半导体结构的制作方法，其特征在于，在所述第一阻挡层上形成第二阻挡层，所述第二阻挡层封闭所述空腔顶部的所述刻蚀孔的步骤包括：形成覆盖所述第一阻挡层的第二阻挡层，位于所述第一沟槽内的所述第二阻挡层围合成第二沟槽。11.根据权利要求10所述的半导体结构的制作方法，其特征在于，去除所述第一沟槽内的部分所述第一阻挡层，以使所述第一沟槽暴露所述衬底的步骤包括：去除所述第二沟槽的底部的所述第二阻挡层和所述第一阻挡层，所述第二沟槽暴露所述衬底。12.根据权利要求11所述的半导体结构的制作方法，其特征在于，去除所述第二沟槽的底部的所述第二阻挡层和所述第一阻挡层，所述第二沟槽暴露所述衬底的步骤包括：在所述第二阻挡层上形成第三光刻胶层，所述第三光刻胶层具有第一开口，所述第一开口在所述衬底上的正投影与所述第二沟槽在所述衬底上的正投影相重合；以所述第三光刻胶层为掩膜，刻蚀所述第二阻挡层和所述第一阻挡层。13.根据权利要求11所述的半导体结构的制作方法，其特征在于，在所述第一沟槽内形成导线，所述导线与所述衬底电连接的步骤包括：在所述第二沟槽内形成所述导线，所述导线填充于所述第二沟槽。14.一种半导体结构，其特征在于，包括：衬底，以及设置所述衬底上的支撑结构，所述支撑结构设置有贯穿所述支撑结构的多个容纳槽，每个所述容纳槽内填充有导线，所述导线与所述衬底电连接，其中，位于相邻的所述导线之间的所述支撑结构包括：支撑层，所述支撑层设置在所述衬底上；扣设在所述支撑层外的第一阻挡层，所述第一阻挡层和所述支撑层形成空腔，所述第一阻挡层的内侧壁与所述支撑层的外侧壁相贴合，且所述第一阻挡层设置有与所述空腔连通的第一刻蚀孔；扣设在所述第一阻挡层外的第二阻挡层，所述第二阻挡层的内表面与所述第一阻挡层的外表面相贴合。15.根据权利要求14所述的半导体结构，其特征在于，所述支撑层还设置有与所述第一刻蚀孔正对且适配的第二刻蚀孔。

技术总结
本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构的电性能和稳定性较差的技术问题。该制作方法包括：在衬底上形成层叠的支撑层和第一介质层，支撑层和第一介质层中形成有第一沟槽；形成覆盖第一沟槽的侧壁和底部、第一介质层的顶表面的第一阻挡层；刻蚀第一阻挡层和第一介质层，形成刻蚀孔；去除暴露在刻蚀孔内的第一介质层，形成空腔；形成第二阻挡层，第二阻挡层封闭空腔顶部的刻蚀孔；去除第一沟槽内的部分第一阻挡层，以使第一沟槽暴露衬底；在第一沟槽内形成导线。通过形成空腔以寄生电容，提高半导体结构的电性能，并通过设置支撑层减少空腔的深度，从而降低半导体结构的风险，提高半导体结构的稳定性。结构的稳定性。结构的稳定性。


技术研发人员：申松梅 张俊逸
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.08.05
技术公布日：2021/10/23