二极管芯片的制作方法

1.本实用新型涉及二极管技术领域，具体涉及一种二极管芯片。


背景技术：

2.随着半导体技术的发展，近年来不断出现jbs、mps、tmps等新结构二极管，二极管性能也不断提升。但是，以上结构基本都是基于传统的pn结或肖特基结的结构基础上延伸出来的，无法完全规避pn结结构正向压降大、反向恢复时间大，以及肖特基结结构高温特性差、可靠性差等问题。
3.公开号为cn102709317a的中国专利公开了一种低开启电压二极管，该二极管包括n 衬底、n 衬底背面的金属化阴极和正面的n
‑
外延层，n
‑
外延层表面是金属化阳极，n
‑
外延层顶部两侧分别具有一个p型重掺杂区，p型重掺杂区内侧分别具有一个n型重掺杂区，p型重掺杂区下方还分别具有一个深p体区，两个深p体区和它们之间的n
‑
外延层构成一个结型场效应晶体管区。该二极管不适用于目前二极管较普遍采用的轴向高可靠封装，且散热能力相对较差。


技术实现要素：

4.为解决上述技术问题，本实用新型提供了一种二极管芯片。
5.本实用新型通过以下技术方案得以实现。
6.本实用新型提供了一种二极管芯片，包括多个相互并联的元胞，所述元胞包括n 衬底，n 衬底为<100>晶向n型抛光片材料，n 衬底的背面设有背金属层，n 衬底的正面设有n
‑
外延区，n
‑
外延区的正面依次设有栅氧层、多晶硅、金属化层；所述n
‑
外延区的正面中部嵌入有p型基区，金属化层背面设有凸起部，凸起部嵌入p型基区，凸起部周围设有n 区，凸起部端面与p型基区之间设有p 区，p型基区、n 区的正面均被栅氧层覆盖。
7.所述并联具体为，不同元胞的背金属层相互一体连接形成阴极区，不同元胞的金属化层相互一体连接形成阳极区，不同元胞的n 衬底相互一体连接，不同元胞的n
‑
外延区相互一体连接，不同元胞的栅氧层相互一体连接，不同元胞的多晶硅相互一体连接。
8.所述元胞为正多边形、非正方矩形、品字形、长条栅形中的任意一种。
9.所述阳极区的还设有金属凸点。
10.所述金属凸点是由不同元胞的金属化层相互一体连接形成的。
11.所述金属化层从靠近n
‑
外延区到远离n
‑
外延区方向依次包括钛层、镍层、银层。
12.所述金属化层中的钛层、镍层厚度依次为钛80nm～100nm，镍80nm～100nm。
13.所述金属化层中的银层厚度为35um～40um。
14.所述银层构成金属凸点的凸出部分。
15.通过多层设置及其厚度关系，改善了欧姆接触，并且通过银层与外部电极连接，使电流损耗最小。
16.所述元胞的并联数量为五千到二十万个。
17.所述背金属层从n 衬底背面向外依次包括钛层、镍层、银层。
18.所述背金属层的钛层、镍层、银层的厚度依次为钛80nm～100nm，镍80nm～100nm，银1400nm～1500nm。
19.所述多晶硅为掺杂多晶硅。使多晶硅导电。
20.所述多晶硅的厚度为0.2～0.6μm。
21.所述栅氧层为高k介质材料。
22.本实用新型的有益效果在于：
23.本实用新型从全新的角度提出了改善二极管中导通损耗与开关频率间矛盾关系的新方案。采用本实用新型的二极管元胞结构的二极管芯片，相比于pn结结构，具备导通电压更低、反向恢复时间更短等优点；相比于肖特基二极管，具有高温特性好、漏电小、正温度系数等优点；而且，本实用新型导通压降小，能耗低，产热量小，耐用性强；采用多元胞并联结构，大大提高了散热能力。
附图说明
24.图1是本实用新型的元胞的结构示意图。
25.图2是本实用新型的芯片的结构示意图。
26.图3是本实用新型的芯片的外部结构示意图。
27.图4是基于本实用新型制造的二极管的结构示意图。
28.图中：1
‑
n 衬底；2
‑
背金属层；3
‑
n
‑
外延区；4
‑
栅氧层；5
‑
多晶硅；6
‑
金属化层；7
‑
p型基区；8
‑
p 区；9
‑
n 区；10
‑
钛层；11
‑
镍层；12
‑
银层；13
‑
金属凸点；14
‑
电极柱；15
‑
玻壳；16
‑
电极引线；17
‑
终端区。
具体实施方式
29.下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。
30.如图1～2所示为本实用新型的元胞结构及二极管芯片的结构示意图：
31.本实用新型提供了一种二极管芯片，包括多个相互并联的元胞，所述元胞包括n 衬底1，n 衬底1为<100>晶向n型抛光片材料，n 衬底1的背面设有背金属层2，n 衬底1的正面设有n
‑
外延区3，n
‑
外延区3的正面依次设有栅氧层4、多晶硅5、金属化层6；所述n
‑
外延区3的正面中部嵌入有p型基区7，金属化层6背面设有凸起部，凸起部嵌入p型基区7，凸起部周围设有n 区9，凸起部端面与p型基区7之间设有p 区8，p型基区7、n 区9的正面均被栅氧层4覆盖。
32.原理：n 衬底1下方的背金属层2作为二极管电极的阴极，多晶硅5顶部的金属化层6作为二极管的阳极，n
‑
外延区3有n 区9、p 区8和p型基区7(也叫p
‑
base区)，整个元胞可以看做是一个类似栅、漏短接的平面栅功率mos元胞结构。其少子势垒由n 区9、p型基区78和n
‑
外延形成的势垒mos沟道产生，此势垒mos沟道由p型基区7扩散和n 区9扩散之差形成。对于势垒mos，n 区9可以看成势垒mos的漏极，二极管阴极可以看成势垒mos的源极。当阳极加正电压时，势垒mos的漏栅同时加正电压，栅氧下方的p型基区7沟道反型，沟道打开，电流可以通过。而势垒mos的阈值电压被设计的非常小，远小于一般的pn结势垒电压，较肖特基二极管金属与半导体接触形成的势垒还小，因此，可以获得非常小的导通压降。另外，通过在p
型基区7上扩散形成p 区8，改善了欧姆接触，提高了使用性能，减小了产热量。100晶向硅材料界面态密度低，更适合本实用新型的元胞结构。
33.本实用新型从全新的角度提出了改善二极管中导通损耗与开关频率间矛盾关系的新方案。采用本实用新型的二极管元胞结构的二极管芯片，相比于pn结结构，具备导通电压更低、反向恢复时间更短等优点；相比于肖特基二极管，具有高温特性好、漏电小、正温度系数等优点；而且，本实用新型导通压降小，能耗低，产热量小，耐用性强；采用多元胞并联结构，大大提高了散热能力。
34.所述并联具体为，不同元胞的背金属层2相互一体连接形成阴极区，不同元胞的金属化层6相互一体连接形成阳极区，不同元胞的n 衬底1相互一体连接，不同元胞的n
‑
外延区3相互一体连接，不同元胞的栅氧层4相互一体连接，不同元胞的多晶硅5相互一体连接。
35.通过该方案，形成各n 区9、p型基区7、p 区8组成单元独立工作，其余的部分上下两面均一体(上面是指金属化层6、栅氧层4、多晶硅5，下面指背金属层2、n
‑
外延区3、n 衬底1)的工作方式，增大了热扩散面积，电流导通形成的热量可以向任意方向扩散，并最终从两边的金属层扩散出去，提高了产品的可靠性；另外，当一个元胞断路损坏时，其他的元胞还能正常工作，不影响二极管芯片本身的功能性；制造二极管时，可将芯片双面烧结在引线柱上，相当于给芯片两面都添加了一个小散热器，实现了芯片的双面散热。
36.所述元胞为正多边形、非正方矩形、品字形、长条栅形中的任意一种。便于密铺，芯片上元胞分布均匀，热产生和散热均匀。
37.如图3所示：所述阳极区的还设有金属凸点13。所有元胞的金属化层6组合区域为芯片的有源区，有源区周围是终端区17，金属凸点13高出芯片的终端区17和钝化区域，焊接电极时，焊料设于金属凸点13端部，焊料融化后不会流入芯片的台面，多余的焊料可由金属凸点13周围的空间吸纳，可有效解决双面烧结过程中焊料与钝化材料接触导致的钝化材料损伤以及短路等问题，提升了产品的可靠性。
38.所述金属凸点13是由不同元胞的金属化层6相互一体连接形成的。阳极的电压通过金属凸点13直接传到至元胞内部工作区域，没有阻滞，改善了欧姆接触。
39.所述金属化层6从靠近n
‑
外延区3到远离n
‑
外延区3方向依次包括钛层10、镍层11、银层12。多层金属结构，实现更优的欧姆接触，优化产品的导通电阻；背金属层2也可以采用相同的结构，采用双面银，使芯片可以直接采用双面烧结的封装工艺。
40.所述金属化层6中的钛层10、镍层11厚度依次为钛80nm～100nm，镍80nm～100nm。
41.所述金属化层6中的银层12厚度为35um～40um。
42.所述银层12构成金属凸点13的凸出部分。
43.通过多层设置及其厚度关系，改善了欧姆接触，并且通过银层12与外部电极连接，使电流损耗最小。
44.所述元胞的并联数量为五千到二十万个。
45.所述背金属层2从n 衬底1背面向外依次包括钛层10、镍层11、银层12。多层金属结构，实现更优的欧姆接触，优化产品的导通电阻；金属化层6最外层也可采用银，采用双面银，使芯片可以直接采用双面烧结的封装工艺。
46.所述背金属层2的钛层10、镍层11、银层12的厚度依次为钛80nm～100nm，镍80nm～100nm，银1400nm～1500nm。
47.所述多晶硅5为掺杂多晶硅。使多晶硅5导电。
48.所述多晶硅5的厚度为0.2～0.6μm。
49.所述栅氧层4为高k介质材料。高k介质材料有二氧化硅、氮化硅、二氧化铪、三氧化二铝等，绝缘性好，抗性能可靠。
50.本实用新型还提供了上述二极管芯片的制造方法，包括如下步骤：
51.步骤一、制作n 衬底1，并在衬底正面生长n
‑
外延区3；
52.步骤二、在n
‑
外延区3上先制作终端区17后，此时有源区被厚场氧覆盖，通过刻蚀，打开有源区；
53.步骤三、n
‑
外延区3正面热氧化，生长栅氧，形成栅氧层4；
54.步骤四、在栅氧层4上进行多晶硅5沉淀与光刻，通过光刻刻蚀出孔，从多晶硅5刻蚀到n
‑
外延区3中；
55.步骤五、注入p型基区7，推阱，再注入n 区9，推阱，并进行p 区8光刻、推阱；
56.步骤六、在多晶硅5正面制备金属化层6，并在n 衬底1背面进行衬底减薄，减薄后制备背金属层2。
57.所述步骤一中，选取<100>晶向n型抛光片材料制作n 衬底1。
58.所述步骤六中，金属化层6嵌入到步骤四刻蚀出的孔中，与p型基区7接触。
59.步骤五中，进行p 区8光刻、推阱，可以改善欧姆接触。
60.终端区17是芯片的周边区域，与有源区相对，为二极管芯片的现有技术，本领域的常识。
61.如图4所示为本实用新型的封装二极管的结构示意图：
62.本实用新型还提供了采用上述二极管芯片制造的封装二极管，包括芯片、玻壳15，芯片的两端焊接有电极柱14，电极柱14与芯片均被包封在玻壳15内，电极柱14远离芯片的一端焊接有电极引线16，电极引线16伸出玻壳15。
63.所述玻壳15为钝化玻璃。