用于子块存储器操作的峰值和平均电流降低的制作方法

1.本技术涉及非易失性存储器装置和非易失性存储器装置的操作。


背景技术：

2.本节段提供与本公开相关联的技术相关的背景信息，并且由此不一定 为现有技术。
3.半导体存储器装置已经变得越来越普遍用于各种电子设备。例如，非 易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算 设备、非移动计算设备以及其他设备。
4.电荷存储材料(诸如浮栅)或电荷俘获材料可用于此类存储器装置中 以存储表示数据状态的电荷。电荷俘获材料可被竖直布置在三维(3d)堆 叠的存储器结构中，或者被水平布置在二维(2d)存储器结构中。3d存储 器结构的一个示例是位成本可扩展(bics)体系结构，该体系结构包括交 替的导电层和介电层的叠堆。
5.存储器装置包括存储器单元，这些存储器单元可被布置成串，例如， 其中选择栅极晶体管设置在串的末端以将串的沟道选择性地连接到源极线 或位线。然而，在操作此类存储器设备时存在各种挑战。因此，仍然需要 改进的存储器装置。


技术实现要素：

6.本节段提供了本公开的一般概述，并且不是其全部范围或其所有特征 和优点的全面公开。
7.本公开的目的是提供解决和克服上述缺点的存储器装置和操作该存储 器装置的方法。
8.因此，本公开的一个方面是提供一种装置，该装置包括存储器单元 块，该存储器单元被布置成串并且连接到在叠堆中彼此叠置的字线。该块 被分成被配置为在子块模式下作为整体被编程的第一子块和第二子块。该 块还包括连接到特定字线的特定组。该装置包括控制电路，该控制电路耦 合到字线并且被配置为响应于在子块模式下操作的装置，确定正被读取的 特定组是否在第二子块中。控制电路被进一步配置为基于正被读取的特定 组是否在第二子块中，确定第一子块和第二子块中的一者是否未被编程。 控制电路被进一步配置为基于第一子块和第二子块中的一者是否未被编 程，在读取特定组的同时，将经调整的读取电压施加到第一子块和第二子 块中的一者的字线。
9.根据本公开的另一方面，提供了一种控制器，该控制器与存储器装置 的存储单元块通信，该存储器装置的存储单元被布置成串并连接到在叠堆 中彼此叠置的字线。存储器装置的块被分成被配置为在子块模式下作为整 体被编程的第一子块和第二子块。该块还包括连接到特定字线的特定组。 控制器被配置为响应于在子块模式下操作的装置，确定正被读取的特定组 是否在第二子块中。控制器被进一步配置为基于正被读取的特定组是否在 第二子块中，指示存储器装置确定第一子块和第二子块中的一者是否未被 编程。此外，
控制器被配置为基于第一子块和第二子块中的一者是否未被 编程，在读取特定组的同时，指示存储器装置将经调整的读取电压施加到 第一子块和第二子块中的一者的字线。
10.根据本公开的附加方面，还提供了一种操作存储器装置的方法，该存 储器装置包括存储器单元块，该存储器单元被布置成串并连接到在叠堆中 彼此叠置的字线。存储器装置的块被分成被配置为在子块模式下作为整体 被编程的第一子块和第二子块。该块还包括连接到特定字线的特定组。该 方法包括以下步骤：响应于在子块模式下操作的装置，确定正被读取的特 定组是否在第二子块中。该方法的下一个步骤是基于正被读取的特定组是 否在第二子块中，确定第一子块和第二子块中的一者是否未被编程。该方 法继续以下步骤：基于第一子块和第二子块中的一者是否未被编程，在读 取特定组的同时，将经调整的读取电压施加到第一子块和第二子块中的一 者的字线。
11.根据本文提供的描述，另外的适用领域将变得显而易见。本发明内容 中的描述和具体示例仅旨在用于例证的目的，并非旨在限制本发明的范 围。
附图说明
12.本文所述的附图仅用于所选实施方案的例示性目的，而不是所有可能 的具体实施，并且不旨在限制本公开的范围。
13.图1为根据本公开的各方面的示例存储器装置的框图；
14.图2为示例存储器装置的框图，其描绘了根据本公开的各方面的控制 器的附加细节；
15.图3为根据本公开的各方面的包括图1的示例存储器装置的存储器结 构的示例3d配置中的一组块的另一存储器装置的透视图；
16.图4描绘了根据本公开的各方面的图3的块中的一者的一部分的示例 剖视图；
17.图5描绘了根据本公开的各方面的图4的叠堆中的存储器孔直径的曲 线图；
18.图6描绘了根据本公开的各方面的图4的叠堆的区域的近距离视图；
19.图7a描绘了根据本公开的各方面的与图4一致的3d配置中的子块中 的nand串的示例视图；
20.图7b描绘了根据本公开的各方面的图7a的子块的附加细节；
21.图7c描绘了根据本公开的各方面的示例存储器单元；
22.图8描绘了存储器单元的示例阈值电压分布，其中根据本公开的各方 面使用了八个数据状态；
23.图9示出了根据本公开的各方面的被分成被配置为在子块模式下作为 整体被编程的第一子块和第二子块的块；
24.图10a示出了根据本公开的各方面的当第二子块在第一情况下为空时 被编程的示例存储器装置的第一子块，以及当第一子块在第二情况下为空 时被编程的示例存储器装置的第二子块；
25.图10b示出了根据本公开的各方面的与全块条件相比，示例存储器装 置在第一情况下以及在第二情况下的另一字线的读取操作期间的电流消 耗；
26.图11示出了根据本公开的各方面的第一情况、第二情况和全块条件的 电流消耗峰值和平均电流消耗的字线依赖性；
27.图12a示出了根据本公开的各方面的存储器装置的两个层的示例布 置；
28.图12b示出了根据本公开的各方面的与闭合块条件相比由wln 2以 上的沟道表现出更强的沟道反转而产生的更高的电流消耗；
29.图13和图14示出了根据本公开的各方面的操作存储器装置的方法的 步骤；
30.图15示出了根据本公开的各方面的用于多个数据状态中的每一者的示 例中值阈值电压和对应的过驱动电压；
31.图16a示出了根据本公开的各方面的在第一情况下的示例存储器装 置，其中第一子块被编程且第二子块为空或被编程为与具有图15所示的中 值阈值电压的多个数据状态中的一者相关联的阈值电压；
32.图16b示出了根据本公开的各方面的绘制的每个数据状态相对于第一 情况的数据状态的平均电流消耗；
33.图17a示出了根据本公开的各方面的处于第二情况下的示例存储器装 置，其中第二子块被编程且第一子块为空或被编程为与具有图15所示的中 值阈值电压的多个数据状态中的一者相关联的阈值电压；
34.图17b示出了根据本公开的各方面的绘制的每个数据状态相对于第二 情况的数据状态的平均电流消耗；
35.图18a示出了根据本公开的各方面的处于第一情况下的示例存储器装 置，其中第一子块被编程且第二子块被编程为e数据状态；
36.图18b示出了根据本公开的各方面的用于处于第一情况下的第一子块 中的特定字线的读取随时间的电流消耗；
37.图19a示出了根据本公开的各方面的处于第二情况下的示例存储器装 置，其中第二子块被编程且第一子块被编程为e数据状态；以及
38.图19b示出了根据本公开的各方面的用于处于第二情况下的第二子块 中的特定字线的读取随时间的电流消耗。
具体实施方式
39.在以下描述中，阐述了细节以提供对本公开的理解。在一些情况下， 尚未详细描述或示出某些电路、结构和技术，以免模糊本公开。
40.一般来讲，本公开涉及非常适用于许多应用的类型的非易失性存储器 装置。将结合一个或多个示例实施方案来描述本公开的非易失性存储器装 置和相关联的形成方法。然而，所公开的具体示例实施方案仅仅是为了清 楚地描述本发明的概念、特征、优点和目的，以允许本领域的技术人员理 解和实践本公开。具体地，提供了示例实施方案，使得本公开将为全面 的，并且将向本领域的技术人员完全传达该范围。阐述了许多具体细节， 诸如具体部件、设备和方法的示例，以提供对本公开的实施方案的透彻理 解。对于本领域的技术人员将显而易见的是，不需要采用具体细节，示例 实施方案可以多种不同形式体现，并且均不应理解为限制本公开的范围。 在一些示例实施方案中，没有详细描述众所周知的过程、众所周知的设备 结构和众所周知的技术。
41.在一些存储器设备或装置中，存储器单元彼此接合，诸如在块或子块 中的nand串中。每个nand串包括多个存储器单元，该多个存储器单元 串联连接在位于连接到位线的
nand串的漏极侧上的一个或多个漏极侧 sg晶体管(sgd晶体管)与位于连接到源极线的nand串的源极侧上的 一个或多个源极侧sg晶体管(sgs晶体管)之间。此外，存储器单元可以 布置有用作控制栅极的公共控制栅极线(例如，字线)。一组字线从块的 源极侧延伸到块的漏极侧。存储器单元可以其他类型的串连接，并且也可 以其他方式连接。
42.在3d存储器结构中，存储器单元可被布置以叠堆的竖直串，其中该 叠堆包括交替的导电层和介电层。导电层用作连接到存储器单元的字线。
43.存储器单元可包括有资格存储用户数据的数据存储器单元，以及没有 资格存储用户数据的虚设存储器单元或非数据存储器单元。虚设字线连接 到虚设存储器单元。可在一串存储器单元的漏极端和/或源极端处提供一个 或多个虚设存储器单元，以提供沟道梯度的逐渐过渡。
44.在编程操作期间，根据字线编程顺序对存储器单元进行编程。例如， 编程可以从块的源极侧的字线开始，并前进到块的漏极侧的字线。在一种 方法中，在对下一个字线进行编程之前完成对每个字线的编程。例如，使 用一个或多个编程脉冲对第一字线wl0进行编程，直到编程完成。接下 来，使用一个或多个编程脉冲对第二字线wl1进行编程，直到编程完成 等。编程脉冲可包括一组增加编程电压，在相应的编程循环或编程-验证迭 代中将该组增加编程电压施加到字线。可以在每个编程电压之后执行验证 操作以确定存储器单元是否已完成编程。当完成对存储器单元的编程时， 可将该存储器单元锁定以免进一步编程，同时在后续的编程循环中继续对 其他存储器单元进行编程。
45.随着存储器装置的容量增加，字线的量或数量以及每个块可存储的数 据的量可增加。然而，随着较大的块大小、块收率、块预算、数据分配效 率和速度，垃圾收集均可受到不利影响。因此，可实施子块模式操作，以 允许用户一次仅对一个子块进行编程。因此，由于擦除子块而不是整个块 的能力，可实现子块模式操作的优点，诸如改进的数据处理。另外，由于 单个较差或劣化的字线，块作为整体不会被放弃，因此可提高块产率。因 此，还可根据子块编程顺序对存储器单元进行编程，其中在对另一子块中 的存储器单元进行编程之前，对一个子块或块的一部分中的存储器单元进 行编程。
46.每个存储器单元可根据程序命令中的写入数据与数据状态相关联。基 于该存储器单元的数据状态，存储器单元将保持在擦除状态或被编程为编 程数据状态。例如，在每单元一位存储器设备中，存在两种数据状态，包 括擦除状态和编程状态。在每单元两位的存储器设备中，存在四种数据状 态，包括擦除状态和三种更高的数据状态，该三种更高的数据状态被称为 a、b和c数据状态。在每单元三位的存储器设备中，存在八种数据状态， 包括擦除状态和七种更高的数据状态，该七种更高的数据状态被称为a、 b、c、d、e、f和g数据状态(参见图8)。在每单元四位存储器设备 中，存在十六种数据状态，包括擦除状态和十五种更高的数据状态。
47.在对存储器单元进行编程之后，可以在读取操作中读回数据。读取操 作可涉及将一系列读取电压施加到字线，同时感测电路确定连接到字线的 单元是处于导电状态还是非导电状态。如果单元处于非导电状态，则存储 器单元的阈值电压(vth)超过读取电压。该读取电压被设定为处于预期在 相邻数据状态的阈值电压电平之间的电平。
48.在存储器设备或装置的整个操作(包括例如编程和读取操作)中消耗 电流。存储器装置的增大的平均电流消耗(icc)可不利地影响利用该存储 器装置的移动设备的电池
寿命。因此，较小的平均电流消耗(icc)和电流 消耗(icc)峰值两者均为期望的。据观察，当块未被完全编程(即，打开 块)时，电流消耗峰值和平均电流消耗两者均增加。例如，此类开放块操 作可由存储器装置使用较少字线对若干管芯进行编程以确定编程性能而产 生。类似地，因为对于子块进行编程，一次可擦除或编程整个子块，所以 可能存在一些块被编程而其余块未被编程的情况。因此，子块操作还可导 致增大的平均电流消耗(icc)和电流消耗(icc)峰值。
49.图1为示例存储器设备的框图。存储器设备100，诸如非易失性存储 装置，可包括一个或多个存储器管芯108。存储器管芯108包括存储器单元 的存储器结构126，诸如存储器单元的阵列、控制电路110和读取/写入电 路128。存储器结构126能够经由行解码器124通过字线寻址，并且能够经 由列解码器132通过位线寻址。读取/写入电路128包括多个感测块51、 52...53(感测电路)并允许并行读取或编程一页存储器单元。通常，控制器 122包括在与一个或多个存储器管芯108相同的存储器设备100(例如，可 移动存储卡)中。控制器可与存储器管芯分开。命令和数据经由数据总线 120在主机140和控制器122之间传输，并且经由线118在控制器和一个或 多个存储器管芯108之间传输。
50.在一种方法中，控制电路110还与源极控制电路127通信，该源极控 制电路127包括源极线驱动器61、源极线驱动器62...源极线电路63。源极 线驱动器用于驱动各个源极线上的不同(或相同)电压。
51.存储器结构可以为2d存储器结构或3d存储器结构。存储器结构可包 括一个或多个存储器单元阵列，该一个或多个存储器单元阵列包括3d阵 列。存储器结构可包括单体3d存储器结构，其中多个存储器级形成在单个 基板(诸如晶圆)上方(而不是在其中)，没有中间基板。存储器结构可 包括任何类型的非易失性存储器，该非易失性存储器在具有设置在硅基板 上方的有源区域的存储器单元阵列的一个或多个物理级中单片地形成。存 储器结构可在非易失性存储器设备中，该非易失性存储器设备具有与存储 器单元的操作相关联的电路，无论相关联的电路是在基板上方还是在基板 内。
52.控制电路110与读/写电路128协作以在存储器结构126上执行存储器 操作，并且包括状态机112、片上地址解码器114和功率控制模块116。状 态机112提供存储器操作的芯片级控制。可提供存储区113，例如，用于操 作参数和软件/代码。在一个实施方案中，状态机由软件编程。在其他实施 方案中，状态机不使用软件并且完全以硬件(例如，电气电路)实现。
53.片上地址解码器114提供主机或存储器控制器使用的地址接口与解码 器124和132使用的硬件地址之间的地址接口。功率控制模块116控制在 存储器操作期间提供给字线、选择栅极线、位线和源极线的功率和电压。 该功率控制模块可包括用于字线、sgs和sgd晶体管和源极线的驱动器。 在一种方法中，感测块可包括位线驱动器。sgs晶体管为在nand串的源 极端处的选择栅极晶体管，并且sgd晶体管为在nand串漏极端处的选择 栅极晶体管。
54.在一些具体实施中，可组合部件中的一些部件。在各种设计中，除存 储器结构126之外的部件中的一个或多个部件(单独或组合)可被认为是 至少一个控制电路，该至少一个控制电路被配置为执行本文所述的技术， 包括本文所述的过程的步骤。例如，控制电路可包括控制电路110、状态机 112、解码器114和132、功率控制模块116、感测块51、52...53、
读取/写 入电路128、控制器122等中的任何一者或者其组合。
55.片外控制器122(在一个实施方案中为电路)可包括处理器122c、存 储设备(存储器)诸如rom 122a和ram 122b以及纠错码(ecc)引擎 245。ecc引擎245可纠正许多读取错误。
56.还可提供存储器接口122d。与rom、ram和处理器通信的存储器接 口是提供控制器与存储器管芯之间的电接口的电路。例如，存储器接口可 以改变信号的格式或定时、提供缓冲区、隔离电涌，锁存i/o等。处理器可 经由存储器接口122d向控制电路110(或存储器管芯的任何其他部件)发 出命令。
57.存储设备包括代码诸如一组指令，并且处理器可操作为执行该组指令 以提供本文所述的功能。另选地或除此之外，处理器可从存储器结构的存 储设备126a访问代码，诸如一个或多个字线中的存储器单元的保留区域。
58.例如，控制器可使用代码来访问存储器结构，诸如用于编程操作、读 取操作和擦除操作。代码可包括引导代码和控制代码(例如，一组指 令)。引导代码是在引导或启动过程中初始化控制器并使控制器能够访问 存储器结构的软件。控制器可使用代码来控制一个或多个存储器结构。在 上电时，处理器122c从rom 122a或存储设备126a取出引导代码以供执 行，并且引导代码初始化系统部件并将控制代码加载到ram 122b中。一 旦控制代码被加载到ram中，便由处理器执行。控制代码包括执行基本任 务的驱动器，基本任务为诸如控制和分配存储器、对指令的处理区分优先 次序，以及控制输入和输出端口。
59.一般来讲，控制代码可包括执行本文所述功能的指令，包括下文进一 步讨论的流程图的步骤，并且提供电压波形，包括下文进一步讨论的那 些。控制电路可被配置为执行执行本文所述的功能的指令。
60.在一个实施方案中，主机是计算设备(例如，膝上型计算机、台式计 算机、智能电话、平板电脑、数字相机)，其包括一个或多个处理器、一 个或多个处理器可读存储设备(ram、rom、闪存存储器、硬盘驱动器、 固态存储器)，该一个或多个处理器可读存储设备存储用于对一个或多个 处理器进行编程以执行本文所述方法的处理器可读代码(例如，软件)。 主机还可包括附加系统存储器、一个或多个输入/输出接口和/或与一个或多 个处理器通信的一个或多个输入/输出设备。
61.除nand闪存存储器之外，还可以使用其他类型的非易失性存储器。
62.半导体存储器设备包括易失性存储器设备，诸如动态随机存取存储器 (“dram”)或静态随机存取存储器(“sram”)设备，非易失性存储器设 备，诸如电阻式随机存取存储器(“reram”)、电可擦除可编程只读存储 器(“eeprom”)、闪存存储器(也可以被认为是eeprom的子集)、铁 电随机存取存储器(“fram”)和磁阻随机存取存储器(“mram”)，以及 能够存储信息的其他半导体元件。每种类型的存储器设备可具有不同的配 置。例如，闪存存储器设备可以nand配置或nor配置进行配置。
63.该存储器设备可由无源元件和/或有源元件以任何组合形成。以非限制 性示例的方式，无源半导体存储器元件包括reram设备元件，在一些实 施方案中，reram设备元件包括电阻率切换存储元件，诸如反熔丝或相变 材料，以及可选的转向元件，诸如二极管或晶体管。此外，以非限制性示 例的方式，有源半导体存储器元件包括eeprom和闪存存储器设备元件， 在一些实施方案中，该闪存存储器设备元件包括包含电荷存储区的元件， 诸如浮
栅、导电性纳米颗粒或电荷存储介电材料。
64.多个存储器元件或单元可被配置为使得它们串联连接或者使得每个元 件可被单独访问。以非限制性示例的方式，nand配置中的闪存存储器设 备(nand存储器)通常包括串联连接的存储器元件。nand串是包括存 储器单元和sg晶体管的一组串联连接的晶体管的示例。
65.nand存储器阵列可被配置为使得该阵列由存储器的多个串构成，其 中串由共享单个位线并作为组被访问的多个存储器元件构成。另选地，可 配置存储器元件，使得每个元件可被单独访问，例如nor存储器阵列。 nand存储器配置和nor存储器配置为示例，并且可以其他方式配置存储 器元件。
66.位于基板之内以及/或者之上的半导体存储器元件或单元可被布置成二 维或三维，诸如2d存储器结构或3d存储器结构。
67.在2d存储器结构中，半导体存储器元件被布置在单个平面或单个存 储器设备级中。通常，在2d存储器结构中，存储器元件或单元被布置在平 面中(例如，在x-y方向平面中)，该平面基本上平行于支承存储器元件的 基板的主表面延伸。基板可以是存储器元件的层在其之上或之中形成的晶 圆，或者其可以是在存储器元件形成后附接到其的承载基板。作为非限制 性示例，基板可包括半导体，诸如硅。
68.存储器元件或单元可被布置在处于有序阵列中(诸如在多个行和/或列 中)的单个存储器设备级中。然而，存储器元件可以非常规配置或非正交 配置排列。存储器元件可各自具有两个或更多个电极或接触线，诸如位线 和字线。
69.布置3d存储器阵列，使得存储器元件占据多个平面或多个存储器设 备级，从而形成三维结构(即，在x、y和z方向上，其中z方向基本上垂 直于基板的主表面，并且x和y方向基本上平行于基板的主表面)。
70.作为非限制性示例，3d存储器结构可被竖直地布置为多个2d存储器 设备级的叠堆。作为另一个非限制性示例，3d存储器阵列可被布置为多个 竖直的列(例如，基本上垂直于基板的主表面即在y方向上延伸的列)， 其中每列具有多个存储器元件。这些列可以例如在x-y平面中以2d配置布 置，从而导致存储器元件的3d布置，其中元件位于多个竖直堆叠的存储器 平面上。三维存储器元件的其他配置也可以构成3d存储器阵列。
71.以非限制性示例的方式，在3d nand存储器阵列中，存储器元件可 耦合在一起以在单个水平(例如，x-y)存储器设备级内形成nand串。另 选地，存储器元件可耦合在一起以形成横贯多个水平存储器设备级的竖直nand串。可以设想其他3d配置，其中一些nand串包括单个存储器级 中的存储器元件，而其他串则包括跨越多个存储器级的存储器元件。3d存 储器阵列还可以被设计为处于nor配置和处于reram配置。
72.通常，在单体3d存储器阵列中，在单个基板上方形成一个或多个存 储器设备级。可选地，单体3d存储器阵列还可以具有至少部分地位于单个 基板内的一个或多个存储器层。作为非限制性示例，基板可包括半导体， 诸如硅。在单体3d阵列中，构成阵列的每个存储器设备级的层通常形成在 阵列的下层存储器设备级的层上。然而，单体3d存储器阵列的相邻存储器 设备级的层可以在存储器设备级之间共享或者在存储器设备级之间具有中 间层。
73.2d阵列可以单独形成，并且然后封装在一起以形成具有多层存储器的 非单体存
储器设备。例如，非单片的堆叠存储器可通过在单独的基板上形 成存储器级并且然后将存储器级堆叠在彼此之上而构造。在堆叠之前可以 将基板减薄或从存储器设备级移除，但由于存储器设备级最初形成在单独 的基板之上，因此所得的存储器阵列不是单体3d存储器阵列。此外，多个 2d存储器阵列或3d存储器阵列(单体或非单体)可以形成在单独的芯片 上，并且然后封装在一起以形成堆叠芯片存储器设备。
74.通常需要相关联的电路来操作存储器元件并与存储器元件通信。作为 非限制性示例，存储器设备可具有用于控制并驱动存储器元件以实现诸如 编程和读取的功能的电路。该相关联的电路可与存储器元件位于同一基板 上和/或位于单独的基板上。例如，用于存储器读取-写入操作的控制器可定 位在单独的控制器芯片上和/或定位在与存储器元件相同的基板上。
75.本领域的技术人员将认识到，该技术不限于所描述的2d示例性结构 和3d示例性结构，而是涵盖如本文所述并且如本领域的技术人员所理解的 技术的实质和范围内的所有相关存储器结构。
76.图2为示例存储器设备或装置100的框图，其描绘了控制器122的附 加细节。如本文所用，闪存存储器控制器是管理存储在闪存存储器上的数 据并且与主机诸如计算机或电子设备通信的设备。除了本文描述的特定功 能外，闪存存储器控制器可以具有各种功能。例如，闪存存储器控制器可 以格式化闪存存储器以确保存储器正常运行、映射出坏的闪存存储器单 元，并分配备用存储器单元以替换日后的故障单元。备用单元中的部分备 用单元可以用来容纳固件以操作闪存存储器控制器并实现其他特征。在操 作中，当主机需要从闪存存储器读取数据或向闪存存储器写入数据时，它 将与闪存存储器控制器通信。如果主机提供要读取/写入数据的逻辑地址， 则闪存存储器控制器可以将从主机接收的逻辑地址转换为闪存存储器中的 物理地址。(或者，主机可以提供物理地址)。闪存存储器控制器还可执 行各种存储器管理功能，诸如但不限于损耗均衡(分配写入以避免损耗否 则将被重复写入的特定存储器块)和垃圾收集(在块已满之后，仅将有效 的数据页面移动到新块，因此可以擦除并且重用完整块)。
77.控制器122与非易失性存储器管芯108之间的接口可为任何合适的闪 存接口。在一个实施方案中，存储器设备100可为基于卡的系统，诸如安 全数字(sd)卡或微型安全数字(微sd)卡。在另选的实施方案中，存 储器系统可为嵌入式存储器系统的一部分。例如，闪存存储器可以嵌入主 机内，诸如以安装在个人计算机中的固态盘(ssd)驱动的形式。
78.在一些实施方案中，存储器设备100包括控制器122与非易失性存储 器管芯108之间的单个沟道，本文描述的主题不限于具有单个存储器沟 道。
79.控制器122包括与主机交互的前端模块208、与一个或多个非易失性 存储器管芯108交互的后端模块210以及执行现在将详细描述的功能的各 种其他模块。
80.该控制器的部件可采用例如设计用于与其他部件一起使用的封装功能 硬件单元(例如，电路)、可由通常执行相关功能的特定功能的处理器 (例如，微处理器)或处理电路执行的程序代码(例如，软件或固件)的 一部分、或者与较大系统交互的独立硬件或软件部件的形式。例如，每个 模块可包括专用集成电路(asic)，现场可编程门阵列(fpga)，电路，数字 逻辑电路，模拟电路，离散电路、门或任何其他类型的硬件的组合，或者 其组合。另选地或除此之外，每个模块可包括存储在处理器可读设备(例 如，存储器)中的软件，以对处
理器进行编程，从而使控制器执行本文所 述的功能。图2中示出的架构是可(或可不)使用图1中示出的控制器122 的部件(例如ram、rom、处理器、接口)的一个示例具体实施。
81.控制器122可包括修复电路212，其用于修复存储器单元或存储器 块。该修复可以包括刷新其当前位置的数据或者将数据重新编程为新的字 线或块作为执行不稳定字线维护的一部分，如下所述。
82.再次参考控制器122的模块，缓冲区管理器/总线控制器214管理随机 存取存储器(ram)216中的缓冲区，并且控制控制器122的内部总线仲 裁。ram可包括dram和/或sram。dram或动态随机存取存储器是一 种半导体存储器的形式，其中该存储器以电荷的形式存储。dram中的每 个存储器单元由晶体管和电容器制成。数据存储在电容器中。电容器由于 泄漏而释放电荷，因此dram是易失性设备。要将数据保存在存储器中， 必须定期刷新设备。相比之下，只要供电，sram或静态随机存取存储器 就会保留一个值。
83.只读存储器(rom)218存储系统引导代码。虽然图2所示为与控制 器分开定位，但在其他实施方案中，ram 216和rom 218中的一者或两者 可位于控制器内。在又其他实施方案中，ram和rom的部分可位于控制 器122内和控制器之外。此外，在一些具体实施中，控制器122、ram 216 和rom 218可位于隔开的半导体管芯上。
84.前端模块208包括提供与主机或下一级存储控制器的电接口的主机接 口220和物理层接口(phy)222。可取决于所使用的存储器的类型来选择 主机接口220的类型。主机接口220的示例包括但不限于sata、sataexpress、sas、光纤通道、usb、pcie以及nvme。主机接口220通常便 于数据、控制信号和定时信号的传送。
85.后端模块210包括纠错控制器(ecc)引擎224，该ecc引擎对从主 机接收的数据字节进行编码，并且对从非易失性存储器读取的数据字节进 行解码和纠错。命令定序器226生成命令序列，诸如编程命令序列和擦除 命令序列，以传输到非易失性存储器管芯108。raid(独立管芯的冗余阵 列)模块228管理raid奇偶校验的生成和故障数据的恢复。raid奇偶校 验可用作写入存储器设备100中的数据的附加级的完整性保护。在一些情 况下，raid模块228可为ecc引擎224的一部分。需注意，raid奇偶校 验可以作为额外的一个或多个管芯添加，如公共名称所暗示的那样，但也 可以在现有的管芯内添加，例如，作为额外的平面、额外的块或块内的额 外字线。存储器接口230将命令序列提供给非易失性存储器管芯108，并且 从该非易失性存储器管芯接收状态信息。闪存控制层232控制后端模块210 的整体操作。
86.存储器设备或装置100的附加部件包括媒体管理层238，该媒体管理 层执行非易失性存储器管芯108的存储器单元的损耗均衡。存储器系统还 包括其他分立部件240，诸如外部电气接口、外部ram、电阻器、电容器 或可与控制器122进行交互的其他部件。在另选的实施方案中，物理层接 口222、raid模块228、媒体管理层238和缓冲区管理/总线控制器214中 的一者或多者是控制器122中不必要的任选部件。
87.闪存转换层(ftl)或媒体管理层(mml)238可被集成为可处理闪 存错误并与主机交互的闪存管理的一部分。具体地讲，mml可以是闪存管 理中的模块，并且可以负责nand管理的内部。具体地讲，mml 238可包 括存储器设备固件中的算法，该算法将来自主机的写入转换为对管芯108 的存储器结构126(例如，闪存存储器)的写入。可能需要mml 238，因 为：1)闪存存储器可能具有有限的耐久性；2)该闪存存储器可以只写入多 个页面；并且/或者
3)除非将闪存存储器作为块擦除，否则可以不写入该闪 存存储器。mml 238理解闪存存储器的这些潜在限制，这些限制可能对主 机不可见。因此，mml 238尝试将来自主机的写入转换为向闪存存储器的 写入。可使用mml 238来识别和记录不稳定位。该不稳定位的记录可用于 评估块和/或字线(字线上的存储器单元)的健康状况。
88.控制器122可与一个或多个存储器管芯108进行交互。在一个实施方 案中，控制器和多个存储器管芯(一起包括存储器设备100)实施固态驱动 器(ssd)，它可模拟、替换或代替主机内的硬盘驱动器，作为附网存储 (nas)设备等。另外，ssd不需要用作硬盘驱动器。
89.图3为包括图1的存储器结构126的示例3d配置中的一组块的存储器 设备或装置600的透视图。在基板上的为存储器单元(存储元件)的示例 块blk0、blk1、blk2和blk3，以及具有供块使用的电路的外围区域 604。例如，电路可包括可连接到块的控制栅极层的电压驱动器605。在一 种方法中，块中处于共同高度的控制栅极层被共同驱动。基板601还可承 载块下方的电路，连同一个或多个下部金属层，该一个或多个下部金属层 在导电路径中被图案化以承载电路的信号。这些块形成在存储器设备的中 间区域602中。在存储器设备的上部区域603中，一个或多个上部金属层 在导电路径中被图案化以承载电路的信号。每个块包括存储器单元的堆叠 区域，其中堆叠的交替层表示字线。在一种可能的方法中，每个块具有相 对的分层侧，竖直触点从该分层侧向上延伸至上部金属层，以形成与导电 路径的连接。虽然描绘了四个块作为示例，但是可以使用在x方向和/或y 方向上延伸的两个或更多个块。
90.在一种可能的方法中，这些块在平面中，并且在x方向上的平面的长 度表示到字线的信号路径在一个或多个上部金属层中延伸的方向(字线或 sgd线方向)，以及在y方向上的平面的宽度表示到位线的信号路径在一 个或多个上部金属层中延伸的方向(位线方向)。z方向表示存储器设备的 高度。这些块也可以布置在多个平面中。
91.图4描绘了图3的块中的一者的一部分的示例剖视图。该块包括交替 的导电层和介电层的叠堆610。在该示例中，除了数据字线层(或字线) wll0至wll10之外，导电层还包括两个sgd层、两个sgs层和四个虚 设字线层(或字线)wld1、wld2、wld3和wld4。介电层被标记为 dl0至dl19。此外，描绘了叠堆的包括nand串ns1和ns2的区域。每 个nand串涵盖存储器孔618或619，该孔填充有形成与字线相邻的存储 器单元的材料。在图6中更详细地示出了叠堆的区域622。
92.该叠堆610包括基板611、基板上的绝缘膜612和源极线sl的一部 分。ns1在叠堆的底部614处具有源极端613，并且在叠堆的顶部616处具 有漏极端615。金属填充的狭缝617和620可跨叠堆周期性地提供，作为延 伸穿过叠堆的互连件，诸如以将源极线连接到叠堆上方的线。狭缝可以在 形成字线期间使用，并且随后用金属填充。还描绘了位线bl0的一部分。 导电通孔621将漏极端615连接到bl0。
93.在一种方法中，存储器单元的块包括交替的控制栅极和介电层的叠 堆，并且存储器单元布置在叠堆中的竖直延伸的存储器孔中。
94.图5描绘了图4的叠堆中的存储器孔/柱直径的曲线图。竖直轴线与图 4的叠堆对准，并且描绘了由存储器孔618和619中的材料形成的柱的宽度 (wmh)，例如直径。在此类存储器设备中，蚀刻穿过叠堆的存储器孔具 有非常高的纵横比。例如，约25至30的深度与直径之比是常见的。存储 器孔可具有圆形剖面。由于蚀刻工艺，存储器孔和所得的柱宽度可
沿孔的 长度变化。通常，直径从存储器孔的顶部到底部逐渐变小(图5中的实 线)。也就是说，存储器孔为锥形的，在叠堆的底部变窄。在一些情况 下，在选择栅极附近的孔的顶部处出现略微变窄，使得存储器孔的直径在 从其顶部到底部逐渐变小之前略微变宽(长虚线)。例如，在该示例中， 存储器孔宽度在叠堆中的wl9的层级处最大。存储器孔宽度在wl10的层 级处略小，并且在wl8至wl0的层级处逐渐变小。
95.由于存储器孔和所得柱的直径的不均匀性，存储器单元的编程和擦除 速度可基于它们沿存储器孔的位置而变化。在存储器孔的底部具有相对较 小的直径的情况下，跨隧道氧化物的电场相对较强，使得与存储器孔的相 对较小直径部分相邻的字线中的存储器单元的编程和擦除速度较高。
96.在由短虚线表示的另一种可能的具体实施中，叠堆被制造成两层(也 在图12a中示出)。底层最先形成有相应的存储器孔。然后，顶层形成有 相应的存储器孔，该存储器孔与底层中的存储器孔对准。每个存储器孔为 锥形的，使得形成双锥形存储器孔，其中宽度增加，然后再次减小和增 加，从叠堆的底部移动到顶部。
97.图6描绘了图4的叠堆的区域622的近距离视图。存储器单元在字线 层和存储器孔的交叉处形成在叠堆的不同级。在该示例中，sgd晶体管 680和681设置在虚设存储器单元682和683以及数据存储器单元mc上 方。可沿存储器孔630的侧壁(sw)和/或在每个字线层内(例如，使用原 子层沉积)沉积多个层。例如，由存储器孔内的材料形成的每个柱699或 列可包括电荷俘获层663或膜，诸如氮化硅(si3n4)或其他氮化物、隧道 层664、沟道665(例如，包括多晶硅)和介电核心666。字线层可包括阻 挡氧化物/块高k材料660、金属阻挡层661和导电金属662(诸如钨)作为 控制栅极。例如，提供控制栅极690、691、692、693和694。在该示例 中，除了金属之外的所有层都在存储器孔中提供。在其他方法中，层中的 一些层可以在控制栅极层中。在不同的存储器孔中类似地形成附加柱。柱 可以形成nand串的柱状有源区域(aa)。
98.当对存储器单元进行编程时，电子存储在与存储器单元相关联的电荷 俘获层的一部分中。这些电子从沟道被吸引到电荷俘获层中，并且穿过隧 道层。存储器单元的vth与存储的电荷量成比例地增加。在擦除操作期 间，电子返回到沟道。
99.存储器孔中的每一者可填充有多个环形层，这些环形层包括阻挡氧化 物层、电荷俘获层、隧道层和沟道层。存储器孔中的每一者的核心区域填 充有主体材料，并且多个环形层位于存储器孔中的每一者中的核心区域和 字线之间。
100.nand串可被认为具有浮体沟道，因为沟道的长度没有形成在基板 上。此外，nand串由彼此上下堆叠的多个字线层提供，并且通过介电层 彼此分开。
101.图7a描绘了与图4一致的3d配置中的子块中的nand串的示例视 图。每个子块包括多个nand串，其中描绘了一个示例nand串。例如， sb0、sb1、sb2和sb3分别包括示例nand串700n、710n、720n和 730n。nand串具有与图4一致的数据字线、虚设字线和选择栅极线。在 块blk中，每个子块包括一组nand串，该组nand串在x方向上延伸 并且具有公共sgd线。nand串700n、710n、720n和730n分别位于子块 sb0、sb1、sb2和sb3中。块的编程可以按一次一个子块地发生。在每个 子块内，可遵循字线编程顺序，例如从wll0(源极侧字线)开始，并且 以一次一个字线前进至wll10(漏极侧字线)。
102.nand串700n、710n、720n和730n分别具有沟道700a、710a、720a 和730a。
103.另外，nand串700n包括sgs晶体管700和701、虚设存储器单元 702和703、数据存储器单元704、705、706、707、708、709、710、711、 712、713和714、虚设存储器单元715和716，以及sgd晶体管717和 718。
104.nand串710n包括sgs晶体管720和721、虚设存储器单元722和 723、数据存储器单元724、725、726、727、728、729、730、731、732、 733和734、虚设存储器单元735和736，以及sgd晶体管737和738。
105.nand串720n包括sgs晶体管740和741、虚设存储器单元742和 743、数据存储器单元744、745、746、747、748、749、750、751、752、 753和754、虚设存储器单元755和756，以及sgd晶体管757和758。
106.nand串730n包括sgs晶体管760和761、虚设存储器单元762和 763、数据存储器单元764、765、766、767、768、769、770、771、772、 773和774、虚设存储器单元775和776，以及sgd晶体管777和778。
107.在编程操作期间，可通过使用一个或多个编程遍来实现最终阈值电压 (vth)分布。例如，每个阶段可使用增量阶跃脉冲编程。在编程传输期 间，对选定的字线执行编程-验证迭代。编程-验证迭代包括编程部分，其中 将编程电压施加到字线，接着是执行一个或多个验证测试的验证部分。每 个编程状态具有验证电压，该验证电压用于对状态的验证测试。
108.图7b描绘了图7a的子块sb0-sb3的附加细节。描绘了示例存储器单 元，该存储器单元在x方向上沿着每个子块中的字线延伸。为简单起见， 每个存储器单元被描绘为立方体。sb0包括nand串700n、701n、702n和 703n。sb1包括nand串710n、711n、712n和713n，sb2包括nand串 720n、721n、722n和723n。sb3包括nand串730n、731n、732n和 733n。位线连接到nand串的组。例如，位线bl0连接到nand串 700n、710n、720n和730n，位线bl1连接到nand串701n、711n、721n 和731n，位线bl2连接到nand串702n、712n、722n和732n，并且位线 bl3连接到nand串703n、713n、723n和733n。传感电路可以连接到每 个位线。例如，感测电路780、781、782和783连接到位线bl0、bl1、 bl2和bl3。可以为感测电路提供位线电压源。
109.可以对一个字线中的选定的单元和一次一个子块进行编程和读取。这 允许每个选定的单元由相应的位线和/或源极线控制。例如，sb0中的存储 器单元的示例组795连接到wll4。类似地，组796、797和798包括 sb1、sb2和sb3中的数据存储器单元连接到wll4。在该示例中，源极线 sl0-sl3由电压源slvs连接并以公共电压驱动。
110.在另一种可能的具体实施中，源极线是分开的，并且可以在相应的电 压下驱动。
111.图7c描绘了示例存储器单元790。存储器单元包括接收字线电压 vwl、电压vd的漏极、电压vs的源极和电压vch的沟道的控制栅极cg。 在编程期间，单元具有正控制栅极至沟道电压，该正控制栅极至沟道电压 将电子吸引到电荷俘获层中。在擦除期间，单元具有从电荷俘获层排斥电 子的正沟道至栅极电压。
112.图8描绘了存储器单元的示例vth分布，其中使用了八个数据状态。 er、a、b、c、d、e、f和g状态分别具有vth分布820、821、822、 823、824、825、826和827。对于a、b、c、d、e、f和g状态，分别有 验证电压vva、vvb、vvc、vvd、vve、vvf和vvg，并且分别有读取 电压vra、vrb、vrc、vrd、vre、vrf和vrg，并且分别有位的示例编码 111、110、100、000、010、011、001和101。位格式为：up/mp/lp。
113.在这种情况下，存储器单元各自以八个数据状态中的一者存储三位数 据。描绘了每个状态的示例位分配。下部位、中间位或上部位可以分别表 示下部页、中间页或上部页的数据。除了擦除状态er之外，还使用七个编 程数据状态a、b、c、d、e、f和g。利用这些位序列，可通过使用vra 和vre的读取电压(例如，控制栅极或字线电压)读取存储器单元来确定 下页的数据。如果vth<＝vra或vth>vre，则下部页(lp)位＝1。如果 vra<vth<＝vre，则lp＝0。一般来讲，在施加读取电压时，存储器单元可 由感测电路感测。如果存储器单元在感测时间处于导电状态，则其阈值电 压(vth)小于读取电压。如果存储器单元处于非导电状态，则其vth大于 读取电压。
114.用于读取数据页的读取电压通过在针对每种状态的编码位(代码字) 中，从0到1或从1到0的过渡来确定。例如，lp位在er和a之间从1过 渡到0，并且在d和e之间从0过渡到1。因此，lp的读取电压为vra和 vre。
115.可通过使用读取电压vrb、vrd和vrf读取存储器单元来确定中间页 的数据。如果vth<＝vrb或vrd<vth<＝vrf，则中间页(mp)位＝1。如果 vrb<vth<＝vrd或vth>vrf，则mp＝0。例如，mp位在a和b之间从1过 渡到0，在c和d之间从0过渡到1，并且在e和f之间从1过渡到。因 此，mp的读取电压为vrb、vrd和vrf。
116.可以通过使用vrc和vrg的读取电压读取存储器单元来确定上页的数 据。如果vth<＝vrc或vth>vrg，则上部页(up)位＝1。如果 vrc<vth<＝vrg，则up＝0。例如，up位在b和c之间从1过渡到0，并且 在f和g之间从0过渡到1。因此，up的读取电压为vrc和vrg。
117.如前所述，存储器装置的增加的平均电流消耗(icc)可不利地影响利 用该存储器装置100、600的移动设备的电池寿命。因此，较小的平均电流 消耗导致移动设备的更可持续的操作。然而，电流消耗峰值相当重要。如 果电流消耗峰值超过系统的规格，则电源将被淬火且存储器装置将不起作 用。此外，可实施子块模式操作，以允许用户在存储器装置的容量增加时 一次仅对一个子块进行编程。
118.代替如图7a和图7b所示的划分子块，可如图9所示布置存储器单元 块900，该存储器单元被布置成串并连接到在叠堆中彼此叠置的字线(即， 基于字线的子块方法而不是基于串的子块方法)。如图所示，块900被分 成被配置为在子块模式下作为整体被编程的第一子块902和第二子块904。 因此，子块模式允许用户分别对第一子块902(子块0)或第二子块904 (子块1)进行编程。虽然仅示出了两个子块902、904，但应当理解，可 利用任何数量的子块。
119.在存储器装置100、600的操作期间，开放块为常见的情况。据观察， 例如当块900在存储器装置100、600的读取期间未被完全编程(即，打开 块)时，峰值icc和平均icc两者均增加。类似地，对于子块操作，当多个 子块902、904中的一者未被编程时，峰值icc和平均icc两者均也增大。在 一些情况下，当仅对第一子块902(子块0)或第二子块904(子块1)进 行编程时，可执行读取操作。如图10a最佳所示，在第一情况(即，情况 1)下，对示例存储器装置100、600的第一子块902进行编程，而第二子 块904为空(即，未被编程)。在第二情况(即，情况2)下，对示例存储 器装置100、600的第二子块904进行编程，而第一子块902为空(即，未 被编程)。图10b示出了与全块条件相比，示例存储器装置100、600在第 一情况下的字线24和第二情况下的字线72的读取操作期间的电流消耗。 读取操作包括清洁沟道或存储器孔中的残余电子的读取通过电压尖峰 (即，预读取或vread尖峰)和遵循vread尖峰的
读取验证阶段两者。 如图所示，第一和第二情况下的峰值电流消耗和平均电流消耗均高于全块 条件。具体地讲，观察到峰值电流消耗和平均电流消耗主要在读取验证阶 段期间较高。
120.图11示出了第一情况(子块情况1)、第二情况(子块情况2)和全 块条件的电流消耗峰值和平均电流消耗的字线依赖性，其中字线被指示为 第一(例如，wl0)最靠近基板611(图4)并且最后(例如，wl100)最 远离基板611。观察到峰值电流消耗相对于字线数量增加(在图4的z方向 上更远离基板611的数量增加)的弱趋势。如图所示，子块模式下的测量 或读取使峰值电流消耗和平均电流消耗分别提高了约3.6％-7％和7.4％
-ꢀ
8.2％。
121.图12a示出了存储器装置100、600的两层的示例布置。如所论述，装 置100、600包括存储器单元块900，该存储器单元被布置成串并连接到在 叠堆中彼此叠置的字线。装置100、600的存储器单元包括连接到特定字线 906(例如，在任何给定时间读取字线)的特定组的存储器单元。装置 100、600还包括耦合到字线的控制电路(例如，控制电路110和控制器 122)。下部层908中的下部存储器孔(mh)的偏置电压可为默认读取通 过电压(vread)或较低读取通过电压(vreadl)，并且vreadl电 压的施加边界可由控制电路确定(例如，使用lay_read_en)。 vreadl小于默认读取通过电压(vread)并且有助于补偿存储器孔的物 理形状。然而，虽然存在vreadl或vread设定，但是与相同字线上的 全块条件(即，两个子块902、904均被编程)相比，对于半编程子块条件 (即，仅子块902、904中的一者被编程，而另一个为空或未被编程)，电 流消耗峰值和平均电流消耗可更大。将相同的vread偏置(vreadl或 vread)施加到特定字线906之外的字线加上偏移数量的字线(例如， wln 2，偏移为二)。如果是半编程子块条件，则空层908、910或子块 902、904与闭合或全块条件相比表现出更强的沟道反转，并且导致更高的 电流消耗(icc)，如图12b所示。虽然特定字线906和边界字线912(编 程存储器单元与未被编程的存储器单元之间的字线)在图12a中被示出为 相同的字线，但是应当理解，它们也可为单独的字线。
122.因此，为了帮助减小峰值电流消耗和平均电流消耗(icc)，控制电路 (例如，控制电路110和控制器122)被配置为响应于在子块模式下操作的 装置来确定正在读取的特定组是否在第二子块904中。因此，当装置100、 600接收到读取命令时，它确定其是否是子块模式读取操作。控制电路被进 一步配置为基于正被读取的特定组是否在第二子块904中，确定第一子块 902和第二子块904中的一者是否未被编程。控制电路基于第一子块902和 第二子块904中的一者是否未被编程，在读取特定组(即，连接到特定字 线906的存储器单元)的同时，将经调整的读取电压(例如，较小的 vread)施加到第一子块902和第二子块904中的一者的字线。根据一个 方面，经调整的读取电压小于默认读取通过电压(vread)。
123.更详细地，控制电路被配置为响应于确定正被读取的特定组是否在第 二子块904中，确定存储器单元的第一子块902是否未被编程。控制电路 被进一步配置为响应于确定存储器单元的第一子块902未被编程，将经调 整的读取电压(例如，较小的vread)施加到第一子块902的字线。在读 取特定组的存储器单元的同时，控制电路还将读取电压(vcgrv)施加到特 定字线906，并且将默认读取通过电压(vread)施加到第二子块904的 字线。
124.然而，如果第一子块902不为空，而是被编程，则控制电路将执行读 取操作，但不将经调整的读取电压(例如，较小的vread)施加到第一子 块902的字线。因此，控制电路被进一步配置为响应于确定存储器单元的 第一子块902被编程，将默认读取通过电压
(vread)施加到第一子块 902的字线。响应于确定存储器单元的第一子块902被编程，控制电路还将 默认读取通过电压(vread)施加到第二子块904的字线。此外，控制电 路被配置为在读取特定组的存储器单元的同时，将读取电压(vcgrv)施加 到特定字线906。
125.控制电路被进一步配置为响应于确定正被读取的特定组不在第二子块 904中，确定存储器单元的第二子块904是否未被编程。控制电路被进一步 配置为响应于确定存储器单元的第二子块904未被编程，将经调整的读取 电压(例如，较小的vread)施加到第二子块904的字线。此外，控制电 路被配置为在读取特定组的存储器单元的同时，将读取电压(vcgrv)施加 到特定字线906，并且将默认读取通过电压(vread)施加到第一子块 902的字线。
126.然而，如果第二子块904不为空，而是被编程，则控制电路将执行读 取操作，但不将经调整的读取电压(即，较小的vread)施加到第二子块 904的字线。因此，控制电路被配置为响应于确定存储器单元的第二子块 904被编程，将默认读取通过电压(vread)施加到第二子块904的字 线。控制电路被进一步配置为响应于确定存储器单元的第二子块904被编 程，将默认读取通过电压(vread)施加到第二子块904的字线。在读取 特定组的存储器单元的同时，控制电路还将读取电压(vcgrv)施加到特定 字线906。
127.字线还包括与叠堆中的特定字线906相邻的至少一条第一相邻字线 918和也与叠堆中的特定字线906相邻的至少一条第二相邻字线920。虽然 图12a中仅示出了至少一条第一相邻字线918和第二相邻字线920中的每 一者的一者，但是也可设想至少一条第一相邻字线918和第二相邻字线920 的其他量。控制电路还在读取特定组的存储器单元的同时，将高于默认读 取通过电压(vread)的相邻字线电压(vreadk)施加到至少一条第一 相邻字线918和第二相邻字线920中的每一者。
128.如上所述，控制电路被配置为确定第一子块902和/或第二子块904是 被编程的还是空的(即，未被编程)。因此，根据一个方面，装置100、 600包括存储在存储器单元(例如，存储器结构126)中的逻辑到物理 (l2p)表913a(图1)和存储在随机存取存储器(例如，ram 122b)中 的临时l2p表913b(图1)。l2p表913a和临时l2p表913b两者均被配 置为存储关于装置100、600的哪些块900和/或子块902、904被使用 (即，被编程)或为空(即，未被编程)的信息。l2p表913a中的条目可 例如含有逻辑存储器页的物理地址。l2p表913a中的条目还可含有关于装 置100、600的存储器单元的页面的附加信息。因此，每当装置100、600 打开新的块900以供使用时，控制电路被配置为将信息写入存储器单元 中，例如临时l2p表913b中，以确保存储在新的块900中的任何数据可在 稍后的时间被定位。如果控制电路接收到装置100、600的功率循环被计划 的指示，则控制电路将把来自ram中的临时l2p表913b的所有信息转储 到存储器单元中，以在功率循环期间将其保持在那里。如果功率循环是突 然断电，则关于使用装置100、600的哪些块900和/或子块902、904的一 些信息可能丢失。因此，控制电路被配置为恢复此类信息(例如，通过使 用存储在存储器单元中的l2p表913a对开放块900执行搜索)。因此，控 制电路被配置为使用l2p表913a和临时l2p表913b中的至少一者来确定 第一子块902是否未被编程。控制电路被进一步配置为使用l2p表913a和 临时l2p表913b中的至少一者来确定第二子块904是否未被编程。
129.已经针对存储器装置100、600在子块模式下操作的情况论述了上述操 作；然而，控制电路可替代地确定装置100、600不在子块模式下操作。装 置100、600在除子块模式之
外的模式下的操作可如2019年11月19日提交 的标题为“peak and average current reduction for open block condition(开 放块条件下的峰值和平均电流降低)”的美国专利申请序列号16/688587阐 述的那样执行，该专利申请以引用方式并入本文。一般来讲，响应于装置 100、600不在子块模式下操作，控制电路被配置为确定块900的存储器单 元是否全部被编程。控制电路被进一步配置为响应于确定块900的存储器 单元未全部被编程，确定将字线分成连接到被编程的存储器单元的第一字 线组914和连接到未被编程的存储器单元的第二字线组916的边界字线 912。控制电路被进一步配置为在读取特定组的存储器单元(连接到特定字 线906的存储单元)的同时，将增量调整的读取电压施加到第二字线组916 的子集，该增量调整的读取电压为默认读取通过电压(vread)减去增量 (δ)电压，该第二字线组的子集与叠堆(例如，叠堆610)中的边界字线 912隔开至少偏移数量的字线。第二字线组916的子集可包括任何数量的字 线(例如，两条字线)，直到整个第二字线组916。同时，控制电路在读取 特定组的存储器单元的同时，可将默认读取通过电压(vread)或较低读 取通过电压(vreadl)施加到叠堆中的第一字线组914。字线的偏移数 量可为二(即，wln 2，偏移为二)；然而，应当理解，可设想其他偏移 量。此外，增量(δ)电压也可为边界字线912的位置的函数。
130.重新参考除图12a之外的图5，串中的每一者包括存储器孔(例如， 存储器孔618、619)，该存储器孔竖直延伸穿过叠堆并具有在叠堆中彼此 竖直对准的多个层(例如，下部层908和上部层910)，并且每个包括存储 器单元的一部分。因此，字线可包括层外围字线922，该层外围字线耦合到 多个层(例如，下部层908)中的一者，并且被设置成与叠堆中的多个层 (例如，上部层910)中的另一者相邻并在其下方。此外，字线可包括设置 在叠堆的顶部处并覆盖字线的其余部分的最后字线924。根据一个方面，下 部层908包括存储器单元的第一子块902，并且上部层910包括存储器单元 的第二子块904；然而，应当理解，子块902、904可包括多于两个子块 902、904，并且它们可以与上部层908和下部层910不同的方式布置。
131.重新参见图4，存储器装置100、600还可包括基板611，该基板具有 从(即，x方向)并沿纵向轴线(即，y方向)横向延伸的主表面。字线沿 基板的主表面纵向延伸并且在基板的主表面上方延伸，并且沿垂直于纵向 轴线的竖直轴线(即，z方向)与字线之间的绝缘层交替，以形成叠堆。例 如，连接到字线的存储器单元被编程为沿竖直轴线从最靠近基板611的下 部层908或上部层910开始(例如，对于下部层908以wll0开始)，并 且沿竖直轴线以最远离基板611的存储器单元结束。此外，下部层908(例 如，存储器单元的第一子块902)可例如比上部层910(例如，存储器单元 的第二子块904)更靠近基板611(沿竖直轴线)。
132.参考图13，还提供了一种操作存储器装置的方法，该存储器装置包括 存储器单元块，该存储器单元被布置成串并连接到在叠堆中彼此叠置的字 线。如上所述，块900可被分成被配置为在子块模式下作为整体被编程的 第一子块902和第二子块904。存储器单元的块900还包括连接到特定字线 906的特定组。该方法包括以下步骤：1000响应于在子块模式下操作的装 置，确定正被读取的特定组是否在第二子块904中；以及1002基于正被读 取的特定组是否在第二子块904中，确定第一子块902和第二子块904中 的一者是否未被编程。该方法继续到1004，基于第一子块902和第二子块 904中的一者是否未被编程，在读取特定组的同时，将经调整的读取电压施 加到第一子块902和第二子块904中的一者的字线。
133.更详细地且如图14中最佳地示出，该方法包括以下步骤：1006确定装 置100、600是否正在子块模式下操作。该方法还包括以下步骤：1008响应 于确定正被读取的特定组是否在第二子块904中，确定存储器单元的第一 子块902(例如，下部层908)是否未被编程(在以下步骤之后：1000响应 于在子块模式下操作的装置，确定正被读取的特定组是否在第二子块904 中)。该方法进行到以下步骤：1010响应于确定存储器单元的第一子块 902未被编程，将经调整的读取电压施加到第一子块902的字线。该方法的 下一个步骤是1012在读取特定组的存储器单元的同时，将读取电压 (vcgrv)施加到特定字线906，并且将默认读取通过电压(vread)施加 到第二子块904的字线。该方法进行到1014，响应于确定存储器单元的第 一子块902被编程，将默认读取通过电压(vread)施加到第一子块902 的字线。接下来，1016响应于确定存储器单元的第一子块902被编程，将 默认读取通过电压(vread)施加到第二子块904的字线。该方法的下一 个步骤是1018在读取特定组的存储器单元的同时，将读取电压(vcgrv) 施加到特定字线906。
134.该方法还包括以下步骤：1020响应于确定正被读取的特定组不在第二 子块904中，确定存储器单元的第二子块904是否未被编程。该方法进行 到以下步骤：1022响应于确定存储器单元的第二子块904未被编程，将经 调整的读取电压施加到第二子块904的字线。该方法的下一个步骤是1024 在读取特定组的存储器单元的同时，将读取电压(vcgrv)施加到特定字线 906，并且将默认读取通过电压(vread)施加到第一子块902的字线。 此外，该方法进行到以下步骤：1026响应于确定存储器单元的第二子块 904被编程，将默认读取通过电压(vread)施加到第二子块904的字 线。该方法还包括以下步骤：1028响应于确定存储器单元的第二子块904 被编程，将默认读取通过电压施加到第一子块902的字线，以及1030在读 取特定组的存储器单元的同时，将读取电压(vcgrv)施加到特定字线 906。
135.如所论述，串中的每一者均包括存储器孔(例如，图4的存储器孔 618或619)，该存储器孔竖直延伸穿过叠堆并具有在叠堆中彼此竖直对准 的多个层(例如，下部层908和上部层910)，并且每个包括存储器单元的 一部分(参见例如图5和图12a)。同样，字线包括与叠堆中的特定字线 906相邻的至少一条第一相邻字线918和与叠堆中的特定字线906相邻的至 少一条第二相邻字线920。因此，该方法还包括以下步骤：1032在读取特 定组的存储器单元的同时，将高于默认读取通过电压的相邻字线电压施加 到至少一条第一相邻字线918和第二相邻字线920中的每一者。此外，预 定的第一组字线(用于第一子块902的存储器单元的那些字线，例如下部 层908)可与第一子块902相关联，并且预定的第二组字线(用于第二子块 904的存储器单元的那些字线，例如上部层910)可与第二子块904相关 联。装置100、600包括存储在存储器单元(例如，存储器结构126)中的 逻辑到物理(l2p)表913a和存储在随机存取存储器(例如，ram 122b) 中的临时l2p表913b，每个被配置为存储关于装置100、600的哪些块900 和/或子块902、904被使用(即，被编程)或为空(即，未被编程)的信 息。因此，该方法包括以下步骤：1034使用l2p表913a和临时l2p表 913b中的至少一者来确定第一子块902是否未被编程。该方法还包括以下 步骤：1036使用l2p表913a和临时l2p表913b中的至少一者来确定第二 子块904是否未被编程。
136.虽然当在子块模式下操作时，上述方法步骤由装置100、600执行，但 是响应于装置100、600不在子块模式下操作，可执行以下步骤。具体地 讲，该方法还包括以下步骤：1038确定该块的存储器单元是否全部被编 程。接下来，1040响应于确定块900的存储器单
元未全部被编程，确定将 字线分成连接到正被编程的存储器单元的第一字线组914和连接到未被编 程的存储器单元的第二字线组916的边界字线912。该方法继续以下步骤： 1042在读取特定组的存储器单元的同时，将读取电压(vcgrv)施加到特定 字线906。该方法的下一个步骤是1044在读取特定组的存储器单元的同 时，将增量调整的读取电压施加到字线的子集，该增量调整的读取电压为 默认读取通过电压(vread)减去增量电压，该字线的子集连接到未被编 程的存储器单元并与叠堆中的边界字线912隔开至少偏移数量的字线。
137.重新参考图8，存储器单元中的每一者的阈值电压可在限定与阈值电 压分布相关联的多个数据状态的阈值电压的共同范围内。过驱动电压已知 为在读取特定组的存储器单元的同时施加到特定组之外的存储器单元的字 线的电压，其中该特定组之外的存储器单元处于导电状态(例如，施加到 串的其他存储器单元以使其在读取特定组时具有导电性的通过电压)。更 详细地讲，在充分高于存储器单元的最高阈值电压的电平下选择默认读取 通过电压，以确保未选择的存储器单元处于导电或导通状态。例如，状态 e、a、b和c的阈值电压可分别假定为-2v、0v、2v和4v，并且在没 有温度补偿的情况下，默认读取通过电压可为6v。在这种情况下，状态e 中的存储元件被过驱动6-(-2)＝8v、状态a中的存储元件被过驱动6-0＝6 v，状态b中的存储元件被过驱动6-2＝4v，并且状态c中的存储元件被 过驱动6-4＝2v。虽然未选择存储器单元在每种情况下均处于导电状态， 但其导电性将基于其被过驱动的程度而变化。更多过驱动的未选择存储器 单元更导电，因为其具有更小的源极-漏极电阻和更大的载流能力。类似 地，过驱动较少的未选择存储器单元较不导电，因为其具有更大的源极-漏 极电阻和更小的载流能力。因此，与所选择的或特定的组处于相同nand 串中的存储器单元将基于其编程状态具有不同的导电性，即使它们全部处 于大致导电状态。
138.图15示出了每个数据状态的示例中值阈值电压和对应的过驱动电压。 对于示例装置100、600，第一情况(情况1)在图16a中示出，其中第一 子块902被编程且第二子块904为空(未被编程)或被编程到与具有图15 所示的中值阈值电压的数据状态(a、b、c、d、e、f)中的一者相关联 的阈值电压。在图16b中，利用每个数据状态的过驱动相对于第一情况的 数据状态绘制每个数据状态的平均电流消耗，以模拟空的子块904的所应 用的vread。类似地，对于示例装置100、600，在图17a中示出了第二 情况(情况2)，其中第二子块902被编程且第一子块902为空(未被编 程)或被编程到与具有图15所示的中值阈值电压的数据状态(a、b、c、 d、e、f)中的一者相关联的阈值电压。在图17b中，利用每个数据状态 的过驱动相对于第一情况的数据状态绘制每个数据状态的平均电流消耗， 以模拟空的子块902的所应用的vread。在示例装置100、600中，模拟 结果显示，经调整的读取电压可选择为大约3.6v(在e状态和f状态的过 驱动电压之间)。具体地讲，空层908、910(第一子块902和第二子块 904)的大约3.6v的经调整读取电压可实现与闭合块条件(当两个子块 902、904均被编程且不为空时)相比类似水平的平均电流消耗。因此，控 制电路(例如，控制电路110和控制器122)被进一步配置为基于根据多个 数据状态选择的预定过驱动电压来选择经调整的读取电压(即，较小的 vread)。
139.图18a示出了第一情况(情况1)，其中第一子块902被编程且第二 子块904被编程到e数据状态(而不为空)。图18b示出了用于处于第一 情况下的第一子块902中的特定字线(wl24)的读取随时间的电流消耗。 图19a示出了第二情况(情况2)，其中第二子块904被编
程且第一子块 902被编程到e数据状态(而不为空)。图19b示出了用于处于第二情况 下的第二子块904中的特定字线(wl72)的读取随时间的电流消耗。换句 话讲，在空层908、910上对e数据状态进行编程，以模拟在读取经编程子 块902、904的字线时，将经调整的读取电压施加到空的子块902、904。如 图所示，当读取经编程子块902、904的字线时，将经调整的读取电压施加 到空的子块902、904减少了存储器孔沟道上的vread过驱动，并且因此 有效地将平均和峰值电流消耗减少到与位线斜线升之后(例如，r4时钟之 后)的全块条件相当。
140.显然，在不脱离所附权利要求中限定的范围的情况下，可对本文所述 和示出的内容进行改变。已出于说明和描述的目的提供了实施方案的前述 描述。它并不旨在穷举或限制本公开。特定实施方案的各个元件或特征部 通常不限于该特定实施方案，但在适用的情况下为可互换的，并且可用于 选定的实施方案中，即使没有具体示出或描述。同样的情况也可在许多方 面有所不同。此类变型不应视为脱离本公开，并且所有此类修改均旨在包 括在本公开的范围内。
141.本文所用的术语仅出于描述特定示例实施方案的目的，而非旨在进行 限制。如本文所用，除非上下文另外清楚地指明，否则单数形式“一 个”、“一种”和“所述”可旨在也包括复数形式。术语“包括 (comprises)”、“包括(comprising)”、“包括(including)”和“具 有(having)”为包括性的，并且因此指定所述特征、整数、步骤、操作、 元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操 作、元件、部件和/或其组的存在或添加。除非特别标识为执行顺序，否则 本文所述的方法步骤、过程和操作不应理解为必须要求它们以所论述或所 示的特定顺序执行。还应当理解，可采用附加的或另选的步骤。
142.当元件或层被称为“在另一元件或层上”、“接合到另一元件或 层”、“连接到另一元件或层”或“耦合到另一元件或层”时，该元件或 层可直接在另一元件或层上、接合到另一元件或层、连接或耦合到另一元 件或层，或者可存在居间元件或层。相比之下，当元件被称为“直接在另 一元件或层上”、“直接接合到另一元件或层”、“直接连接到另一元件 或层”或“直接耦合到另一元件或层”时，可不存在居间元件或层。用于 描述元件之间的关系的其他词语应当以类似的方式解释(例如，“在......之 间”与“直接在......之间”、“相邻”与“直接相邻”等)。如本文所用， 术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。
143.虽然术语“第一”、“第二”、“第三”等在本文中可用于描述各种 元件、部件、区域、层和/或区段，但这些元件、部件、区域、层和/或区段 不应受这些术语的限制。这些术语可仅用于将一个元件、部件、区域、层 或区段与另一个区域、层或区段区分开。除非上下文明确指出，否则诸如
ꢀ“
第一”、“第二”和其他数字术语的术语在用于本文时并不暗指顺序或 次序。因此，在不脱离示例实施方案的教导内容的情况下，下文论述的第 一元件、部件、区域、层或区段可被称为第二元件、部件、区域、层或区 段。
144.为了便于描述，本文可使用空间相对术语诸如“内(inner)”、“外 (outer)”、“下面(beneath)”、“下方(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”、“顶部 (top)”、“底部(bottom)”等来描述一个元件或特征部与另一个元件 (一个或多个)或特征部(一个或多个)的关系，如图所示。除了图中描 绘的取向之外，空间相对术语可旨在涵盖使用或操作中的设备的不同取 向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征部“下 方(below)”或“下面(beneath)”的元件将被取向为在其他元件或特征 部“上
方(above)”。因此，示例术语“下方(below)”可涵盖上方和 下方的取向。该设备可以其他方式取向(旋转90度或处于其他取向)，并 且相应地解释本文所用的空间相对描述。