用于RRAM单元的混合式自跟踪参考电路的制作方法

本发明实施例涉及一种用于rram单元的混合式自跟踪参考电路。

背景技术：

存储器器件用于存储半导体器件和系统中的信息。电阻性随机存取存储器(resistiverandom-accessmemory；rram)单元为基于电阻中的变化来存储信息的存储单元。大体而言，rram单元包含可依序堆叠的底部电极、电阻性开关层以及顶部电极的存储节点。电阻性开关层的电阻根据所施加电压变化。rram单元可处于电阻不同的多个状态。每个不同的状态可表示数字信息。可通过在电极之间施加预定电压或电流来改变状态。只要不执行预定操作，就能保持状态。

技术实现要素：

本发明实施例提供一种用于电阻性随机存取存储器(rram)单元的电流参考电路，包括：可配置电阻器网络，其中所述可配置电阻器网络配置成模拟所述rram单元的电阻性元件；副本存取路径，其中所述副本存取路径连接到所述可配置电阻器网络的第一端子，且其中所述副本存取路径模拟与所述rram单元相关联的存取路径；副本选择器电路，其连接到所述可配置电阻器网络的第二端子，且其中所述副本选择器电路模拟与所述rram单元相关联的选择器电路；阶跃电流产生器电路，其连接到所述可配置电阻器网络，其中所述阶跃电流产生器用于调整由所述电流参考电路提供的参考电流电平；以及其中所述副本存取路径、所述可配置电阻器网络、所述副本选择器电路以及所述阶跃电流产生器电路配置成跟踪工艺、电压以及温度(pvt)变化。

本发明实施例提供一种系统，包括：电阻性随机存取存储器(rram)器件，其中所述rram器件包含：rram单元；存取路径的第一端子，其连接到所述rram单元的第一端子；以及选择器电路，其连接到所述rram单元的第二端子；电流参考电路；以及感测放大器电路，包含两个输入端子。电流参考电路包含：可配置电阻器网络，其中所述可配置电阻器网络配置成模拟所述rram单元的电阻性元件；副本存取路径，其中所述副本存取路径的第一端子连接到所述可配置电阻器网络的第一端子，且其中所述副本存取路径模拟与所述rram单元相关联的所述存取路径；以及副本选择器电路，连接到所述可配置电阻器网络的第二端子，且其中所述副本选择器电路模拟与所述rram单元相关联的所述选择器电路。存取路径的第二端子连接到所述感测放大器电路的一个输入端子，且所述副本存取路径的第二端子连接到所述感测放大器电路的另一输入端子。

本发明实施例提供一种方法，包括：将第一rram器件或第二rram器件中的一个选择性地连接到感测放大器的第一输入端，其中所述第一rram器件和所述第二rram器件中的每一个包含rram单元；配置参考电路以模拟所述已选择的第一rram器件或所述已选择的第二rram器件；通过跟踪工艺、电压以及温度(pvt)变化的所述参考电路产生参考电流；将所述参考电路选择性地连接到所述感测放大器的第二输入端；以及通过所述感测放大器将所述已选择的第一rram器件或所述已选择的第二rram器件的电流值与参考电流进行比较，以从所述第一rram单元或所述第二rram单元读取数据。

附图说明

图1示出根据一些实施例的用于存储器器件的实例自跟踪参考电路的框图。

图2示出根据一些实施例的用于存储器器件的实例自跟踪参考电路的电路图。

图3a与图3b示出可配置电阻器网络112的两个实例配置的电路图。

图4a、图4b以及图4c示出副本选择器迷你阵列116的三个实例配置的电路图。

图5示出rram单元电流与位计数之间的实例关系以及阶跃电流注入对所述关系的效果的曲线图500。

图6示出使用自跟踪参考电路从rram单元读取数据的实例方法。

具体实施方式

以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来简化本公开。当然，这些组件和布置仅为实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征，使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这一重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为易于描述，本文中可使用例如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”和类似者的空间相对术语，以描述如图式中所示出的一个元件或特征与另一(一些)或多个元件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。

由于其低成本和对逻辑工艺的相容性，rram为用于嵌入式应用的有前景的非易失性存储器技术。然而，rram的可靠性与其电阻状态或灯丝尺寸相关。写入/验证工艺常用于实现目标电阻状态。读取感测放大器可用于进行验证工艺且可确保读取裕度(readwindow)已建立。

现有技术使用恒定电流源进行读取/验证操作。然而，在较宽的温度范围内使用恒定电流源进行验证会导致rram元件写入过多/不足。一旦过度设置/复位(over-set/reset)rram，rram的耐久性就会降低且rram单元仅可以更少计数写入。一旦弱设置/复位(weak-set/reset)rram，rram的保持力就会减少且rram单元数据可易于丢失。因此，在较宽的温度范围内使用恒定电流电平可能会影响rram的可靠性。

所公开实例提供一种自跟踪参考电路，此自跟踪参考电路在写入操作之后补偿ir降且在不同温度下实现目标电阻状态。所公开的自跟踪参考电路包含副本存取路径、可配置电阻器网络、副本选择器迷你阵列以及阶跃电流产生器，以提供工艺、电压以及温度(pvt)跟踪电平执行验证和正常读取操作。

图1示出根据一些实施例的用于存储器器件的实例自跟踪参考电路的框图100。在一些实例中，自跟踪参考电路用于电阻性存储单元102，例如电阻性随机存取存储器(rram)单元。其它实例也是可能的。电阻性存储单元包含具有布置在导电电极之间的高k介电材料层的电阻性元件，所述导电电极安置在后段工艺(back-end-of-the-line；beol)金属化堆叠内。电阻性存储单元配置成基于电阻性状态之间的可逆转换工艺操作。这个可逆转换通过在高k介电材料层中选择性地形成导电灯丝来实现。举例来说，可通过施加跨越导电电极的电压以形成延伸穿过高k介电材料层的导电丝，以使通常绝缘的高k介电材料层导电。具有第一(例如，高)电阻性状态(highresistivestate；hrs)或复位的电阻性存储单元对应于第一数据值(例如，逻辑‘0’)，且具有第二(例如，低)电阻性状态(lowresistivestate；lrs)或设置的电阻性存储单元对应于第二数据值(例如，逻辑‘1’)。

在所公开实例中，rram单元102的一个端子连接到将rram单元102连接到感测放大器电路108的存取路径104。rram单元102的另一端子连接到选择器电路106。通常地，存取路径104配置成使用一或多个晶体管来切换，以实现对感测放大器电路108的操作更大的控制。在rram存储器器件中，选择器器件通常用于抑制可能减少感测裕度的漏电流。在一些实例中，选择器电路106与rram存储单元102串联连接且可使用一或多个晶体管来实施。在其它实例中，选择器电路可使用二极管来实施。其它实施方案也是可能的。

在一些实例中，为了读取rram单元的电流且解密存储在rram单元中的数据位(databit)，可使用感测放大器电路108。感测放大器电路108可为电流模式的感测放大器电路，所述电流模式的感测放大器电路可设计成具有低输入阻抗以使得大部分rram电流可传导到感测放大器电路108自身内。感测放大器电路接收来自rram单元102的电流且将所述电流与参考阈值电流进行比较。基于比较，可确定rram单元102的状态。通常地，恒定参考电流用作在感测放大器电路108处与rram器件电流进行比较的阈值电流。在验证工艺期间使用恒定参考电流来建立读取裕度并不考虑pvt变化。所公开实例使用考虑pvt变化的自跟踪参考电路且因此增加了rram的可靠性。

在一些实例中，包含可配置电阻器网络112、副本存取路径114、副本选择器迷你阵列116以及阶跃电流产生器118的自跟踪参考电路110用于为验证和正常读取操作提供pvt跟踪电平。参照图2至图5进一步详细描述自跟踪参考电路110的每一个组件。

图2示出根据一些实施例的用于存储器器件的实例自跟踪参考电路的电路图200。实例电路200示出共用自跟踪参考电路的两个rram器件。举例来说，在所公开实例200中，两个rram器件包含共用中心自跟踪参考电路的左侧rram器件和右侧rram器件。其它配置也是可能的。

在一些实例中，左侧rram器件包含可连接到存取路径204和选择器_l器件210的rram_l单元202，右侧rram器件包含可连接到存取路径214和选择器_r器件220的rram_r单元212，且中心自跟踪参考电路包含可配置电阻器网络112、副本存取路径114以及副本选择器迷你阵列116。在一些实例中，自跟踪参考电路架构也包含阶跃电流产生器电路118。

在一些实例中，rram_l202和rram_r212分别通过存取路径204和存取路径214连接到感测放大器电路108。包括可配置电阻器网络112的自跟踪参考电路也通过副本存取路径114连接到感测放大器电路108。

在一些实例中，左侧rram器件(也包含rram_l单元202)和选择器_l电路210所利用的存取路径204包含两个nmos晶体管开关206和nmos晶体管开关208。两个nmos晶体管(一个钳位器件206和一个开关208)由钳位电压vcl和控制信号sc_l控制。在一些其它实例中，由右侧rram器件(也包含rram_r单元212)和选择器_r电路220所利用的存取路径214包含两个nmos晶体管开关216和nmos晶体管开关218。两个nmos晶体管(一个钳位器件216和一个开关218)由钳位电压vcl和控制信号sc_r控制。

在一些实例中，由包含可配置电阻器网络112和副本选择器迷你阵列电路116的自跟踪参考电路所利用的副本存取路径114包含分别由控制信号sr_l和控制信号sr_r控制的nmos晶体管开关222和nmos晶体管开关224。nmos晶体管开关222可匹配为与nmos晶体管开关208相同的尺寸，且nmos晶体管开关224匹配为与nmos晶体管开关218相同的尺寸。存取路径204、存取路径214以及副本存取路径114将rram_l单元202、rram_r单元212以及可配置电阻器网络112最终连接到感测放大器电路108。尽管所公开实施方案使用nmos开关，但也可在存取路径204和存取路径214的配置中使用其它器件。

在一些实例中，感测放大器电路108可使用例如图2中所绘示的配置中的多个晶体管器件来实施。然而，也可使用其它感测放大器电路架构。

在一些实例中，感测放大器电路108一次操作以将rram_l202的电流值与自跟踪参考电路的电流值进行比较。替代地，感测放大器电路108可操作以将rram_r212的电流值与自跟踪参考电路的电流值进行比较。钳位器件206、钳位器件216以及晶体管开关208、晶体管开关218、晶体管开关222、晶体管开关224可使用钳位电压vcl和控制信号sc_l、控制信号sc_r、控制信号sr_l以及控制信号sr_r来控制，以选择在任何时间输入到感测放大器电路108中的rram器件电流。

举例来说，如果感测放大器电路108配置成对rram_l单元202执行读取操作，那么感测放大器电路108接收左侧rram器件路径和自跟踪参考电路作为两个输入端。钳位器件206和钳位器件216由vcl接通以定义读取电压电平。这类配置可通过接通晶体管器件208来启用存取路径204以将rram_l单元202连接到感测放大器电路108来实现。另外，自跟踪参考电路路径可通过接通晶体管器件同时断开晶体管器件222和晶体管器件218来配置为感测放大器电路108的第二输入端。这类配置产生其中可配置电阻器网络112通过包含晶体管器件224和晶体管器件216的存取路径连接到感测放大器电路108的路径。将rram_r单元212连接到感测放大器电路108的存取路径214则被停用。

另一方面，举例来说，如果感测放大器电路108配置成对rram_r单元212执行读取操作，那么感测放大器电路108接收右侧rram器件路径和自跟踪参考电路作为两个输入端。钳位器件206和钳位器件216由vcl接通以定义读取电压电平。这类配置可通过接通晶体管器件218来启用存取路径214以将rram_r单元212连接到感测放大器电路108来实现。另外，自跟踪参考电路路径可通过接通晶体管器件222同时断开晶体管器件224和晶体管器件208来配置为感测放大器电路108的第二输入端。这类配置产生其中可配置电阻器网络112通过包含晶体管器件222和晶体管器件206的存取路径连接到感测放大器电路108的路径。rram_l单元202连接到感测放大器108的存取路径204则被停用。

在一些实例中，可配置电阻器网络112配置成模拟rram_l单元202或rram_r单元212的电阻性元件。可配置电阻器网络112可配置成通过调整可配置电阻器网络112中的一或多个电阻器以使得可配置电阻器网络112的总电阻值在特定状态下匹配rram单元的电阻值来模拟rram_l单元202或rram_r单元212的电阻性元件的rram元件。可配置电阻器网络112可使用串联配置或并联配置来实施。参考图3a与图3b进一步详细描述可配置电阻器网络112。

选择器_l电路210和选择器_r电路220为可使用一或多个晶体管来实施的选择器电路。选择器电路迷你阵列116配置成模拟rram选择晶体管设计且反映温度效果以跟踪单元电阻。选择器电路迷你阵列116可由晶体管的串联和并联网络构成以最小化器件工艺变化。参考图4a、图4b以及图4c进一步详细描述副本选择器迷你阵列116。

在一些实例中，阶跃电流产生器电路118可用于为rram单元202、rram单元212写入验证电平产生较小电流差以实现逐步边界微调。举例来说，阶跃电流产生器电路118可包含电流产生器电路和电流镜像电路以产生电流，所述电流可接着注入到参考电路路径中且可使用开关来控制。所述开关可使用nmos晶体管器件226、nmos晶体管器件228来实施。举例来说，在启用rram_r212且停用sc_l208时，nmos晶体管226可用于使得电流能够从阶跃电流产生器电路118注入且注入到参考电路路径中。当启用/停用nmos晶体管器件226时控制控制信号sm_l。在启用rram_l202且停用sc_r218时，nmos晶体管228可用于使得电流能够从阶跃电流产生器电路118注入且注入到参考电路路径中。当启用/停用nmos晶体管器件228时控制控制信号sm_r。实施开关的其它方式也是可能的。参考图5进一步详细描述阶跃电流产生器电路118的操作。

图3a与图3b示出可配置电阻器网络112的两个实例配置的电路图300。比rram电阻性元件具有更少温度相依性的可配置电阻器网络112模拟rram元件且提供设置验证电平、复位验证电平以及正常读取电平。可配置电阻器网络包含多个电阻器，所述多个电阻器包含可配置成提供具有最小pvt变化的验证电平的可微调电阻器。

图3a示出用于可配置电阻器网络112的并联配置。在一些实例中，可配置电阻器网络的并联配置包含并联连接的三个电阻器302、电阻器306、电阻器310，其中每一电阻器可配置成使用传输栅极开关304、传输栅极开关308、传输栅极开关312来与网络连接或从网络断开。每一传输栅极开关包含并联连接的pmos晶体管器件和nmos晶体管器件。举例来说，当启用传输栅极开关304时，电阻器302可通过供应rh(高电阻)以产生复位验证电平或hrs电平来有助于可配置电阻器网络112电阻。当启用传输栅极开关312时，电阻器310可通过供应rl(低电阻)以产生设置验证电平或lrs电平来有助于可配置电阻器网络112电阻。当启用传输栅极开关308时，电阻器306可通过供应中间电阻以产生正常读取电平来有助于可配置电阻器网络112电阻。

在一些实例中，除通过电阻器302、电阻器306或310来供应电阻值之外，可微调阶跃电阻器314也有助于可配置电阻器网络112的总电阻。可微调阶跃电阻器可配置成提供较小阶跃电阻以向rh、r_nr或rl电阻值提供微调值。

图3b示出用于可配置电阻器网络112的串联配置。参考图3a所描述的可配置电阻器网络112也可使用串联配置来实施。举例来说，电阻器316、电阻器318以及电阻器320可以通过连接到副本存取路径的每个电阻器之间的分流器来串联实施。启用全部三个电阻器316、318以及320供应rh(其为高电阻)的电阻值以产生复位验证电平。启用三个电阻器中的两个电阻器318、电阻器320且启用连接到副本存取路径的分流器(且因此绕过电阻器316)供应r_nr(其为中间电阻)的电阻值以产生正常读取电平。启用三个电阻器中的一个电阻器320且启用连接到存取路径的电阻器316与电阻器318之间的分流器以及电阻器318与电阻器320之间的分流器(且因此绕过电阻器316和电阻器318)供应rl(其为低电阻)的电阻值来产生设置验证电平。电阻器316、电阻器318以及电阻器320进一步串联连接到可微调阶跃电阻器322，所述可微调阶跃电阻器322提供与参考图3a所论述的可微调阶跃电阻器314类似的微调值。

在一些实例中，可配置电阻器网络可使用图3a中所描述的并联配置来实施，且在其它实例中，可配置电阻器网络可使用图3b中所描述的串联配置来实施。然而，关于图3b所描述的串联配置可取决于技术和电阻器值的大小来使面积减小高达百分之36或甚至更高。可配置电阻器网络112的其它配置也是可能的。

图4a、图4b以及图4c示出副本选择器迷你阵列116的三个实例配置的电路图400。副本选择器迷你阵列可配置成跟踪与rram单元202、rram单元212相关联的选择器电路210、选择器电路220。

在一些实例中，副本选择器迷你阵列116可配置成最小化跨越pvt的rram单元电流变化。图4a至图4c示出用于副本迷你阵列电路116的各种实施方案。举例来说，图4a示出包含单个nmos晶体管器件的副本选择器迷你阵列电路116的实施方案。在单个nmos晶体管配置中，所实施nmos晶体管器件匹配选择器电路210或选择器电路220。其它类型的器件也可用于实施单个器件副本选择器迷你阵列电路116也是可能的。

尽管副本选择器迷你阵列116可使用如图4a中所示出的单个晶体管设计来实施，但增加副本选择器迷你阵列116的密度可减小跨越pvt的参考电流变化。包含pvt上的最小变化的参考电流可提供验证电平以将rram单元设置/复位为相同电阻。然而，增加副本选择器迷你阵列116的密度伴随着布局面积的增加。较小电流变化与较小布局面积之间的权衡可由实施者来评估以确定用于之下应用的副本选择器迷你阵列电路116的理想密度。

举例来说，图4b示出包含四个nmos晶体管器件的副本选择器迷你阵列电路116的实施方案。如图4b中所示出，四晶体管配置可使用以并联配置连接的两组两个nmos晶体管串联配置来实施。四晶体管配置提供可表示为(r//r) (r//r)的拓扑，其中“r”是指与四晶体管配置中的每一晶体管相关联的电阻。电阻器值与晶体管的大小相关，且可通过调整电阻器大小来调整。在所公开实例中，晶体管大小设定成相同以使得四晶体管配置中的晶体管中的每一个的电阻值也相同。

举例来说，图4c示出包含九个nmos晶体管器件的副本选择器迷你阵列电路116的实施方案。如图4c中所示出，九晶体管配置可使用以串联和并联配置连接的九个晶体管来实施。九晶体管配置提供可表示为(r//r//r) (r//r//r) (r//r//r)的拓扑。与四晶体管配置类似，九晶体管配置也使用“r”来标示与九晶体管配置中的每一晶体管相关联的电阻。

在一些实例中，九晶体管副本选择器迷你阵列电路116提供比四晶体管副本选择器迷你阵列电路116小1标准差(1-sigma)的电流变化，且四晶体管副本选择器迷你阵列电路116提供比单晶体管副本选择器迷你阵列电路116小1标准差的电流变化。然而，晶体管的数目直接影响布局面积。对于大部分应用，例如图4b中所示出的四晶体管实施方案可在较小电流变化与最少布局面积之间提供最好的权衡。对于不同应用，不同实施方案也可在电流变化与布局面积之间提供最好的权衡。

图5示出rram单元电流与位计数之间的实例关系以及阶跃电流注入对所述关系的效果的曲线图500。在一些实例中，曲线图500的x轴示出rram单元电流且曲线图的y轴示出位计数(bitcount)。曲线502表示在复位状态或hrs期间的rram单元电流。在理想操作期间曲线504表示在设置状态或lrs期间的rram单元。ir0或rh电平506可为仍可表示复位验证电平的最大rram单元电流，且ir1或rl电平508可为仍可表示设置验证电平的最小rram单元电流。inr电平510为表示正常读取电平的中间电阻电平。δi512表示读取裕度且为rh，ir0506处的rram单元电流与rl，ir1508处的rram单元电流之间的差。

在一些实例中，在rram器件的正常操作期间，rram单元可在hrs与lrs之间频繁转换。但每次操作可引起永久性损坏，有时称为降解(degradation)。耐久性或电疲劳为hrs和lrs不再可区分之前可承受的设置/复位循环的数目。当过度设置/复位rram单元时，复位曲线502和设置曲线504的边界进一步偏离，且lrs可不再复位为hrs且hrs可不再设置为lrs。

阶跃电流产生器116可产生较小温度恒定电流，所述较小温度恒定电流可注入以移位复位曲线502和设置曲线504的边界，使得rh506处的ir0和rl508处的ir1可在由虚线514表示的ir0边界电流的范围内移位，且在由虚线516表示的ir1边界电流的范围内移位。因此，阶跃电流产生器116可产生rram写入验证电平的较小电流差以实现逐步边界微调。电流的注入由如图2中所描述的晶体管开关226和晶体管开关228以及控制信号sm_l和控制信号sm_r控制。在一些实例中，逐步边界微调和拖尾位(tailingbit)可通过提议的写入偏压来设置/复位且因此避免过度设置/复位的问题。

图6示出用于使用自跟踪参考电路从rram单元读取数据的实例方法600。实例方法600的步骤可使用例如参考图2所描述的实例电路的自跟踪参考电路来执行。

在实例步骤602处，方法600包含将第一rram器件或第二rram器件中的一个选择性地连接到感测放大器电路108。举例来说，第一rram器件和第二rram器件各自包含：rram单元；存取路径，将rram单元连接到感测放大器电路108；以及选择器电路，也连接到rram单元。在一些实例中，rram单元可包含rram单元，例如参考图2所描述的rram_l单元202和rram_r单元204。rram单元的端子中的一个连接到存取路径，所述路径可通过一或多个晶体管器件(例如如参考图2所描述的nmos晶体管器件206、nmos晶体管器件208或nmos晶体管器件216、nmos晶体管器件218)来实施。选择器电路可为选择器电路，例如如参考图2所描述的选择器_l210或选择器_r220。可使用一或多个开关器件进行将第一rram器件或第二rram器件连接到感测放大器电路的第一输入端子之间的选择，例如使用如参考图2所描述的nmos晶体管器件开关208、nmos晶体管器件开关222、nmos晶体管器件开关214以及nmos晶体管器件开关224的实施方案。

在实例步骤604处，方法600包含配置参考电路以模拟所选择的第一rram器件或第二rram器件。在一些实例中，参考电路包含副本存取路径114、可配置电阻器网络112以及副本选择器迷你阵列电路116。

举例来说，参考电路可通过配置可配置电阻器网络112以模拟所选择rram器件的rram单元的电阻性元件来配置成模拟所选择的第一rram器件或第二rram器件。在一些实例中，可配置电阻器网络112提供设置验证电平、复位验证电平以及正常读取电平。可配置电阻器网络112可由电阻器的串联和并联组合构成以提供大范围的验证电平。模拟rram单元的电阻性元件包含配置电阻器器件(并联配置情况下的电阻器302、电阻器306、电阻器310和串联配置情况下的电阻器316、电阻器318、电阻器320)以及参考电路的阶跃电阻器器件314或阶跃电阻器器件322以具有匹配所选择rram器件的rram单元的电阻的电阻。参考图2、图3a以及图3b进一步详细描述可配置电阻器网络112。

另外，在一些实例中，参考电路可配置成通过配置副本存取路径114和副本选择器电路116以模拟所选择rram器件的存取路径104和选择器电路106来模拟所选择第一rram器件或第二rram器件。

在一些实例中，可实施副本存取路径114以沿着与第一rram器件或第二rram器件相关联的存取路径来跟踪一或多个逻辑器件电阻、金属线电阻以及泄漏。模拟存取路径104包含使用如参考图2所描述的一或多个晶体管器件来匹配存取路径104的阻抗值。

在其它实例中，副本选择器迷你阵列电路116配置成反映温度效果以跟踪单元电阻。副本选择器迷你阵列116可由晶体管的串联和并联网络构成以最小化器件工艺变化。模拟选择器电路106包含使用如参考图2、图4a、图4b以及图4c所描述的一或多个晶体管器件来匹配选择器电路106的阻抗值。

在实例步骤606处，方法600包含产生跟踪工艺、电压以及温度(process,voltageandtemperature；pvt)变化的参考电流。在一些实例中，在制造期间，参考电路的物理布局通常靠近rram器件置放。因此，参考电路会经历并跟踪rram器件经受的pvt变化。

在实例步骤608处，方法600包含将参考电路选择性地连接到感测放大器电路108的第二输入端子。在一些实例中，参考电路可连接到感测放大器电路108的第二输入端子。

在实例步骤610处，方法600包含将第一rram器件或第二rram器件(其一直被选择以连接到感测放大器电路108的第一输入端子)的电流值与参考电路的电流值进行比较。基于电流值的比较，可读取存储在rram单元中的数据值。举例来说，高电阻状态可表示逻辑“0”值，且低电阻状态可表示逻辑“1”值。读取rram单元数据的其它方法也是可能的。

本公开因此包含一种用于电阻性随机存取存储器(rram)单元的电流参考电路的实施例。电流参考电路包含可配置电阻器网络、副本存取路径、副本选择器电路以及阶跃电流产生器电路。可配置电阻器网络配置成模拟rram单元的电阻性元件。副本存取路径连接到可配置电阻器网络的第一端子且配置成模拟与rram单元相关联的存取路径。副本选择器电路连接到可配置电阻器网络的第二端子且配置成模拟与rram单元相关联的选择器电路。阶跃电流产生器电路连接到可配置电阻器网络且用于调整由电流参考电路提供的参考电流电平。此外，副本存取路径、可配置电阻器网络、副本选择器电路以及阶跃电流产生器电路配置成跟踪工艺、电压以及温度(pvt)变化。

在一些实施例中，所述副本存取路径包含一或多个晶体管器件，所述一或多个晶体管器件匹配逻辑器件的电阻、金属线电阻以及与所述rram单元相关联的泄漏。在一些实施例中，所述可配置电阻器网络配置成匹配以下中的一个：低电阻状态(lrs)、高电阻状态(hrs)以及正常电阻状态。在一些实施例中，所述低电阻状态(lrs)用于表示逻辑值0，且所述高电阻状态(hrs)用于表示逻辑值1。在一些实施例中，所述可配置电阻器网络包含：第一电阻器器件的第一端子，其连接到所述副本存取路径；所述第一电阻器器件的第二端子，其连接到第二电阻器器件的第一端子；所述第二电阻器器件的第二端子，其连接到第三电阻器器件的第一端子；所述第三电阻器器件的第二端子，其连接到阶跃电阻器器件的第一端子；所述阶跃电阻器器件的第二端子，其连接到所述副本选择器电路。在一些实施例中，其提供匹配所述高电阻状态(hrs)验证电平的高电阻(rh)。在一些实施例中，切换所述第三电阻器器件的所述第一端子以直接连接到所述副本存取路径，以提供匹配所述低电阻状态(lrs)验证电平的低电阻(rl)；切换所述第二电阻器器件的所述第一端子以直接连接到所述副本存取路径，提供匹配所述正常电阻状态的中间电阻；且调整所述阶跃电阻器器件，以对由所述可配置电阻器网络提供的电阻值提供额外调整。在一些实施例中，所述可配置电阻器网络包含：第一电阻器器件的第一端子，其连接到所述副本存取路径；所述第一电阻器器件的第二端子，其连接到第一开关器件的第一端子；第二电阻器器件的第一端子，其连接到所述副本存取路径；所述第二电阻器器件的第二端子，其连接到第二开关器件的第一端子；第三电阻器网络的第一端子，其连接到所述副本存取路径；所述第三电阻器器件的第二端子，其连接到第三开关器件的第一端子；所述第一开关器件、所述第二开关器件以及所述第三开关器件的第二端子，其连接到阶跃电阻器器件的第一端子；以及所述阶跃电阻器器件的第二端子，其连接到所述副本选择器电路。在一些实施例中，禁用所述第二开关器件和所述第三开关器件，以提供匹配所述高电阻状态(hrs)验证电平的高电阻(rh)；禁用所述第一开关器件和所述第三开关器件，以提供匹配所述正常电阻状态的中间电阻；禁用所述第一开关器件和所述第二开关器件，以提供匹配所述低电阻状态(lrs)验证电平的低电阻(rl)；以及调整所述阶跃电阻器器件，以对由所述可配置电阻器网络提供的电阻值提供额外调整。在一些实施例中，所述副本选择器电路为跟踪与所述rram单元相关联的所述选择器电路的单个nmos晶体管器件。在一些实施例中，所述副本选择器电路为晶体管器件的阵列，其中所述阵列包含以下中的一个：四个晶体管器件或九个晶体管器件。在一些实施例中，所述四个晶体管器件包含两组两个晶体管，其中来自每一组两个晶体管的所述两个晶体管以并联配置连接，且所述两组两个晶体管以串联配置连接。在一些实施例中，所述阶跃电流产生器电路包含：电流产生器电路；电流镜像电路，其连接到所述电流产生器电路；以及连接到所述电流镜像电路的开关器件的第一端子，和连接到所述可配置电阻器网络的所述开关器件的第二端子，其中：在启用所述开关器件之后，由所述电流产生器电路产生并且由所述电流镜像电路镜射的电流用于调整由所述电流参考电路提供的所述参考电流电平。

根据另外实施例，公开一种读取rram数据的系统。系统包含电阻性随机存取存储器(rram)器件，其中rram器件包含：rram单元；存取路径的第一端子，连接到rram单元的第一端子；以及选择器电路，连接到rram单元的第二端子。系统进一步包含电流参考电路，其中电流参考电路包含：可配置电阻器网络，其中可配置电阻器网络配置成模拟rram单元的电阻性元件；副本存取路径，其中副本存取路径的第一端子连接到可配置电阻器网络的第一端子，且其中副本存取路径模拟与rram单元相关联的存取路径；以及副本选择器电路，连接到可配置电阻器网络的第二端子，且其中副本选择器电路模拟与rram单元相关联的选择器电路。系统也包含感测放大器电路，包含两个输入端子，其中存取路径的第二端子连接到感测放大器电路的一个输入端子，且副本存取路径的第二端子连接到感测放大器电路的另一输入端子。

在一些实施例中，所述的系统，进一步包括：阶跃电流产生器电路，其连接到所述可配置电阻器网络，其中所述阶跃电流产生器用于调整由所述电流参考电路提供的参考电流电平。在一些实施例中，所述副本存取路径、所述可配置电阻器网络、所述副本选择器电路以及所述阶跃电流产生器电路配置成跟踪工艺、电压以及温度(pvt)变化。在一些实施例中，所述感测放大器感测所述rram器件与由所述电流参考电路提供的所述参考电流电平之间的电流的变化，以确定存储在所述rram单元中的数据值。在一些实施例中，所述可配置电阻器网络配置成匹配以下中的一个：低电阻状态(lrs)、高电阻状态(hrs)以及正常电阻状态。在一些实施例中，所述可配置电阻器网络包含：第一电阻器器件的第一端子，其连接到所述副本存取路径；所述第一电阻器器件的第二端子，其连接到第一开关器件的第一端子；第二电阻器器件的第一端子，其连接到所述副本存取路径；所述第二电阻器器件的第二端子，其连接到第二开关器件的第一端子；第三电阻器网络的第一端子，其连接到所述副本存取路径；所述第三电阻器器件的第二端子，其连接到第三开关器件的第一端子；所述第一开关器件、所述第二开关器件以及所述第三开关器件的所述第二端子，其连接到阶跃电阻器器件的第一端子；以及所述阶跃电阻器器件的第二端子，其连接到所述副本选择器电路。

根据又另外实施例，公开一种使用自跟踪参考电路以从rram器件读取数据的方法。方法包含将第一rram器件或第二rram器件中的一个选择性地连接到感测放大器的第一输入端，其中第一rram器件和第二rram器件中的每一个包含rram单元。方法也包含配置参考电路以模拟所选择的第一rram器件或第二rram器件，且通过跟踪工艺、电压以及温度(pvt)变化的参考电路来产生参考电流。方法进一步包含将参考电路选择性地连接到感测放大器的第二输入，以及通过感测放大器将所选择的第一rram器件或第二rram器件的电流值与参考电流进行比较以从第一rram单元或第二rram单元读取数据。

在一些实施例中，配置所述参考电路以模拟所述已选择的第一rram器件或所述已选择的第二rram器件包含：配置电阻器网络以匹配所述rram单元的电阻性元件；配置副本存取路径以匹配与所述rram单元相关联的存取路径；以及配置副本选择器电路以匹配与所述rram单元相关联的选择器电路。

本公开概述各种实施例，使得本领域的技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代和更改。