一种减少三维存储器的数据刷新操作的方法及装置与流程

本发明涉及半导体器件及其制造领域，特别涉及一种减少三维存储器的数据刷新操作的方法及装置。

背景技术：

半导体存储器件的特点可为易失性的或非易失性的，尽管易失性半导体存储器件可以高速执行读取操作和写入操作，但是在断电状态下存储在易失性半导体存储器件中的内容会丢失。相反，非易失性半导体存储器件的特点是无论是否加电均保留存储的内容。闪存器件(flashmemory)是典型的非易失性半导体存储器件的示例，闪存器件可以被广泛地用作数据存储介质。

在nandflash存储器件中，可以在浮栅或电荷俘获层中注入不同数量的电子可以得到不同的阈值电压，从而表示不同的逻辑态，以双层单元(multi-levelcell，mlc)nandflash为例，在读取数据时，通过在栅极施加3个不同的读取电压，来区分四个逻辑态。

然而存储单元的阈值电压通常随着存储器件的特性、时间的流逝和/或外围温度而变化，举例来说，参考图1所示，浮栅或电荷俘获层中的电子会随着时间的增加逐渐流失，使存储单元的阈值电压减小，当存储单元的阈值电压从高于相对应的读取电压减小到低于相对应的读取电压的电压，将会导致存储单元产生读取错误，称为数据保持错误(dataretentionerror)，数据保持错误会随着存储时间的增加逐渐增多。差错控制编码(errorcorrectingcode，ecc)可以纠正读出数据的错误，是保证写入数据和读出数据的一致性，提高存储系统可靠性的重要手段。但ecc也有一定的纠错范围，如果读出数据的原始误码率较高，将会超出差错控制编码的纠错能力，无法正确的恢复出写入的数据。

参考图2所示，为目前一种数据存储示意图，横坐标为阈值电压(threholdvoltage)，纵坐标为存储单元的数量，图中以e、p1、p2、p3态为例进行说明，实线表示数据写入到闪存中的零时刻存储单元的阈值电压所形成的初始阈值电压分布态，虚线表示经过一段存储时间后闪存的阈值电压分布态，从图中可以看出，经过一段存储时间后，由于存储单元所保持的电荷泄漏，导致闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，如果这时候使用数据写入零时刻所使用的读电压vread1、vread2、vread3对闪存进行读操作，将会导致读出数据的误码率较高。很有可能无法通过ecc校验，无法得到正确的存储数据。

数据保持错误是nandflash数据错误中最主要的成分，对nandflash可靠性影响最大，数据存储后最终能够被正确读出时所对应的最长存储时间成为数据保持(dataretention)时间，如何延长dataretention时间，降低数据保持错误是本领域重要的研究方向。

当存储单元的误码率达到一定的阈值时，数据保持错误比较严重，就会对存储单元内的数据进行数据刷新操作，而进行存储器的数据刷新操作会对存储器的系统性能造成较大的影响。

数据恢复(datarecovery)技术是指通过对cell充入电子，使其阈值分布右移从而使误码降低到ecc纠错范围以内，从而正确解码的技术，参考图3所示，为目前一种数据恢复示意图，横坐标为阈值电压(vth)，纵坐标为存储单元的数量(cellcount)，曲线分布表示初始阈值分布(initialvth)、经过数据保持时间之后的阈值分布(afterretentiontime)以及数据恢复之后的阈值分布(afterdatarecovery)，即在经过数据保持时间之后，闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，甚至一些存储单元的阈值电压从读电压的右侧移动到左侧，导致该存储单元读取错误，而在数据恢复后，可以使阈值电压右移，从而降低误码率。

而目前通过读电压脉冲和编程电压脉冲这两种方法，来对cell进行充电，这两种方法充电效率较低，充电花费时间长，且不能明显降低数据保持错误。

因此，如何快速有效的降低三维存储器的数据保持错误，延长数据存储时间，减少数据刷新操作，是本领域亟待解决的技术问题。

技术实现要素：

有鉴于此，本申请的目的在于提供一种减少三维存储器的数据刷新操作的方法及装置，可以快速有效的降低三维存储器的数据保持错误，延长数据存储时间，减少数据刷新操作。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请提供了一种减少三维存储器的数据刷新操作的方法，包括：

当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将所述存储块作为目标存储块；

确定位于目标存储块中的目标存储层；

对所述目标存储层的相邻层进行数据刷新，将所述刷新后的数据存入第一存储块中，并将所述相邻层标为无效，以使所述相邻层不再被写入数据；

对所述目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向所述目标存储层内的存储页注入电子；所述编程电压使所述相邻层的存储页的阈值电压高于所述存储器的存储页的最高阈值电压，所述相邻层的存储页和所述目标存储层内的存储页串联连接；

当检测所述目标存储层中的数据的误码率大于或等于第一预设阈值时，对所述目标存储层进行数据刷新。

可选的，所述目标存储层为所述相邻层的上层和/或下层。

可选的，所述方法还包括：

确定位于所述目标存储层中的目标存储单元；

在所述目标存储单元的相邻层的编程单元施加编程电压，以利用字线串扰效应向所述目标存储单元注入电子；所述编程电压使所述编程单元的阈值电压高于所述存储器的存储单元的最高阈值电压，所述编程单元和所述目标存储单元串联连接。

可选的，所述确定位于所述目标存储层中的目标存储单元，包括：

利用至少一个读电压对位于所述目标存储层的存储单元进行读操作，以确定各个所述存储单元的阈值电压所在的电压范围；所述电压范围由所述至少一个读电压界定，所述读电压至少包括第一读电压；

根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组；

将阈值电压均大于所述第一读电压的分组中的存储单元作为目标存储单元，将存在阈值电压小于所述第一读电压的分组中的存储单元作为编程抑制单元。

可选的，在所述目标存储层为所述相邻层的上层或下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将位于同一电压范围的所述存储单元作为同一组，对各个所述存储单元进行分组；

和/或，

在所述目标存储层为所述相邻层的上层和下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将与所述相邻层的同一存储单元连接的两个目标层的存储单元中，阈值电压低的存储单元作为基准单元，将位于同一电压范围的所述基准单元作为同一组，对各个所述基准单元进行分组，且令与所述相邻层的同一存储单元连接的两个目标层的存储单元属于同一组。

第二方面，本申请提供了一种减少三维存储器的数据刷新操作的装置，包括：

目标存储块确定单元，用于当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将所述存储块作为目标存储块；

目标存储层确定单元，用于确定位于目标存储块中的目标存储层；

相邻层数据刷新单元，用于对所述目标存储层的相邻层进行数据刷新，将所述刷新后的数据存入第一存储块中，并将所述相邻层标为无效，以使所述相邻层不再被写入数据；

编程电压施加单元，用于对所述目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向所述目标存储层内的存储页注入电子；所述编程电压使所述相邻层的存储页的阈值电压高于所述存储器的存储页的最高阈值电压，所述相邻层的存储页和所述目标存储层内的存储页串联连接；

目标存储层数据刷新单元，用于当检测所述目标存储层中的数据的误码率大于或等于第一预设阈值时，对所述目标存储层进行数据刷新。

可选的，所述目标存储层为所述相邻层的上层和/或下层。

可选的，所述装置还包括:

目标存储单元确定单元，用于确定位于所述目标存储层中的目标存储单元；

编程电压施加子单元，用于在所述目标存储单元的相邻层的编程单元施加编程电压，以利用字线串扰效应向所述目标存储单元注入电子；所述编程电压使所述编程单元的阈值电压高于所述存储器的存储单元的最高阈值电压，所述编程单元和所述目标存储单元串联连接。

可选的，目标存储单元确定单元，包括：

读取单元，用于利用至少一个读电压对位于目标层的存储单元进行读操作，以确定各个所述存储单元的阈值电压所在的电压范围；所述电压范围由所述至少一个读电压界定，所述读电压至少包括第一读电压；

分组单元，用于根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组；

目标存储单元确定子单元，用于将阈值电压均大于所述第一读电压的分组中的存储单元作为目标存储单元，将存在阈值电压小于所述第一读电压的分组中的存储单元作为编程抑制单元。

可选的，所述分组单元，用于：

在所述目标存储层为所述相邻层的上层或下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将位于同一电压范围的所述存储单元作为同一组，对各个所述存储单元进行分组；

和/或，

在所述目标存储层为所述相邻层的上层和下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将与所述相邻层的同一存储单元连接的两个目标层的存储单元中，阈值电压低的存储单元作为基准单元，将位于同一电压范围的所述基准单元作为同一组，对各个所述基准单元进行分组，且令与所述相邻层的同一存储单元连接的两个目标层的存储单元属于同一组。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为目前一种受到数据保持错误的存储器中的电子移动方向的示意图；

图2为目前一种受到数据保持错误的存储器的阈值电压的分布态的示意图；

图3为目前一种数据恢复的示意图；

图4本申请实施例提供的一种减少三维存储器的数据刷新操作的方法的流程图；

图5为本申请实施例提供的一种确定目标存储单元的示意图；

图6为本申请实施例提供的一种目标存储层和相邻层的示意图；

图7为本申请实施例提供的一种字线串扰效应的示意图；

图8为本申请实施例提供的一种存储单元的编程示意图；

图9为本申请实施例提供的一种目标存储块分组进行数据刷新操作的示意图；

图10为本申请实施例提供的一种利用字线串扰双向注入电子的示意图；

图11为本申请实施例提供的又一种目标存储块分组进行数据刷新操作的示意图；

图12为本申请实施例提供的一种利用字线串扰单向注入电子的示意图；

图13为本申请实施例提供的一种减少三维存储器的数据刷新操作的装置的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为了便于理解本申请实施例提供的读取方法，首先介绍本申请实施例的具体应用场景。非易失存储器包括多个以阵列排列的用于存储数据的存储单元。其中，存储单元分为若干个块(block)，每个块又分为若干个页(page)，对非易失性存储器的读写、验证、清除等操作均可以以页为单位进行。

非易失性存储器包括存储单元阵列、控制逻辑、页缓存器(pagebuffer，pb)、字线电压产生器和字线译码器，存储单元阵列中的每列存储单元通过一条位线(bitline，bl)连接页缓存器，每行存储单元的栅极通过一条字线(wordline，wl)连接字线译码器。控制逻辑通过控制字线电压产生器和页缓存器。在进行读取操作时，控制逻辑通过控制字线电压产生器在选中的字线上施加读取电压，在未选中的字线上施加读通过电压后，控制页缓存器根据不同的读取操作方法对相应位线上存储单元存储的数据进行感测，从而读取出非易失性存储器存储的数据。

非易失性存储器主要分为slc(single-levelcell)、mlc(milti-levelcell)、tlc(trinary-levelcell)、qlc(quad-levelcell)等多种类型，slc即1bit/cell，每个存储单元存储1比特数据，存储单元只存在两种存储状态：“0”和“1”。mlc，即2bit/cell，每个存储单元存储2比特数据，存储单元存在四种存储状态：“00”、“01”、“10”、“11”。tlc，即3bit/cell，每个存储单元存储3比特数据，存储单元存在八种存储状态：“000”、“001”、“010”、“011”、“100”、“101”、“110”、“111”。可以理解非易失性存储器的存储单元也可以存储多余3比特数据。qlc，即4bit/cell，每个存储单元存储4比特数据，存储单元存在16中存储状态：“0000”、“0001”、“0010”、“0011”、“0100”、“0101”、“0110”、“0111”、“1000”、“1001”、“1010”、“1011”、“1100”、“1101”、“1110”、“1111”。

为了确定存储单元的存储状态，从而读出其存储的数据，对slc型的非易失性存储器而言，在选中的字线上执行一次读取操作在字线上施加一次读取电压后感测数据，即可将对应的存储单元中存储的数据读出。但对于mlc和tlc等每存储单元存储多比特数据的非易失性存储器而言，由于每个存储单元的存储状态不止两种，因此需要对同一存储单元进行连续多次的读取操作在字线上施加多个不同大小的读取电压后感测存储的数据，才可以确定存储单元的实际存储状态，将该非易失性存储器存储的数据读出。

然而在数据存储过程中，当数据在闪存中存储一段时间后，存储在存储单元的电荷将会泄露，闪存中的阈值电压分布态将会向阈值电压较小的一侧偏移，如果使用在数据存储初期使用的读电压进行读取操作，将会出现读出数据的误码率较高，甚至超过ecc纠错能力的问题。

数据存储后最终能够被正确读出时所对应的最长存储时间称为数据保持(dataretention)时间，如何延长dataretention时间，是本领域重要的研究方向。数据恢复技术是指通过对cell充入电子，使其阈值分布右移从而使误码降低到ecc纠错范围以内，从而正确解码的技术，但ecc也有一定的纠错范围，如果读出数据的原始误码率较高，将会超出差错控制编码的纠错能力，无法正确的恢复出写入的数据。

参考图2所示，为目前一种数据存储示意图，横坐标为阈值电压(threholdvoltage)，纵坐标为存储单元的数量，图中以e、p1、p2、p3态为例进行说明，实线表示数据写入到闪存中的零时刻存储单元的阈值电压所形成的初始阈值电压分布态，虚线表示经过一段存储时间后闪存的阈值电压分布态，从图中可以看出，经过一段存储时间后，由于存储单元所保持的电荷泄漏，导致闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，如果这时候使用数据写入零时刻所使用的读电压vread1、vread2、vread3对闪存进行读操作，将会导致读出数据的误码率较高。很有可能无法通过ecc校验，无法得到正确的存储数据。

数据保持错误是nandflash数据错误中最主要的成分，对nandflash可靠性影响最大，数据存储后最终能够被正确读出时所对应的最长存储时间成为数据保持(dataretention)时间，如何延长dataretention时间，降低数据保持错误是本领域重要的研究方向。

当存储单元的误码率达到一定的阈值时，数据保持错误比较严重，就会对存储单元内的数据进行数据刷新操作，而进行存储器的数据刷新操作会对存储器的系统性能造成较大的影响。

数据恢复(datarecovery)技术是指通过对cell充入电子，使其阈值分布右移从而使误码降低到ecc纠错范围以内，从而正确解码的技术，参考图3所示，为目前一种数据恢复示意图，横坐标为阈值电压(vth)，纵坐标为存储单元的数量(cellcount)，曲线分布表示初始阈值分布(initialvth)、经过数据保持时间之后的阈值分布(afterretentiontime)以及数据恢复之后的阈值分布(afterdatarecovery)，即在经过数据保持时间之后，闪存的阈值电压分布态向阈值电压较小的一侧偏移，即分布态左移，甚至一些存储单元的阈值电压从读电压的右侧移动到左侧，导致该存储单元读取错误，而在数据恢复后，可以使阈值电压右移，从而降低误码率。

而目前通过读电压脉冲和编程电压脉冲这两种方法，来对cell进行充电，这两种方法充电效率较低，充电花费时间长，且不能明显降低数据保持错误。

因此，如何快速有效的降低三维存储器的数据保持错误，延长数据存储时间，减少数据刷新操作，是本领域亟待解决的技术问题。

基于以上技术问题，本申请提供了一种减少三维存储器的数据刷新操作的方法及装置，当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将存储块作为目标存储块，确定位于目标存储块中的目标存储层，对目标存储层的相邻层进行数据刷新，对目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向目标存储层内的存储页注入电子，编程电压使相邻层的存储页的阈值电压高于存储器的存储页的最高阈值电压，当检测到目标存储层中的数据的误码率大于或等于第一预设阈值时，对目标存储层进行数据刷新。即通过相邻层对目标存储层的字线串扰效应，延长目标存储层的数据存储时间，减少三维存储器的总数据刷新次数，降低因数据刷新对三维存储器性能的影响。

基于以上思想，为使本申请的上述目的、特征、优点能够更加明显易懂，下面结合附图对本申请的具体实施方式进行详细说明。

首先，需要说明的是，本申请实施例提供的非易失性存储器的读取方法、装置及相关设备，不仅适用于nand闪存存储器(3d，mlc，tlc，qlc)，还适用于磁阻存储器(magnetoresistiverandomaccessmemory，mram)、相变存储器(phase-changerandomaccessmemory，pcram)、相变存储器和开关(phase-changerandomaccessmemoryandaswitch，pcms)、阻性存储器、铁电存储器(ferroelectricram，fram)、自旋转移转矩存储器(spintorquetransfer，stt)、热辅助的开关存储器(tas)、千足虫存储器(millipedememory)、浮动结栅存储器(fjgram)、电池备份ram等其他非易失性存储器。该非易失性存储器中每个存储单元可存储3比特甚至更多数据。

示例性方法

参考图4所示，为本申请实施例提供的一种减少三维存储器的数据刷新操作的方法的流程图，该方法可以包括：

s101，当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将所述存储块作为目标存储块。

在存储器中，通常来说，在一个块(block)中，每一层(layer)的存储单元的栅极通过一条字线连接字线译码器，构成一个页(page)。本申请实施例中，存储器可以为3d，mlc、tlc、qlc中的一种，其存储单元具有多个阈值电压分布态。

当检测到存储块中的数据的误码率已经大于或等于第一预设阈值时，说明该存储块中存储页的误码率已经达到了数据刷新的阈值需要进行数据刷新操作，可以将该存储块作为目标存储块以便执行后续的数据刷新操作，需要说明的是，第一预设阈值根据不同的存储块可以有不同的设置，本申请实施例在此不作具体限定，可由本领域技术人员根据实际情况进行设定。

s102：确定位于目标存储块中的目标存储层。

在本申请实施例中，目标存储层可以包括单独的一层，也可以包括不相邻的多层，例如目标存储层可以包括第2层，也可以同时包括第1层和第3层。

具体的，可以确定位于目标存储层的目标存储单元，作为需要进行电子注入的存储单元，具体的，目标存储单元可以为目标存储层的所有存储单元，此时可以对目标存储层的所有存储单元进行充电。

可选的，目标存储单元也可以为目标存储层的部分存储单元，则确定位于目标存储层的目标存储单元，需要从目标存储层的所有存储单元中进行筛选得到目标存储单元。这是因为目标存储层的存储单元，通常具有多个阈值电压分布态，通常来说，低阈值电压分布态的电子流失较慢，而高阈值电压分布态的电子流失较快，因此在高阈值电压分布态的左移较严重需要进行充电时，低阈值电压分布态的左移不明显，无需进行充电，因此需要从目标存储层的存储单元中选择阈值电压较高的存储单元作为目标存储单元。

具体实施时，可以利用至少一个读电压对位于目标存储层的存储单元进行读操作，以确定各个存储单元的阈值电压所在的电压范围，确定出的阈值电压所在的电压范围由至少一个读电压界定，读电压可以至少包括第一读电压，当然，还可以包括其他读电压，也可以不包括其他读电压。之后，可以根据各个存储单元的阈值电压所在的电压范围，对各个存储单元进行分组，将阈值电压均大于第一读电压的分组中的存储单元作为目标存储单元，将存在阈值电压小于第一读电压的分组中的存储单元作为编程抑制单元。其中，作为一种示例，读电压的数量可以为1、2、3、4或5个，所界定的电压范围对应可以为2、3、4、5或6个，对应的分组个数可以为2、3、4、5或6。

参见图5所示，为本申请实施例提供的一种确定目标存储单元的示意图，tlcnand闪存器件中，包括(e，p1，p2，…，p7)的阈值电压分布态，利用p2和p3之间的第一读电压v1，以及p5和p6之间的第二读电压v2对目标存储层的存储单元进行读操作，这个界定了小于第一读电压v1、第一读电压v1和第二读电压v2之间、大于第二读电压v2的三个电压范围，属于小于第一读电压v1的电压范围的存储单元的阈值电压分布态包括e、p1、p2，读取后将其编码为“000”，属于第一读电压v1和第二读电压v2之间的存储单元的阈值电压分布态包括p3、p4、p5，读取后将其编码为“010”，属于大于第二读电压v2的电压范围的存储单元的阈值电压分布态包括p6和p7，读取后将其编码为“100”。以上的读取结果可以存储在页缓冲器中。

之后，对各个存储单元进行分组，分组方式可以根据目标存储层的存储单元为一层或多层而有所不同。

具体的，在目标存储层为一层时，可以将属于同一电压范围的存储单元作为同一组，则第一组可以包括阈值电压分布态为e、p1、p2的存储单元，第二组可以包括阈值电压分布态为p3、p4、p5的存储单元，第三组可以包括阈值电压分布态为p6和p7的存储单元，将阈值电压大于第一读电压的分组(第二组和第三组)中的存储单元作为目标存储单元，将阈值小于第一读电压的分组(第一组)中的存储单元作为编程抑制单元，其中目标存储单元是需要进行充电的存储单元，编程抑制单元是不需要进行充电的存储单元，在后续重编程过程中对编程抑制单元进行编程抑制(programinhibit)。

具体的，在目标层为多层时，多层的存储单元利用中间的其他层串联，其他层为多层目标层共同的相邻层，也作为后续的编程层，则在对存储单元进行分组时，可以综合考虑与编程层的同一存储单元连接的两个存储单元，可以将这两个存储单元中阈值电压较低的存储单元作为基准单元，二者的分组以基准单元为准，将位于同一电压范围的基准单元作为同一组，对各个基准单元进行分组，且令与编程层的同一存储单元连接的两个目标层的存储单元属于同一组。例如与编程层的同一存储单元连接的两个目标层的存储单元的阈值电压分布态分别为e和p7，则二者均归入第一组，第一组对应的阈值电压范围为小于第一读电压v1。

之后，可以根据分组情况确定目标存储单元，对各个存储单元进行分组，将阈值电压均大于第一读电压的分组中的存储单元作为目标存储单元，将存在阈值小于第一读电压的分组中的存储单元作为编程抑制单元。也就是说，在同一分组中，若存在两个阈值电压分布态的存储单元，则阈值电压较小的阈值分压分布态决定着这两个存储单元是否为目标存储单元，例如与编程层的同一存储单元连接的两个目标层的存储单元的阈值电压分布态分别为e和p7，则这两个存储单元的分组为存在阈值小于第一读电压的分组，则这两个存储单元为编程抑制单元。

s103：对所述目标存储层的相邻层进行数据刷新，将所述刷新后的数据存入第一存储块中，并将所述相邻层标为无效，以使所述相邻层不再被写入数据。

在本申请实施例中，由于目标存储块中的误码率已经达到了数据刷新阈值，因此，需要对目标存储块进行数据刷新，为了延迟对目标存储层中的存储页的数据刷新操作，可以先对目标存储层的相邻层进行数据刷新操作，并将刷新后的数据存入第一存储块中，并将相邻层标为无效，以使相邻层不再被写入数据。方便后续对相邻层施加字线串扰来降低目标存储层的误码率，从而可以延迟目标存储层中存储页的数据刷新操作。

参见图6所示，例如可以将wl0和wl2作为目标存储层，将wl1作为相邻层，可以对wl1进行数据刷新，待wl1中的数据迁移到其他存储块后，wl1中存储页都标为无效。

s104：对所述目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向所述目标存储层内的存储页注入电子；所述编程电压使所述相邻层的存储页的阈值电压高于所述存储器的存储页的最高阈值电压，所述相邻层的存储页和所述目标存储层内的存储页串联连接。

在本申请实施例中，申请人经过研究发现，在对page进行写入时，施加在存储单元上的高压会对相邻字线上的存储单元造成干扰，向这些存储单元注入电子，使这些存储单元的阈值电压上升，称为字线串扰(wordlineinterference，wi)效应，其中在正常的编程中，字线串扰效应很弱，当把存储单元编程到高于正常阈值电压时，字线串扰效应变的显著。

参见图7所示，为本申请实施例一种字线串扰效应的示意图，其中7a中表示多个存储单元中，在第n层字线(wln)上进行过度编程(即编程电压高于正常阈值电压)时，由于字线串扰效应，其上层(第n 1层)字线(wln 1)和下层(第n-1层)字线(wln-1)将会受到干扰而被注入电子，从而使与wln 1和wln-1连接的存储单元的数据保持时间延长，从而降低wln 1和wln-1连接的存储单元中的误码率。

参考图7b所示，横坐标为存储单元的阈值电压(vth)，纵坐标为存储单元数量(cellcount)，在wln编程到高电压(programtohighvoltage)时，与wln 1和wln-1连接的存储单元的阈值电压分布态右移，wln的编程电压越大，则wln 1和wln-1连接的存储单元的阈值电压分布态右移的程度越大，因此通过控制wln的编程电压可以控制电子的注入。

参见图8所示，为本申请实施例提供的一种存储单元的编程示意图，其中与wln连接的页可以为空白页(emptypage)，也可以为无效页(invalidpage)，在与wln连接的页可以为空白页时，该页的存储单元均处于e态，则可以利用编程电压vwi将该页的存储单元编程至高于编程电压vwi的位置，参考图8a所示，在与wln连接的页可以为无效页时，该页的存储单元均处于e，p1，……，p7态，则可以利用编程电压vwi将该页的存储单元统一编程至高于编程电压vwi的位置，参考图8b所示。

因此，本申请实施例中，可以对目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向目标存储层内的存储页注入电子，编程电压使相邻层的存储页的阈值电压高于存储器的存储页的最高阈值电压，相邻层的存储页和所述目标存储层内的存储页串联连接。

具体的，在确定目标存储层中存储页的目标存储单元后，可以在目标存储单元的相邻层的编程单元施加编程电压，以利用字线串扰效应向目标存储单元注入电子，其中编程电压使编程单元的被编程后的阈值电压高于存储器的存储单元的最高阈值电压，且编程单元和目标存储单元串联连接。具体的，编程电压使编程单元的被编程后的阈值电压高于存储器的存储单元的最高阈值电压的范围为5-5.9v。目标存储层可以为其相邻层的上层，也可以为其相邻层的下层，还可以同时为其相邻层的上层和下层，用于施加编程电压的目标层的相邻层作为编程层，对编程层施加编程电压可以对目标存储层的目标存储单元进行电子注入，以降低目标存储层中的数据的误码率，延长数据的存储时长，减少数据刷新操作。

具体实施时，在目标存储层为相邻层的上层和下层时，即将目标存储层和相邻层这三层作为一组，参见图9所示，将pageset1作为相邻层，pageset1的上层和下层pageset2作为目标存储层，由于目标存储块已经达到了数据刷新阈值，需要进行数据刷新，为了延长存储时间，减少刷新总次数，可以先对某一层进行刷新，如对相邻层pageset1进行刷新，将其标为无效，因此可以在pageset1施加编程电压，以利用字线串扰效应向pageset2中双向注入电子，减少pageset2中的误码率。

参见图10所示，为双向电子注入操作的示意图，上层目标存储层四个存储单元对应的分布态依次为e、p7、p3、p4，下层目标存储层四个存储单元对应的分布态依次为p7、p3、p1、p3，则需要根据两个目标存储层的存储单元的分组来确定所需的编程电压，实际操作中，与同一编程单元串联的两个目标存储单元属于不同分组时，以较低的阈值电压的目标存储单元的分组为准。例如与同一编程单元串联的两个目标存储单元的阈值电压分布态为e和p7，则这两个目标存储单元的读取结果在页缓冲器中存储为“000”，属于第一组；与同一编程单元串联的两个目标存储单元的阈值电压分布态为p3和p7，则这两个目标存储单元的读取结果在页缓冲器中存储为“010”，属于第二组；与同一编程单元串联的两个目标存储单元的阈值电压分布态为p3和p1，则这两个目标存储单元的读取结果在页缓冲器中存储为“000”，属于第一组；与同一编程单元串联的两个目标存储单元的阈值电压分布态为p3和p4，则这两个目标存储单元的读取结果在页缓冲器中存储为“010”，属于第二组。而后，可以根据对两个目标存储单元的分组为连接的编程单元施加相应的编程电压。

具体实施时，在目标存储层为相邻层的上层或下层时，参见图11所示，首先将pageset1作为相邻层，pageset2作为目标存储层，先对pageset1进行数据刷新施加编程电压，以利用字线串扰效应降低上下相邻的pageset2和pageset3中的数据的误码率，等pageset2和pageset3中的数据的误码率再次增加到数据刷新阈值时，对pageset2进行数据刷新，对刷新后的pageset2施加编程电压，以利用字线串扰效应向pageset3单向注入电子，降低pageset3中的数据的误码率。

即pageset2接收了一次字线串扰效应，pageset3接收了两次字线串扰效应，存储时间被进一步延长，总的数据刷新次数得以下降。

参见图12所示，为单向电子注入操作的示意图，目标存储层(targetwl)四个存储单元对应的分布态依次为e、p2、p7、p4，则读取结果依次为“000”、“000”、“100”、“010”，存储在页缓冲器(pagebuffer)中，因此分别属于第一组、第一组、第三组、第二组，则四个存储单元中前两个为编程抑制单元，对其进行编程抑制(programinhibit)，后两个为目标存储单元，编程层(aggressorwl)的四个存储单元分别目标层的四个存储单元串联，通过编程层的与目标存储单元连接的编程单元，可以实现目标存储的数据恢复，具体的，可以在编程层的第三个存储单元施加第二编程电压vh(programtovh)，在第四存储单元施加第一编程电压(programtovm)。

s105：当检测到所述目标存储层中的数据的误码率大于或等于第一预设阈值时，对所述目标存储层进行数据刷新。

参见图9所示，当目标存储层pageset2中的数据的误码率大于或等于第一预设阈值时，对目标存储层pageset2进行数据刷新，即利用了字线串扰效应能使目标存储层pageset2存储更长的时间才进行数据刷新，使总的刷新操作得以降低。

参见图11所示，pageset2接收了一次字线串扰效应才进行数据刷新，pageset3接收了两次字线串扰效应才进行数据刷新，存储时间被进一步延长，总的数据刷新次数得以下降。

本申请提供了一种减少三维存储器的数据刷新操作的方法，当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将存储块作为目标存储块，确定位于目标存储块中的目标存储层，对目标存储层的相邻层进行数据刷新，对目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向目标存储层内的存储页注入电子，编程电压使相邻层的存储页的阈值电压高于存储器的存储页的最高阈值电压，当检测到目标存储层中的数据的误码率大于或等于第一预设阈值时，对目标存储层进行数据刷新。即通过相邻层对目标存储层的字线串扰效应，延长目标存储层的数据存储时间，减少三维存储器的总数据刷新次数，降低因数据刷新对三维存储器性能的影响。

示例性装置

参见图13所示，为本申请实施例提供的一种减少三维存储器的数据刷新操作的装置的示意图，包括：

目标存储块确定单元1301，用于当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将所述存储块作为目标存储块；

目标存储层确定单元1302，用于确定位于目标存储块中的目标存储层；

相邻层数据刷新单元1303，用于对所述目标存储层的相邻层进行数据刷新，将所述刷新后的数据存入第一存储块中，并将所述相邻层标为无效，以使所述相邻层不再被写入数据；

编程电压施加单元1304，用于对所述目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向所述目标存储层内的存储页注入电子；所述编程电压使所述相邻层的存储页的阈值电压高于所述存储器的存储页的最高阈值电压，所述相邻层的存储页和所述目标存储层内的存储页串联连接；

目标存储层数据刷新单元1305，用于当检测所述目标存储层中的数据的误码率大于或等于第一预设阈值时，对所述目标存储层进行数据刷新。

可选的，所述目标存储层为所述相邻层的上层和/或下层。

可选的，所述装置还包括:

目标存储单元确定单元，用于确定位于所述目标存储层中的目标存储单元；

编程电压施加子单元，用于在所述目标存储单元的相邻层的编程单元施加编程电压，以利用字线串扰效应向所述目标存储单元注入电子；所述编程电压使所述编程单元的阈值电压高于所述存储器的存储单元的最高阈值电压，所述编程单元和所述目标存储单元串联连接。

可选的，目标存储单元确定单元，包括：

读取单元，用于利用至少一个读电压对位于目标层的存储单元进行读操作，以确定各个所述存储单元的阈值电压所在的电压范围；所述电压范围由所述至少一个读电压界定，所述读电压至少包括第一读电压；

分组单元，用于根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组；

目标存储单元确定子单元，用于将阈值电压均大于所述第一读电压的分组中的存储单元作为目标存储单元，将存在阈值电压小于所述第一读电压的分组中的存储单元作为编程抑制单元。

可选的，所述分组单元，用于：

在所述目标存储层为所述相邻层的上层或下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将位于同一电压范围的所述存储单元作为同一组，对各个所述存储单元进行分组；

和/或，

在所述目标存储层为所述相邻层的上层和下层时，所述根据所述各个存储单元的阈值电压所在的电压范围，对各个所述存储单元进行分组，包括：将与所述相邻层的同一存储单元连接的两个目标层的存储单元中，阈值电压低的存储单元作为基准单元，将位于同一电压范围的所述基准单元作为同一组，对各个所述基准单元进行分组，且令与所述相邻层的同一存储单元连接的两个目标层的存储单元属于同一组。

本申请提供了一种减少三维存储器的数据刷新操作的装置，当检测到存储块中的数据的误码率大于或等于第一预设阈值时，将存储块作为目标存储块，确定位于目标存储块中的目标存储层，对目标存储层的相邻层进行数据刷新，对目标存储层的相邻层的存储页施加编程电压，以利用字线串扰效应向目标存储层内的存储页注入电子，编程电压使相邻层的存储页的阈值电压高于存储器的存储页的最高阈值电压，当检测到目标存储层中的数据的误码率大于或等于第一预设阈值时，对目标存储层进行数据刷新。即通过相邻层对目标存储层的字线串扰效应，延长目标存储层的数据存储时间，减少三维存储器的总数据刷新次数，降低因数据刷新对三维存储器性能的影响。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。