用于交叉点存储器的基于可变基准的感测方案的制作方法

该描述通常涉及存储器，并且更具体地，涉及使用用于非易失性存储器(例如交叉点存储器)的可变基准电流的感测技术。

背景技术：

存储器资源在电子设备和其他计算环境中具有无数的应用。需要可以比传统存储器件缩放到更小的存储技术。然而，持续趋向于更小和更节能的器件已经导致了传统存储器件的缩放问题。三维存储器件作为对传统存储器件的缩放限制的解决方案而出现。

附图说明

下面的描述包括对附图的讨论，附图具有通过本发明的实施例的实施方式的示例的方式给出的说明。附图应当通过示例性的方式而非限制性的方式被理解。如本文所使用的，对一个或多个“实施例”的参考将被理解为描述了本发明的至少一种实施方式，该实施方式包括一个或多个特定的特征、结构、或特性。因此，本文中出现的诸如“在一个实施例中”或“在替代性实施例中”的短语描述了本发明的各种实施例和实施方式，并且不一定全都指相同的实施例。然而，它们也不一定相互排斥。

图1a是可以实施基于可变基准的感测技术的两端子交叉点存储单元的示例的电路图。

图1b示出了单级单元(slc)交叉点存储单元的阈值电压分布的示例。

图1c示出了用于读取操作和感测电流基准放置的单元电流分布的示例。

图1d示出了固定的基准电流方案的示例。

图2示出了取决于vdm的电流窗口和对应的感测基准电流的示例。

图3示出了用于执行基于可变基准的感测方案的存储器件逻辑单元的示例的块图。

图4a示出了用于写入算法的电压的示例。

图4b示出了用于读取和写入操作的两个不同的基准电流的示例。

图5a和图5b是用于执行基于可变基准的感测方案的存储器件逻辑单元的示例的块图。

图6是基于可变基准的感测方案的示例的流程图。

图7示出了可以使用本文描述的技术来存取的交叉点存储单元的示例。

图8示出了存储单元阵列的一部分。

图9是根据本文描述的示例的可以包括非易失性存储器件的系统的块图。

图10提供了计算系统的示例性描绘。

下面是对某些细节和实施方式的描述，包括对附图的描述，附图可以描绘下面描述的实施例中的一些或全部，以及讨论本文提出的发明构思的其他潜在的实施例或实施方式。

具体实施方式

本文描述了用于交叉点存储器的基于可变基准的感测技术。

可以通过在交叉点存储单元上施加特定的电压来写入到交叉点存储器和从交叉点存储器读取。读取操作的一个示例涉及在该单元上施加电压并检测响应于所施加的电压而通过单元的电流。响应于所施加的电压而通过单元的电流的幅值取决于存储单元的状态。例如，考虑可以处于以下两种状态中的一种的单级(slc)交叉点存储单元：“置位”(例如，逻辑0)或“复位”(例如，逻辑1)。如果通过单元的电流小于基准电流，则确定该单元处于“置位”(例如，逻辑0)状态。如果通过单元的电流大于基准电流，则确定该单元处于“复位”(例如，逻辑1)状态。

通常，静态基准电流用于确定单元的状态。但是，置位和复位单元的电流分布可以基于所施加的电压的幅值而变化。因此，针对不同的电压使用静态基准电流可以减小或消除电流分布之间的“感测窗口”或间隔。因此，使用静态基准电流会减小电压放置的灵活性，这继而增大了位出错率。

相反，基于用于感测操作的电压来调节基准电流可以使感测窗口最大化并降低出错率。

图1a是可以实施基于可变基准的感测技术的两端子交叉点存储单元的示例的电路图。交叉点存储单元是交叉点存储器件中的许多存储单元中的一个。交叉点存储单元106经由位线102和字线104与存取电路耦合。交叉点存储单元106包括用于储存一个或多个位的材料。交叉点存储单元106的存储元件可以包括可以被编程为两个或更多个稳定状态的任何存储元件。在一个示例中，单元106可以处于多个(例如2、4或更多)电阻状态中的一个。在一个这样的示例中，每个不同的电阻状态与不同的阈值电压(vt)相关联。阈值电压是单元106经历改变(例如，物理改变)时的电压，该改变使该单元处于更高的导电状态。在一个示例中，可以说存储单元“达到阈值”或经历“阈值事件”。在一个示例中，当存储单元达到阈值时(例如，响应于具有大于当前状态下的阈值电压的幅值的施加的电压)，存储单元经历物理改变，该物理改变使存储单元展现出某些电特性，例如高导电性。一旦单元达到阈值，就可以将特定的幅值、极性、和持续时间的编程电流施加到该单元以使该单元处于期望的电阻状态。因此，可以通过检测单元的电阻状态来确定由交叉点存储单元106所储存的值，可以通过检测响应于施加的电压而流过单元的电流来确定该电阻状态。

存储单元106与电路108耦合以实现对存储单元106的存取和操作。该电路包括被电耦合以执行以下操作中的一个或多个的电子部件：向存储单元提供电压、感测存储单元的电响应、对接收或储存的信息执行模拟或逻辑操作、输出信息、和储存信息。在一个示例中，存取电路108包括用于以下操作的电路：选择存储单元、写入到存储单元、以及从存储单元读取。

图1b示出了单级单元(slc)交叉点存储单元的阈值电压分布的示例。图1b示出了置位单元和复位单元的阈值电压的分布的示例。在所示出的示例中，置位单元与“逻辑0”相关联，并且复位单元与“逻辑1”相关联，然而，编码方案可以是不同的。例如，逻辑0可能与高于逻辑1的幅值阈值电压分布相关联。

用于读取存储单元的电压被放置在阈值电压分布或置位和复位单元之间。为了便于参考，在以下描述中该电压被称为“分界电压”(vdm)；然而，用于感测操作的电压可以被称为“读取电压”、“感测电压”、“基准电压”、或简称为“电压”。

如上简短所述的，交叉点存储单元响应于施加在单元上的电压而传导电流。图1c示出了用于读取操作和感测电流基准放置的单元电流分布的示例。图1c示出了响应于用于读取操作的分界电压的施加的两个电流分布。当在复位单元上施加分界电压时，泄露电流流过存储单元。在一个示例中，除其他因素外，泄漏电流是所施加的电压(例如，分界电压)的指数函数。因此，所施加的电压越高，泄漏电流越大。泄露电流和分界电压之间的关系可以通过以下公式给出，其中k和α是拟合参数。

i泄露＝k×e^α(vdm)(公式1)

泄漏电流具有带有最小泄漏电流i_lkgmin和最大泄漏电流i_lkgmax的分布。泄漏电流分布是由于各种因素引起的，所述因素例如温度、背景数据模式、单元的阈值电压(vt)分布、以及单元的vt漂移。

可以由于存储单元的阈值电压移动而调节用于执行感测操作而施加的分界电压。例如，由于预期的阈值电压漂移，可以施加较高或较低幅值的分界电压。如果施加更高幅值的分界电压，则泄漏电流的幅值也会增大。在图1c的示例中，最大泄漏电流(i_lkgmax)决定了最大分界电压。

当在置位单元上施加分界电压时，则较高的“读取”电流流过该单元。读取电流是路径中(例如，在存储单元上)的电阻和施加的分界电压的函数，并且可以由以下公式(欧姆定律)表示：

i读取置位＝vdm/r路径(公式2)

在典型设计中，路径中存在电流镜像以控制电流。然而，当由于路径电阻，流过存储单元的实际电流低于镜像电流时，则电流由以上公式2而非电流镜像控制。

如从公式1和2可以看出的，泄漏电流和读取电流两者是存储单元上的所施加的电压的函数。复位单元响应于分界电压而传导幅值相对较小的泄漏电流。置位单元响应于分界电压而传导幅值大于复位单元的电流(“读取电流”)。因此，在图1c中所示出的示例中，在置位和复位单元的电流分布之间存在间隔或窗口120。在常规的交叉点存储器中，静态基准电流(i基准)被选择为落在复位电流分布和置位电流分布之间。例如，对于感测操作，基准电流(i基准)被放置在最大泄漏电流和最小读取电流之间。

将响应于分界电压的通过单元的实际电流与所选定的基准电流进行比较以确定状态，并且因此确定由单元储存的逻辑值。在一个示例中，通过将电流差转换为逻辑电平“1”或“0”来执行感测。因此，基于通过单元的实际电流小于还是大于基准电流，可以确定由单元储存的逻辑值。在图1c中所示出的示例中，如果通过单元的实际电流小于基准电流，则确定该单元处于复位状态。如果通过单元的实际电流大于基准电流，则确定该单元处于置位状态。可以通过比较基准电流(其被放置在两个电流电平之间)并使用模拟电流比较器作为感测放大器以将模拟信号转换为逻辑信号来执行该感测方案。

如上所述，常规的感测操作依赖于放置在电流分布之间的窗口中的静态基准电流。如果正确地放置了静态基准电流，则感测放大器将数字数据解析为正确的输出。然而，在调节分界电压的设计中使用静态基准电流会导致较小的窗口，其中i_rdmin>i基准>i_lkgmax。较小的窗口造成了对最大泄露电流的限制，这继而引起了对最大分界电压的限制。这种方式还可以造成对最小读取电流的限制，这对于良率可能不是最优的。因此，总的感测电流窗口(i_rdmin-i_lkgmax)变小，这可能导致器件在表现为良率损失的次优区中的操作。

图1d示出了固定的基准电流方案的示例。图1d描绘了四个电流分布。电流分布132和134对应于施加在复位单元上的两个不同的分界电压(vdm1和vdm2)。电流分布136和138对应于施加在置位单元上的两个不同的分界电压。如上所述，响应于所施加的分界电压的增大，泄漏和读取电流的幅值增大。因此，施加更高的分界电压(vdm2)会使复位和置位单元的电流分布向更高移位。

在所示出的示例中，固定的基准i_ref_fixed不随vdm移动。因此，当使用固定的基准电流时，随着施加不同的分界电压，电流分布之间的窗口140开始缩小。在图1d中所示出的示例中，窗口140由响应于vdm1的最小读取电流和响应于vdm2的最大泄漏电流定义。当固定的基准电流未能落在电流分布之间的实际窗口中时，缩小窗口可能会导致位错误。图1d示出了由于响应于vdm2的施加而将静态基准电流i_ref_fixed放置在与泄漏电流分布134重叠的水平处而导致的功能性故障的示例。因此，在示出的示例中，响应于vdm2，在分布134的区142中展现泄漏电流的复位单元实际上将被确定为置位单元。因此，当由于一些单元的较高的vdm而导致泄漏电流过高时，固定的基准电流方案可能造成功能性故障，从而导致较高的位出错率。

相反，跟踪分界电压的感测基准电流可以防止电流分布之间的窗口缩小或使之最小化，并且因此消除了可能导致次优性能或良率损失的限制。

图2示出了取决于vdm的电流窗口和对应的感测基准电流的示例。与图1d中相似，图2示出了响应于两个分界电压的复位和置位单元两者的电流分布。然而，与图1d不同，图2示出了具有对应于两个分界电压的两个不同的基准电流的示例。响应于电压vdm1的置位和复位单元的第一基准电流i_ref1在电流分布202和206之间。响应于电压vdm2的置位和复位单元的第二基准电流在电流分布204和208之间。因此，不同的基准电流基于被施加以执行读取操作的分界电压来用于读取操作。

在一个示例中，随着时间来调节(例如，增大)分界电压以考虑诸如阈值电压漂移的影响。例如，在制造后的初始时间，第一分界电压vdm1用于读取操作。第一基准电流基于第一分界电压的使用来用于读取操作。经过一段时间后，使用第二分界电压vdm2。一旦使用第二分界电压开始读取操作，则将第二基准电流用于读取操作。虽然在图2中仅示出了两个分界电压和两个基准电流，但是该技术可以应用于多于两个的分界电压和多于两个的基准电流(例如3、4等)。另外，虽然图2示出了其中分界电压和基准电流的幅值增大的示例，但相同的技术可以应用于其中分界电压和基准电流的幅值降低的示例。

图3示出了用于执行基于可变基准的感测方案的存储器件逻辑单元的示例的块图。在图3的示例中，逻辑单元300在存储器管芯上。逻辑单元300可以与图1a的存取逻辑单元108相同、类似，或包括图1a的存取逻辑单元108。逻辑单元300从诸如与存储器管芯耦合的asic存储器控制器的控制器接收信号。例如，存储器控制器将命令发送到存储器管芯以执行操作，例如读取或写入操作。在所示出的示例中，作为读取操作的一部分，控制器向存储器管芯上的逻辑单元300提供读取vdm信息301。读取vdm信息301包括用于指示用于读取操作的基准电压的逻辑值(例如，vdm1、vdm2、vdm3等)。

控制逻辑302从控制器接收信号并执行各种与控制有关的任务，例如基于接收到的信号确定执行哪个操作。控制逻辑单元302基于读取vdm信息301来确定使用哪个读取基准电压，并将信号发送到可变感测基准逻辑单元304以选择期望的基准电流。所选定的分界电压被施加在存储单元310上，并且所选定的基准电流被提供给感测电路(例如，感测放大器306)。感测放大器306感测通过存储单元310的电流，并且通过将感测到的电流与所选定的基准电流进行比较来确定存储单元310处于什么状态。然后由存储单元310储存的值被储存在读取感测锁存器308中。因此，与常规的存储器不同，在常规的存储器中，感测放大器使用固定的基准电流来确定存储单元310的状态，图3中的示例基于由控制器提供的vdm信息来选择基准电流。在其他示例中，vdm信息可以储存在管芯上而不是由控制器提供。

除了用于读取命令的感测操作之外，基于可变基准的感测方案也可以用于其他感测操作。例如，一些存储器中的写入(或编程)操作涉及感测操作。

考虑写入算法的示例，该写入算法涉及在存储单元上施加写入电压，然后进行感测操作。例如，图4a示出了用于写入算法的电压的示例。在该示例中，在存储单元上施加第一写入电压v_write1。第一写入电压具有期望使大多数存储单元(但不是全部)达到阈值的幅值(例如，存储单元具有低于v_write1的幅值的阈值电压)。为了确定目标存储单元是否响应于v_write1达到阈值，该算法涉及执行感测操作以检测有多少电流流过存储单元。如果存储单元达到阈值，它将“被捕捉”到更高的导电状态，并且因此将传导高于阈值的电流。如果存储单元未达到阈值，则通过单元的电流将小于阈值。如果存储单元未达到阈值，则较大幅值的写入电压(v_write2)被施加到存储单元。一旦存储单元已经达到阈值，就可以将电流施加到具有特定的幅值、持续时间、和极性的单元以将存储单元编程为期望的值。执行涉及较低写入电压并随后进行感测操作的写入算法的一个原因是，通过避免大多数写入中的较高幅值的电压来减小功耗。

在一个这样的示例中，为了在施加第一写入电压之后执行感测操作，该电压被转变为较低幅值的电压。如上所述，在一些存储器中，泄漏电流与单元上的电压有关。因此，单元上的高幅值的电压可以导致高泄漏电流。如果单元上的电压足够高，则可能难以或不可能区分泄漏电流和由已经达到阈值的单元传导的电流。在图4a的示例中，写入电压具有相对较大的幅值，并且因此将用于感测操作的电压减小到较低的分界电压(vdm_threshold_det)。然后可以将响应于vdm_threshold_det的通过存储单元的电流与基准电流进行比较，以确定存储单元是否达到阈值。

然而，用于写入(阈值或“负阻(snapback)”检测)感测操作的基准电流可以是独立的并且不同于用于读取操作的基准电流。图4b示出了用于读取和写入操作的两种不同的基准电流的示例。写入感测操作可以使用与读取感测操作不同的分界电压。结果，响应于不同的分界电压，由存储单元展现的电流分布可能是不同的。电流分布402和406响应于被施加用于写入感测操作的分界电压的施加。电流分布402表示响应于写入电压尚未达到阈值的通过存储单元的泄漏电流。电流分布406表示响应于写入电压已经达到阈值的通过存储单元的电流。电流分布404和408分别响应于用于复位和置位单元的读取感测操作的分界电压的施加。

在图4b的示例中，用于读取感测和写入感测操作的电流分布是不同的。因此，对于读取和写入操作的感测操作使用相同的基准电流可能导致错误。例如，如果在阈值检测感测操作以及读取感测操作中使用基准电流i_ref_read，则对于一些单元将发生功能性故障162。通过为阈值检测感测操作和读取感测操作使用不同的基准电流可以避免故障。例如，图4b示出了示例，其中基准电流i_ref_threshold_det用于阈值检测操作，并且不同的基准电流i_ref_read用于读取感测操作。

如上所讨论的，例如，取决于时间，用于读取操作的分界电压可以改变。用于写入感测操作的分界电压可以是静态的或被改变。如果写入感测分界电压是静态的，则对于阈值检测感测操作而言，静态基准电流可以是足够的。然而，如果用于在写入期间的感测的分界电压改变，则基准电流可以基于所施加的分界电压。例如，在初始时间，可以使用第一分界电压(vdm_threshold_det1)，并且然后在稍后的时间可以使用第二分界电压(vdm_threshold_det2)，依此类推。在该示例中，可以基于vdm_threshold_det1的幅值来使用第一基准电流(例如i_ref_threshold_det1)，并且在第二时间可以基于vdm_threshold_det2的幅值来使用第二基准电流(例如i_ref_threshold_det2)。基于可变基准的感测方案可以组合；例如，用于阈值检测操作和读取操作两者的基准电流可以被选择并基于所施加的电压。

图5a和图5b是用于执行基于可变基准的感测方案的存储器件逻辑单元的示例的块图。图5a和图5b与图3类似，因为它们包括用于执行基于可变基准的感测的逻辑单元，包括控制逻辑单元302、可变感测基准逻辑单元304、存储单元310、感测放大器306、以及用于储存检测到的逻辑值的锁存器。

图5a描绘了逻辑单元500a，逻辑单元500a使得能够为写入阈值检测和读取操作选择不同的基准电流。例如，控制逻辑单元302从控制器(例如，存储器管芯外部的asic控制器)接收写入阈值检测信号501，以指示将要执行包括感测操作的写入命令。控制逻辑单元302确定施加哪个(一个或多个)电压来执行写入和感测操作。在一个示例中，用于阈值检测的分界电压是静态的(例如，经由另一种机制融合或硬编码)。可变感测基准逻辑单元304接收指示用于感测操作的分界电压的信号，并且基于分界电压向感测放大器306提供适当的基准电流。所选定的分界电压被施加在存储单元310上，并且所选定的基准电流被提供给感测放大器306。感测放大器306感测通过存储单元310的电流，并通过将感测到的电流与所选定的基准电流进行比较来确定存储单元是否达到阈值。然后阈值检测操作的结果储存在阈值检测锁存器508中。

图5b示出了针对不同的读取分界电压和阈值检测两者来实施基于可变基准的感测的逻辑单元的示例。逻辑单元500b类似于图3和图5a的逻辑单元。控制逻辑单元302接收读取vdm信息301和写入阈值检测501两者，读取vdm信息301用于指示哪个分界用于读取操作，并且写入阈值检测501指示感测操作用于写入操作。控制逻辑单元基于是否正在执行读取或写入操作并且还可以基于由控制器提供的分界电压信息(例如，信息301)来确定将施加在存储单元310上的适当的分界电压。控制逻辑单元还向感测放大器提供指示是否正在执行读取或写入操作的信号。取决于正在执行的操作，感测操作的结果储存在读取感测锁存器308或阈值检测锁存器508中。

虽然图5a和图5b中所示出的示例假定用于阈值检测的静态分界电压，但是可以类似于读取分界电压使用于写入操作的分界电压变化。例如，可以(例如，随着时间)调节写入分界电压，并且用于写入感测操作的基准电流可以基于写入分界电压。而且，虽然图3和图5b的示例描述了在存储器管芯外部的提供指示所选定的读取分界电压的信息的控制器，但是在其他示例中，存储器管芯内部的逻辑单元确定读取分界电压。

图6是基于可变基准的感测方案的示例的流程图。方法600可以由硬件、固件、或硬件和固件的组合来执行。

在602处，方法600开始于接收用于对交叉点存储单元进行存取的存储器存取命令。该存储器存取命令可以是例如读取命令、写入命令、或用于对其中执行感测操作的存储单元进行存取的任何其他命令或请求。执行存储器存取命令可以涉及多个子操作，多个子操作中的至少一个是感测操作。在图6中所示出的示例中，在604处，感测操作的执行涉及响应于存储器存取命令的接收在存储单元上施加电压。在一个示例中，该电压选自多个分界电压。该电压可以是基准电压或分界电压，并且可以取决于存储器存取命令是读取命令还是写入命令而变化。分界电压还可以取决于其他因素，例如所经过的时间(例如，从某个初始时间开始的经过的时间)。在一个这样的示例中，控制逻辑单元基于所经过的时间来选择多个分界电压中的一个。可以基于来自控制器、熔断器、硬编码、或来自寄存器设置的信号来选择分界电压。

在606处，基于该电压，选择多个基准电流中的一个。在一个示例中，控制逻辑单元选择对应于所选定的分界电压的基准电流。所选定的基准电流是多个基准电流中的一个，基准电流中的每个在对应的分界电压下的预期的电流分布之间。例如，参考图2，如果存储器存取命令是读取命令并且电压是vdm1，则选择对应的基准电流i_ref1。如果存储器存取命令是读取命令并且电压是vdm2，则选择对应的基准电流i_ref2。如果存储器存取命令是写入命令，则可以选择不同的vdm_threshold_det1或vdm_threshold_det2。然后在608处，检测通过单元的电流，并将其与所选定的基准电流进行比较。然后在610处，可以基于所检测的电流与所选定的基准电流的相对关系来确定该单元的状态。例如，对于读取感测操作，如果电流高于所选定的基准电流，则存储单元处于一种逻辑状态，并且如果电流低于所选定的基准电流，则存储单元处于第二逻辑状态。在另一个示例中，对于写入感测操作，如果电流低于所选定的基准电流，则存储单元尚未达到阈值，并且如果电流大于所选定的基准电流，则存储单元已经达到阈值。

通过基于被施加以用于感测操作的电压来选择基准电流，可以确定存储单元的正确状态，从而减小位出错率，这继而改善了良率。

图7示出了可以使用本文所述的技术来进行存取的交叉点存储单元的示例。

图7示出了存储单元700。存储单元700包括用于储存数据并帮助选择存储单元700的一个或多个材料702的层。例如，存储单元700可以包括在存取线704和706之间的储存材料702、选择器材料、或两者。在一个示例中，存储单元包括储存材料层和单独的选择器材料层。在一个示例中，选择器是具有阈值电压的器件，并且储存元件是具有可调阈值电压的器件。在一个示例中，存储单元700包括表现出存储和选择效果的自选材料。自选材料是储存材料，其能够选择阵列中的存储单元，而无需用于选择单元的单独的材料层。在一个示例中，自选存储单元包括单个的材料层，该单个的材料层可以充当用于选择存储单元的选择器元件和用于储存逻辑状态的存储元件两者。如果可以(例如，经由写入操作)将材料置于多个稳定状态中的一个，并且随后(例如，经由读取操作)被读回，则材料表现出存储效果。

本文描述的技术通常应用于交叉点存储器、电阻存储器、或基于电流的存储器，并且不依赖于或特定于特别的储存材料。然而，下面是储存材料的一些非限制性示例。

在一些示例中，储存材料是相变材料。在其他示例中，储存材料可以处于一种或多种稳定状态而没有相变。在一个示例中，存储元件、开关元件、或两者是使用非晶材料(例如，非晶硫属化物材料或其他非晶材料)的非晶半导体阈值开关(例如，双向阈值开关)。双向阈值开关保持在非晶状态，这使其区别于双向存储器，所述双向存储器通常在非晶状态和晶体状态之间改变。在一个示例中，双向存储器与双向阈值开关串联使用。在这种情况下，双向阈值开关用作双向存储器的选择器件。在一个示例中，无论存储单元的存储材料是否改变相位，该存储器可以被称为基于电阻的存储器。在基于电阻的存储器中，由存储单元储存的位基于存储单元的电阻状态。

储存材料的示例可以包括以下各项中的一种或多种：碲(te)、硒(se)、锗(ge)、锑(sb)、铋(bi)、铅(pb)、锡(sn)、铟(in)、银(ag)、砷(as)、硫(s)、磷(p)、钼(mo)、镓(ga)、铝(al)、氧(o)、氮(n)、铬(cr)、金(au)、铌(nb)、钯(pd)、钴(co)、钒(v)、镍(ni)、铂(pt)、钛(ti)、钨(w)、钽(ta)或其他材料。例如，储存材料可以包括一种或多种硫属化物材料，例如，te-se、ge-te、in-se、sb-te、ge-sb、ta-sb-te、ga-sb、in-sb、as-te、as-se、al-te、as-se-te、ge-sb-te、ge-as-se、te-ge-as、v-sb-se，nb-sb-se、in-sb-te、in-se-te、te-sn-se、v-sb-te、se-te-sn、ge-se-ga、mo-sb-se、cr-sb-se、ta-sb-se、bi-se-sb、mo-sb-te、ge-bi-te、w-sb-se、ga-se-te、ge-te-se、cr-sb-te、sn-sb-te、w-sb-te、sn-sb-bi、in-sb-ge、as-sb-te、ge-te-ti、te-ge-sb-s、te-ge-sn-o、te-ge-sn-au、pd-te-ge-sn、in-se-ti-co、ge-sb-te-pd、ge-sb-te-co、sb-te-bi-se、ag-in-sb-te、ge-se-te-in、as-ge-sb-te、se-as-ge-in、ge-sb-se-te、ge-sn-sb-te、ge-te-sn-ni、ge-te-sn-pd、以及ge-te-sn-pt、si-ge-as-se、in-sn-sb-te、ge-se-te-si、si-te-as-ge、ag-in-sb-te、ge-se-te-in-si、se-as-ge-si-in或能够编程为多种状态中的一种的其它材料。硫属化物材料中的一种或多种元素可以是掺杂剂。例如，储存材料可以包括诸如铝(al)、氧(o)、氮(n)、硅(si)、碳(c)、硼(b)、锆(zr)、铪(hf)、或其组合的掺杂剂。储存材料可以包括未明确列出的其他材料或掺杂剂。

如上所述，一些存储单元包括单独的选择器材料层以形成选择器器件。选择器材料可以包括硫属化物材料(例如，硫属化物玻璃)或能够用作选择元件的其它材料。在一个示例中，选择器材料包括以下各项中的一种或多种：硅(si)、锗(ge)，硒(se)、砷、碲(te)、或其他材料。在一个示例中，选择器材料包括si-ge-as-se、as-ge-te-si、或其他选择器材料。选择器材料还可以包括诸如以下的掺杂剂：铝(al)、氧(o)、氮(n)、硅(si)、碳(c)、硼(b)、锆(zr)、铪(hf)、或其组合。选择器材料可以包括未明确列出的其它材料或掺杂剂。

存取线704、706将存储单元100与向存储单元供电并允许对存储单元存取的电路电耦合。术语“耦合”可以指直接地或间接地物理连接、电连接、和/或通信连接的元件，并且在本文中可以与术语“连接”互换使用。物理耦合可以包括直接接触。电耦合包括允许部件之间的电流动和/或发信号的接口或互连。通信耦合包括使部件交换数据的连接，包括有线和无线连接。存取线704、706可以分别被称为位线和字线。字线用于对存储阵列中的特定的字进行存取，并且位线用于对该字中的特定的位进行存取。存取线704、706可以由一种或多种金属组成，所述金属包括：al、cu、ni、cr、co、ru、rh、pd、ag、pt、au、ir、ta和w；包括tin、tan、wn、和tacn的导电金属氮化物；包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛的导电金属硅化物；包括tisin和wsin的导电金属硅化氮化物；包括ticn和wcn的导电金属碳化氮化物；或任何其他合适的导电材料。

在一个示例中，电极708设置在储存材料702与存取线704、706之间。电极708将存取线704、706与储存材料702电耦合。具有单独的存储层和选择器材料层的存储单元还可以包括在储存层和选择器材料层之间的电极。电极708可以由一种或多种导电和/或半导体材料组成，所述材料例如：碳(c)、氮化碳(cxny)；n掺杂的多晶硅和p掺杂的多晶硅；包括al、cu、ni、cr、co、ru、rh、pd、ag、pt、au、ir、ta、和w的金属；包括tin、tan、wn、和tacn的导电金属氮化物；包括硅化钽、硅化钨、硅化镍、硅化钴、和硅化钛的导电金属硅化物；包括tisin和wsin的导电金属硅化氮化物；包括ticn和wcn的导电金属碳化氮化物；包括ruo2的导电金属氧化物；或其他合适的导电材料。

图8示出了交叉点存储阵列800的一部分，交叉点存储阵列800可以包括诸如图1的存储单元106或图7的存储单元700的存储单元。存储单元阵列800是交叉点存储阵列的示例。存储单元阵列800包括多个长存取线804、806，存取线804、806可以与关于图7描述的存取线704、706相同或类似。存取线804、806可以被称为位线和字线。在图8中所示出的示例中，位线(例如，存取线804)与字线(例如，存取线806)正交。储存材料802设置在存取线804、806之间。在一个示例中，“交叉点”形成在位线、字线之间的相交处。由位线和字线相交的位线和字线之间的储存材料802创建存储单元。储存材料802可以是硫属化物材料、相变材料、硫属化物材料和相变材料两者、或其他储存材料。在一个示例中，存取线804、806由一种或多种导电材料组成，例如以上关于图7描述的存取线704、706。

虽然为了清楚起见在图8中示出了单级或多层存储单元，但是存储单元阵列800(例如，在z方向上)通常包括多级或多层的非易失性存储单元。包括多层交叉点存储单元的非易失性存储器件可以被称为三维(3d)、多级或多层交叉点存储器件。图7和图8示出了存储单元和阵列的示例，其中可以实施本文描述的基于可变基准的感测技术。然而，本文描述的技术可以实施在具有与图7和图8中描述的示例不同的材料或结构的存储单元结构和阵列中。

图9是根据本文描述的示例的可以包括非易失性存储器件的系统的块图。

系统900包括具有随机存取存储器(ram)920的存储子系统的部件，以响应于处理器910的操作来储存和提供数据。系统900从主机或处理器910接收存储器存取请求，主机或处理器910是基于储存在ram920中的数据执行操作或生成将储存在ram920中的数据的处理逻辑单元。处理器910可以是或包括主机处理器、中央处理单元(cpu)、微控制器或微处理器、图形处理器、外围处理器、专用处理器、或其它处理器，并且处理器910可以是单核或多核的。

系统900包括存储器控制器(例如，主机存储器控制器)930，存储器控制器930表示用于与ram920接口连接并管理对储存在存储器中的数据的存取的逻辑单元。在一个示例中，存储器控制器930被集成到处理器910的硬件中。在一个示例中，存储器控制器930是与处理器910分开的独立的硬件。存储器控制器930可以是在衬底上的包括处理器的单独的电路。存储器控制器930可以是与处理器管芯集成在公共衬底上的单独的管芯或芯片(例如，作为片上系统(soc))。在一个示例中，存储器控制器930是集成为处理器管芯上的电路的集成存储器控制器(imc)。在一个示例中，ram920中的至少一些可以与存储器控制器930和/或处理器910包括在soc上。

在所示出的示例中，存储器控制器930包括读取/写入逻辑单元934，读取/写入逻辑单元934包括与ram920接口连接的硬件。逻辑单元934使存储器控制器930生成读取和写入命令，以服务于由处理器910执行指令而生成的数据存取的请求。

ram920中的存储器资源或高速缓存线由存储单元阵列926表示，其可以包括交叉点阵列。ram920包括内部逻辑单元927，内部逻辑单元927用于响应于经由接口924(例如，接口逻辑单元)从控制器922接收的命令来实现对存储单元阵列926的控制和存取。在一个示例中，存储阵列926和控制器922在同一封装中。接口924和/或逻辑单元927可以包括解码逻辑单元，包括用于对特定的行或列、位线或字线进行寻址、或者以其他方式对数据的特定的位进行寻址的逻辑单元。控制器922可以是ram920上的管芯上控制器或管芯外控制器(例如，asic)，以控制其内部操作从而执行从存储器控制器930接收的命令。电源940连接到ram920以提供用于ram920的操作的一个或多个电压轨。

图10提供了计算系统1000(例如，智能电话、平板计算机、膝上型计算机、台式计算机、服务器计算机等)的示例性描绘。如图10中观察到的，系统1000可以包括一个或多个处理器或处理单元1001。(一个或多个)处理器1001可以包括一个或多个中央处理单元(cpu)，中央处理单元中的每个可以包括例如多个通用处理核心。(一个或多个)处理器1001还可以或替代地包括一个或多个图形处理单元(gpu)或其他处理单元。(一个或多个)处理器1001可以包括存储器管理逻辑单元(例如，存储器控制器)和i/o控制逻辑单元。(一个或多个)处理器1001可以与图9的处理器910类似或相同。

系统1000还包括存储器1002(例如，系统存储器)、非易失性储存器1004、通信接口1006、和其他部件1008。其他部件可以包括例如显示器(例如，触摸屏、平板)、电源(例如，电池和/或其他电源)、传感器、电源管理逻辑单元、或其他部件。通信接口1006可以包括用于支持通信接口的逻辑单元和/或特征。对于这些示例，通信接口1006可以包括根据各种通信协议或标准来操作以在直接或网络通信链路或通道上进行通信的一个或多个通信接口。直接通信可以经由使用在一个或多个行业标准(包括后代和变体)中描述的通信协议或标准(例如与pcie规范相关联的通信协议或标准)来发生。网络通信可以经由使用通信协议或标准(例如在由ieee发布的一个或多个以太网标准中描述的通信协议或标准)来发生。例如，一个这样的以太网标准可以包括ieee802.3。网络通信也可以根据一个或多个openflow规范(例如，openflow交换机规范)发生。通信接口的其他示例包括例如本地有线点对点链接(例如，usb)接口、无线局域网(例如，wifi)接口、无线点对点链接(例如，蓝牙)接口、全球定位系统接口、和/或其他接口。

计算系统还包括可以是系统的大容量储存部件的非易失性储存器1004。非易失性储存器1004可以与上述图9的ram920类似或相同。非易失性储存器1004可以包括具有交叉点存储结构的字节或块可寻址类型的非易失性存储器。非易失性类型的存储器还可以包括其他类型的字节或块可寻址非易失性存储器，例如但不限于，多阈值电平nand闪存存储器(例如3dnand闪存存储器)、nor闪存存储器、单级或多级相变存储器(pcm)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(fetram)、并入忆阻器技术的磁阻随机存取存储器(mram)、自旋转移矩mram(stt-mram)、或以上中的任一个的组合。在一个示例中，非易失性储存器1004可以包括由一个或多个ssd(固态驱动器)、dimm(双列直插式存储器模块)、或其他模块或驱动器组成的大容量储存器。非易失性储存器1004或存储器1002可以包括用于实施本文描述的基于可变基准的感测技术的逻辑单元。

本文所述的各种部件可以是用于执行所描述的操作或功能的装置。本文所述的每个部件包括软件、硬件、或这些的组合。所述部件可以被实施为软件模块、硬件模块、特殊用途硬件(例如，专用硬件、专用集成电路(asic)、数字信号处理器(dsp)等)、嵌入式控制器、硬连线电路等。

除了本文所述的内容之外，在不脱离本发明的范围的情况下，可以对本发明所公开的实施例和实施方式做出各种修改。因此，本文中的说明和示例应当以说明性而非限制性的意义来解释。本发明的范围应当仅通过参考所附权利要求来衡量。