相关申请的交叉引用本申请根据35u.s.c.§119(a)要求于2019年12月18日在韩国知识产权局中提交的韩国专利申请第10-2019-0170013号的优先权，其全部内容通过引用并入本文。本公开一般涉及一种电子设备，更具体地涉及一种具有随机化器的半导体存储器设备和存储器控制器。
背景技术：
：：存储器设备可以以其中字符串相对于半导体衬底水平布置的二维结构形成，或者可以以其中字符串相对于半导体衬底垂直布置的三维结构形成。三维存储器设备是设计用于克服二维存储器设备的集成度限制的存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。技术实现要素：根据本公开的一个方面，一种用于控制半导体存储器设备的操作的存储器控制器，包括随机化器。该半导体存储器设备包括具有多个子块的存储器块。该随机化器包括种子表存储部，其被配置为存储分别与多个子块相对应的多个种子表并且基于接收的原始数据的子块信息来生成种子；随机序列发生器，其被配置为基于种子表存储部所生成的种子来生成随机序列；以及操作部件，其被配置为基于随机序列和原始数据来生成随机数据。根据本公开的另一方面，一种半导体存储器设备，包括存储器块，其包括多个子块；读取/写入电路，其被配置为对存储器块执行数据的读取操作和写入操作；以及随机化器，其被配置为接收原始数据并且对接收的数据进行随机化然后将经随机化的数据传送到读取/写入电路。该随机化器包括种子表存储部，其被配置为存储分别与多个子块相对应的多个种子表，并且基于原始数据的子块信息来生成种子；随机序列发生器，其被配置为基于种子表存储部所生成的种子来生成随机序列；以及操作部件，其被配置为基于随机序列和原始数据来生成随机数据。根据本公开的又一方面，一种用于对要存储在包括多个子块的存储器块中的数据进行随机化的方法，包括：接收原始数据；基于关于要在其上存储原始数据的子块的子块信息来选择多个种子表中的任一种子表；基于原始数据的页地址来选择选择的种子表中包括的多个种子中的任一种子；以及基于选择的种子通过对原始数据进行随机化来生成随机数据。根据本公开的又一方面，一种存储器系统包括：半导体存储器设备，其包括存储器块，该存储器块包括多个子块；以及存储器控制器，其被配置为控制半导体存储器设备的操作。存储器系统被配置为基于分别与多个子块相对应的多个种子表中的与从存储器系统外部接收的原始数据的子块信息相对应的种子表来生成随机化种子；基于随机化种子和原始数据来生成随机数据；以及将随机数据存储在与子块信息相对应的子块中。附图说明现在，以下参考附图对示例实施例进行描述；然而，它们可以以不同的形式体现，并且不应被解释为局限于本文中所阐述的实施例。而是，提供了这些实施例，使得本公开对于本领域技术人员将成为可能。在附图中，为了图示清楚，可能会放大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可能是两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。贯穿全文，相同的附图标记是指相同的元件。图1是图示了包括存储器控制器和半导体存储器设备的存储器系统的框图。图2是图示了图1所示的半导体存储器设备的框图。图3是图示了图2所示的存储器单元阵列的实施例的图。图4是图示了图3所示的存储器块中的一个存储器块的电路图。图5是图示了图3所示的存储器块中的一个存储器块的另一实施例的电路图。图6是图示了构成存储器块的子块的图。图7a是更详细地图示了图6所示的子块中的第一子块的电路图。图7b是图示了第一子块和第二子块中包括的一些单元串的电路图。图8a和图8b是图示了根据本公开的实施例的随机化器和去随机化器的框图。图9是图示了根据本公开的实施例的种子表的图。图10是图示了使用图9所示的种子表通过对数据进行随机化而获得的结果的示例的表。图11是图示了根据本公开的实施例的种子表存储部的框图。图12a和图12b是图示了存储在图11所示的种子表存储部中的种子表的图。图13是图示了使用图12a和图12b所示的种子表通过对数据进行随机化而获得的结果的表。图14是图示了构成存储器块的子块的另一示例的图。图15是图示了第一子块至第四子块中包括的一些单元串的电路图。图16是图示了根据本公开的另一实施例的种子表存储部的框图。图17是图示了根据本公开的另一实施例的包括存储器控制器和半导体存储器设备的存储器系统的框图。图18是图示了根据本公开的实施例的随机化器的操作方法的流程图。图19是图示了根据本公开的实施例的去随机化器的操作方法的流程图。图20是图示了图1所示的存储器系统的另一实施例的框图。图21是图示了图20所示的存储器系统的应用示例的框图。图22是图示了包括参考图21所描述的存储器系统的计算系统的框图。具体实施方式在本公开中，在阅读结合附图进行的以下实施例之后，用于实现它们的优点、特征和方法更加显而易见。然而，本公开可以以不同形式体现，并且不应被解释为局限于本文中所阐述的实施例。相反，提供这些实施例以在本公开所属领域的技术人员可以实施本公开的技术概念的程度上详细描述本公开。在说明书中，当一个元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或通过插置于其间的一个或多个中间元件间接连接或耦合到另一元件。另外，当元件被称为“包括”部件时，这表示该元件还可以包括另一部件而非排除另一部件，除非存在不同的公开。在下文中，参考附图对本公开的实施例进行详细描述。相同的附图标记用于表示与其他附图所示的元件相同的元件。在以下描述中，可以仅描述用于理解根据实施例的操作所必需的部分，并且可以省略其他部分的描述，以免使实施例的重要概念晦涩难懂。各个实施例提供了具有能够改善数据的随机性的随机化器的半导体存储器设备和存储器控制器。图1是图示了根据本公开的实施例的包括存储器控制器200和半导体存储器设备100的存储器系统1000的框图。参考图1，存储器系统1000可以包括半导体存储器设备100和存储器控制器200。半导体存储器设备100可以包括存储器单元阵列110(参考图2)。存储器单元阵列110包括多个存储器区域。多个存储器区域可以是如图2所示的多个存储器块blk1至blkz。每个存储器块构成一个擦除单元。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。半导体存储器设备100在存储器控制器200的控制下操作。半导体存储器设备100响应于来自存储器控制器200的写入请求而将数据写入存储器单元阵列110中。当从存储器控制器200接收到写入命令、地址和数据作为写入请求时，半导体存储器设备100将数据写入地址所表示的存储器单元中。半导体存储器设备100响应于来自存储器控制器200的读取请求而执行读取操作。当从存储器控制器200接收到读取命令和地址作为读取请求时，半导体存储器设备100读取地址所指示的存储器单元的数据，并且将读取的数据输出到存储器控制器200。在一个实施例中，半导体存储器设备100可以是闪存设备。然而，应当理解，本公开的技术概念不限于闪存设备。在一些实施例中，半导体存储器设备100可以是双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存、垂直nand闪存、nor闪存、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移转矩随机存取存储器(stt-ram)等。在一个实施例中，半导体存储器设备100可以以二维阵列结构或三维阵列结构实现。本公开不仅可以应用于其中电荷存储层配置有浮栅(fg)的闪存设备，而且还可以应用于其中电荷存储层配置有绝缘层的电荷捕集闪存(ctf)。存储器控制器200耦合在半导体存储器设备100与主机300之间。存储器控制器200与主机300和半导体存储器设备100接口。存储器控制器200可以在主机300的控制下向半导体存储器设备100传输写入请求或读取请求。存储器控制器200可以包括随机化器210和去随机化器230。可以在写入操作中激活随机化器210。当要写入的存储器块的块地址被提供给随机化器210时，随机化器210可以生成与对应存储器块相对应的随机化种子。也就是说，随机化器210生成与多个存储器块blk1至blkz相对应的随机化种子中的与要写入的存储器块相对应的随机化种子。在一个实施例中，可以根据种子表生成随机化种子。在另一实施例中，可以使用数值算法来生成随机化种子。随后，随机化器210对从主机300接收的数据和生成的随机化种子执行操作，并且将该操作所生成的经随机化的数据写入对应存储器块。基于随机化种子而对其执行了操作的数据被写入存储器单元阵列110，从而可以提高存储器单元阵列110中的存储器单元的阈值电压分布，并且可以提高存储器单元中存储的数据的可靠性。同时，在读取操作中激活去随机化器230。存储器控制器200在读取操作中从半导体存储器设备100读取数据。另外，生成与从中读取数据的存储器块相对应的去随机化种子。也就是说，当从中读取数据的存储器块的块地址被提供给去随机化器230时，去随机化器230可以生成与对应存储器块相对应的去随机化种子。换句话说，去随机化器230生成与多个存储器块blk1至blkz相对应的去随机化种子中的与从中读取数据的存储器块相对应的去随机化种子。在一个实施例中，可以根据种子表生成去随机化种子。随后，去随机化器230可以对读取的数据和生成的去随机化种子执行操作。该操作所去随机化的数据可以传输到主机300。根据本公开的实施例的存储器控制器，当对数据进行随机化时，通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表并且根据选择的种子表来生成种子来对原始数据进行随机化。因此，当对要存储在包括多个子块的存储器块中的数据进行随机化时，要存储在每个子块中的数据独立于要存储在另一子块中的数据而进行随机化。因而，可以提高经随机化的数据在字符串方向( z方向)上的随机性。图2是图示了图1所示的半导体存储器设备100的框图。参考图2，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140、以及电压发生器150。存储器单元阵列110包括多个存储器块blk1至blkz。多个存储器块blk1至blkz通过字线wl耦合到地址解码器120。多个存储器块blk1至blkz通过位线bl1至blm耦合到读取/写入电路130。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且配置有具有垂直通道结构的非易失性存储器单元。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(slc)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(mlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(tlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(qlc)。在一些实施例中，存储器单元阵列110可以包括多个存储器单元，每个存储器单元存储5位数据或更多位数据。地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150用作用于驱动存储器单元阵列110的外围电路。地址解码器120通过字线wl耦合到存储器单元阵列110。地址解码器120在控制逻辑140的控制下操作。地址解码器120通过半导体存储器设备100中的输入缓冲器/输出缓冲器(未示出)接收地址。地址解码器120对接收的地址中的块地址进行解码。地址解码器120根据经解码的块地址选择至少一个存储器块。此外，在读取操作期间的读取电压施加操作中，地址解码器120将电压发生器150所生成的读取电压vread施加到选择的存储器块的选择的字线，并且将电压发生器150所生成的通过电压vpass施加到其他未选择的字线。此外，在编程验证操作中，地址解码器120将电压发生器150所生成的验证电压施加到选择的存储器块的选择的字线，并且将通过电压vpass施加到其他未选择的字线。地址解码器120对接收的地址中的列地址进行解码。地址解码器120将经解码的列地址传输到读取/写入电路130。半导体存储器设备100的读取操作和编程操作以页为单位执行。在读取操作和编程操作的请求中接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址选择一个存储器块和一个字线。列地址由地址解码器120解码，以提供给读取/写入电路130。地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。读取/写入电路130包括多个页缓冲器pb1至pbm。读取/写入电路130可以在读取操作中用作“读取电路”，并且可以在写入操作中用作“写入电路”。多个页缓冲器pb1至pbm通过位线bl1至blm耦合到存储器单元阵列110。为了在读取操作或编程验证操作中感测存储器单元的阈值电压，多个页缓冲器pb1至pbm向耦合到存储器单元的位线提供感测电流，并且每个页缓冲器依据对应存储器单元的编程状态通过感测节点感测流过的电流量的改变，然后将感测的改变锁存为感测数据。读取/写入电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。在读取操作中，读取/写入电路130感测存储器单元的数据并且临时存储读取的数据，然后将数据data输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，读取/写入电路130可以包括列选择电路等以及页缓冲器(或页寄存器)。控制逻辑140耦合到地址解码器120、读取/写入电路130和电压发生器150。控制逻辑140通过半导体存储器设备100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140响应于控制信号ctrl而控制半导体存储器设备100的一般操作。此外，控制逻辑140输出用于调整多个页缓冲器pb1至pbm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130以执行存储器单元阵列110的读取操作。控制逻辑140可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑140可以是根据执行控制逻辑代码的算法和/或处理器操作的控制逻辑电路。电压发生器150响应于从控制逻辑140输出的控制信号而在读取操作中生成读取电压vread和通过电压vpass。为了生成具有各种电压电平的多个电压，电压发生器150可以包括用于接收内部电源电压的多个泵浦电容器，并且可以在控制逻辑140的控制下通过选择性地激活多个泵浦电容器来生成多个电压。地址解码器120、读取/写入电路130、以及电压发生器150可以用作用于在存储器单元阵列110上执行读取请求、写入操作和擦除操作的“外围电路”。外围电路在控制逻辑140的控制下对存储器单元阵列110执行读取请求、写入操作和擦除操作。图3是图示了图2所示的存储器单元阵列110的实施例的图。参考图3，存储器单元阵列110可以包括多个存储器块blk1至blkz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿着 x方向、 y方向和 z方向布置。参考图4和图5，对每个存储器块的结构进行更详细的描述。图4是图示了图3所示的存储器块blk1至blkz中的一个存储器块blka的电路图。参考图4，存储器块blka可以包括多个单元串cs11至cs1m和cs21至cs2m。在一个实施例中，多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以以“u”形形成。在存储器块blka中，m个单元串沿行方向(即， x方向)布置。在图4中，图示了沿列方向(即， y方向)布置的两个单元串的情况。然而，这是为了便于描述，并且应当理解，可以沿列方向布置三个单元串。多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt、以及至少一个漏极选择晶体管dst。选择晶体管sst和dst以及存储器单元mc1至mcn可以具有彼此相似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每个可以包括通道层、隧穿绝缘层、电荷存储层、以及阻挡绝缘层。在一个实施例中，可以在每个单元串中设置用于提供通道层的柱。在一个实施例中，可以在每个单元串中设置用于提供通道层、隧穿绝缘层、电荷存储层、以及阻挡绝缘层中的至少一项的柱。每个单元串的源极选择晶体管sst耦合在公共源极线csl与存储器单元mc1至mcp之间。在一个实施例中，布置在同一行上的单元串的源极选择晶体管耦合到沿行方向延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管耦合到不同的源极选择线。在图4中，第一行上的单元串cs11至cs1m的源极选择晶体管耦合到第一源极选择线ssl1。第二行上的单元串cs21至cs2m的源极选择晶体管耦合到第二源极选择线ssl2。在另一实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同耦合到一个源极选择线。每个单元串的第一存储器单元mc1至第n存储器单元mcn耦合在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn可以被划分为第一存储器单元mc1至第p存储器单元mcp和第(p 1)存储器单元mcp 1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp沿 z方向的相对方向顺序布置，并且串联耦合在源极选择晶体管sst与管道晶体管pt之间。第(p 1)存储器单元mcp 1至第n存储器单元mcn沿 z方向顺序布置，并且串联耦合在管道晶体管pt与漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第(p 1)存储器单元mcp 1至第n存储器单元mcn通过管道晶体管pt耦合。每个单元串的第一存储器单元mc1至第n存储器单元mcn的栅电极分别耦合到第一字线wl1至第n字线wln。每个单元串的管道晶体管pt的栅极耦合到管道线pl。每个单元串的漏极选择晶体管dst耦合在对应位线与存储器单元mcp 1至mcn之间。沿行方向布置的单元串耦合到沿行方向延伸的漏极选择线。第一行上的单元串cs11至cs1m的漏极选择晶体管耦合到第一漏极选择线dsl1。第二行上的单元串cs21至cs2m的漏极选择晶体管耦合到第二漏极选择线dsl2。沿列方向布置的单元串耦合到沿列方向延伸的位线。在图4中，第一列上的单元串cs11和cs21耦合到第一位线bl1。第m列上的单元串cs1m和cs2m耦合到第m位线blm。耦合到沿行方向布置的单元串中的同一字线的存储器单元构成一个页。例如，耦合到第一行上的单元串cs11至cs1m中的第一字线wl1的存储器单元构成一个页。耦合到第二行上的单元串cs21至cs2m中的第一字线wl1的存储器单元构成另一页。当选择漏极选择线dsl1和dsl2中的任一漏极选择线时，可以选择沿一个行方向布置的单元串。当选择字线wl1至wln中的任一字线时，可以在选择的单元串中选择一个页。在另一实施例中，可以提供偶数位线和奇数位线代替第一位线bll至第m位线blm。另外，沿行方向布置的单元串cs11至cs1m或cs21至cs2m中的偶数单元串可以分别耦合到偶数位线，并且沿行方向布置的单元串cs11至cs1m或cs21至cs2m中的奇数单元串可以分别耦合到奇数位线。在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可替代地，可以提供至少一个伪存储器单元以减小漏极选择晶体管dst与存储器单元mcp 1至mcn之间的电场。当伪存储器单元的数目增加时，存储器块blka的操作的可靠性得以提高。另一方面，存储器块blka的尺寸增加。当伪存储器单元的数目减少时，存储器块blka的尺寸减小。另一方面，存储器块blka的操作的可靠性可能劣化。为了有效控制至少一个伪存储器单元，伪存储器单元可以具有所需阈值电压。在存储器块blka的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到耦合到相应伪存储器单元的伪字线的电压，从而伪存储器单元可以具有所需阈值电压。图5是图示了图3所示的存储器块blk1至blkz中的一个存储器块的另一实施例blkb的电路图。参考图5，存储器块blkb可以包括多个单元串cs11'至cs1m'和cs21'至cs2m'。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串均沿 z方向延伸。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串均包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、以及至少一个漏极选择晶体管dst，它们堆叠在存储器块blkb下方的衬底(未示出)上。每个单元串的源极选择晶体管sst耦合在公共源极线csl与存储器单元mc1至mcn之间。布置在同一行上的单元串的源极选择晶体管耦合到同一源极选择线。布置在第一行上的单元串cs11'至cs1m'的源极选择晶体管耦合到第一源极选择线ssl1。布置在第二行上的单元串cs21'至cs2m'的源极选择晶体管耦合到第二源极选择线ssl2。在另一实施例中，单元串cs11'至cs1m'和cs21'至cs2m'的源极选择晶体管可以共同耦合到一个源极选择线。每个单元串的第一存储器单元mc1至第n存储器单元mcn串联耦合在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn的栅电极分别耦合到第一字线wl1至第n字线wln。每个单元串的漏极选择晶体管dst耦合在对应位线与存储器单元mc1至mcn之间。沿行方向布置的单元串的漏极选择晶体管耦合到沿行方向延伸的漏极选择线。第一行上的单元串cs11'至cs1m'的漏极选择晶体管耦合到第一漏极选择线dsl1。第二行上的单元串cs21'至cs2m'的漏极选择晶体管耦合到第二漏极选择线dsl2。因此，图5的存储器块blkb的电路与图4的存储器块blka的电路类似，除了管道晶体管pt排除在图5中的每个单元串中在外之外。在另一实施例中，可以提供偶数位线和奇数位线代替第一位线bl1至第m位线blm。另外，沿行方向布置的单元串cs11'至cs1m'或cs21'至cs2m'中的偶数单元串可以分别耦合至偶数位线，并且沿行方向布置的单元串cs11'至cs1m'或cs21'至cs2m'中的奇数单元串可以分别耦合到奇数位线。在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可替代地，可以提供至少一个伪存储器单元以减小漏极选择晶体管dst与存储器单元mcp 1至mcn之间的电场。当伪存储器单元的数目增加时，存储器块blkb的操作的可靠性得到提高。另一方面，存储器块blkb的尺寸增加。当伪存储器单元的数目减少时，存储器块blkb的尺寸减小。另一方面，存储器块blkb的操作的可靠性可能劣化。为了有效控制至少一个伪存储器单元，伪存储器单元可以具有所需阈值电压。在存储器块blkb的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到耦合到相应伪存储器单元的伪字线的电压，从而伪存储器单元可以具有所需阈值电压。图6是图示了构成存储器块的子块的示例的图。参考图6，图示了图4或图5所示的存储器块blka或blkb中包括的子块subblock1和subblock2。在一个示例中，参考图6以及图4，存储器块blka中包括的子块可以定义为共享漏极选择线或源极选择线的单元串。例如，在图4中，共享第一漏极选择线dsl1和第一源极选择线ssl1的单元串cs11至cs1m可以构成第一子块subblock1。同时，共享第二漏极选择线dsl2和第二源极选择线ssl2的单元串cs21至cs2m可以构成第二子块subblock2。在另一示例中，在图5中，共享第一漏极选择线dsl1和第一源极选择线ssl1的单元串cs11'至cs1m'可以构成第一子块subblock1。同时，共享第二漏极选择线dsl2和第二源极选择线ssl2的单元串cs21'至cs2m'可以构成第二子块subblock2。存储器块包括沿 y方向设置的两个子块subblock1和subblock2。子块subblock1和subblock2中的每个子块包括沿行方向(即， x方向)布置的单元串。同时，子块subblock1和subblock2分别包括沿字符串方向(即， z方向)布置的页。稍后参考图7对每个子块的更详细配置进行描述。图7a是更详细地图示了图6所示的子块中的第一子块subblock1的电路图。第二子块subblock2的配置可以与第一子块的配置相同，因此，省略了第二子块的详细电路图。参考图7a，第一子块subblock1包括共享第一漏极选择线dsl1和第一源极选择线ssl的单元串cs11至cs1m。单元串cs11至cs1m在第一子块subblock1中沿 x方向布置。单元串cs11至cs1m分别耦合到对应位线bl1至blm。同时，第一子块subblock1包括沿 z方向布置的页page11至page1n。页page11至page1n中的每个页可以是耦合到字线wl1至wln中的对应字线的存储器单元集合。尽管未在图7a中示出，但是第二子块subblock2还可以包括沿 x方向布置的单元串cs21至cs2m。同时，第二子块subblock2可以包括沿 z方向布置的页page21至page2n。图7b是图示了第一子块和第二子块中包括的单元串中的一些单元串的电路图。参考图7b，图示了第一子块subblock1中包括的单元串cs11和第二子块subblock2中包括的单元串cs21。图7b可以是图示了图6中沿 x方向所示的存储器块的电路图。因此，图7b中没有图示第一子块subblock1中包括的单元串cs12至cs1m和第二子块subblock2中包括的单元串cs22至cs2m。第一子块subblock1的单元串cs11包括耦合在第一漏极选择晶体管dst1与第一源极选择晶体管sst1之间的存储器单元mc11至mc1n。第二子块subblock2的单元串cs21包括耦合在第二漏极选择晶体管dst2与第二源极选择晶体管sst2之间的存储器单元mc21至mc2n。图8a和图8b是分别图示了根据本公开的实施例的随机化器210和去随机化器230的框图。参考图8a，随机化器210可以包括种子表存储部211、随机序列发生器213、以及操作部件215。种子表存储部211可以存储配置有与数据地址相对应的种子的种子表。种子表存储部211可以接收要在其上存储数据的页地址add_p，并且输出与该页地址add_p相对应的种子seed。随机序列发生器213可以基于接收的种子seed来生成随机序列rnd_seq。操作部件215合并接收的随机序列rnd_seq和数据data。数据data可以是原始数据。例如，操作部件215通过对随机序列rnd_seq和数据data执行异或(xor)运算来生成经随机化的数据rnd_data。随机序列发生器213可以以各种形式配置。在一个实施例中，随机序列发生器213可以被实现为包括移位寄存器和xor运算单元的线性反馈移位寄存器(lfsr)。随机序列发生器213生成随机序列rnd_seq，该随机序列rnd_seq被初始化为接收的种子，并且然后具有与时钟信号同步的一定周期。随机序列rnd_seq的周期可以根据构成移位寄存器的子寄存器的数目来确定。例如，当实现为lfsr的随机序列发生器213中包括的子寄存器的数目是10时，随机序列rnd_seq可以具有的最大周期可以是1023(＝210-1)。在另一示例中，随机序列发生器213可以被实现为伪噪声(pn)随机序列发生器、循环冗余校验(crc)发生器等。经随机化的数据rnd_data可以传送到半导体存储器设备100以进行编程。参考图8b，去随机化器230可以包括种子表存储部231、随机序列发生器233、以及操作部件235。种子表存储部231可以存储配置有与数据地址相对应的种子的种子表。种子表存储部231可以接收存储有数据的页地址，并且输出与页地址add_p相对应的种子seed。一起参考图8a和图8b，图8b所示的种子表存储部231可以是与图8a所示的种子表存储部211相同的部件。随机序列发生器233可以基于接收的种子seed来生成随机序列rnd_seq。操作部件235合并接收的随机序列rnd_seq和经随机化的数据rnd_data。经随机化的数据rnd_data可以是从半导体存储器设备100读取的数据。例如，操作部件235可以通过对随机序列rnd_seq和经随机化的数据rnd_data执行xor运算来生成数据data。从操作部件235输出的数据data可以是通过对经随机化的数据rnd_data进行去随机化而生成的原始数据。图8b所示的随机序列发生器233的配置可以与图8a所示的随机序列发生器213的配置相同。在一个示例中，随机序列发生器233可以被实现为lfsr、pn随机序列发生器、crc发生器等。图9是图示了根据本公开的实施例的种子表的图。参考图9，图示了与特定块中包括的多个页中的每个页相对应的页索引pi以及与对应页索引相对应的种子seed。一起参考图6和图7a，第一子块subblock1包括多个页page11至page1n，而第二子块subblock2包括多个页page21至page2n。图9所示的种子表包括与第一子块subblock1的第一页page11相对应的种子sd_1和与第二子块subblock2的第一页page21相对应的种子sd_2。以这种方式，图9所示的种子表依序包括与第一子块subblock1和第二子块subblock2中包括的页交替相对应的种子sd_1至sd_2n。种子表中的种子sd_1至sd_2n中的每个种子可以被生成为与相邻种子具有随机关系。这是为了提高图6中的字符串方向( z方向)上的数据的随机性。也就是说，对在图8中执行的数据data的随机化的目的是为了提高在行方向( x方向)上以页为单位的数据输入的随机性。另外，当基于相同种子执行随机化时，字符串方向( z方向)上的数据的随机性可能劣化，因此，种子表中的种子sd_1至sd_2n也被确定为具有随机值。然而，当存储器块包括多个子块时，每个子块中的字符串方向( z方向)上的数据的随机性可能劣化。稍后参考图10对这种情况进行描述。图10是图示了使用图9所示的种子表通过对数据进行随机化而获得的结果的示例的表。参考图10，图示了图7b所示的单元串cs11和cs21中包括的存储器单元的数据值。在图10中，假设每个存储器单元是存储1位数据的单级单元(slc)的情况。在图10所示的示例中，图示了n为“8”的情况。也就是说，单元串cs11和cs21中的每个单元串包括八个存储器单元。因为存储器单元分别耦合到第一字线wl1至第八字线wl8，所以对应存储器单元被指定为字线索引。例如，作为随机化结果，要存储在第一子块subblock1中包括的存储器单元之中的耦合到第一字线wl1的存储器单元mc11中的数据为“1”。这可以是通过将包括对应存储器单元的页page11随机化为图9所示的种子表的种子值sd_1的结果。另外，作为随机化结果，要存储在第二子块subblock2中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc21中的数据为“0”。这可以是通过将包括对应存储器单元的页page21随机化为图9所示的种子表的种子值sd_2的结果。参考图10所示的表，当依序写入16个存储器单元mc11，mc21，mc12，mc22，mc13，mc23，mc14，mc24，mc15，mc25，mc16，mc26，mc17，mc27，mc18和mc28的经随机化的数据时，该经随机化的数据与“1011101000101110”相对应。这是基于种子sd_1至sd16执行的随机化结果。同时，当比较每个子块的随机化结果时，第一子块subblock1中包括的单元串cs11包括总共七个位“1”，并且第二子块subblock2中包括的单元串cs21包括总共两个位“1”。因此，第一子块subblock1中包括的单元串cs11的位的平均值为0.0875(＝7÷8)，并且第二子块subblock2中包括的单元串cs21的位的平均值为0.25(＝2÷8)。当存储器块包括多个子块时，即使使用通过考虑字符串方向( z方向)获得的种子表，每个子块中包括的字符串中的字符串方向( z方向)上的数据的随机性可能劣化。也就是说，对第一子块subblock1中包括的单元串cs11的数据进行随机化，使得包括相对大量位“1”，并且对第二子块subblock2中包括的单元串cs21的数据进行随机化，使得包括相对大量位“0”。一个单元串中包括的存储器单元共享一个通道。因此，当作为随机化结果的每个单元串的数据平均值的偏差较大时，这可能对半导体存储器设备100的操作性能具有不利影响。在一个示例中，当对一个单元串中包括的存储器单元进行编程以使得包括相对大量位“1”时，对应单元串的存储器单元的平均阈值电压较低。另一方面，当对一个单元串中包括的存储器单元进行编程以使得包括相对大量位“0”时，对应单元串的存储器单元的平均阈值电压较高。这在单元串之间生成操作特性的偏差，从而导致半导体存储器设备100的操作性能下降。根据本公开的实施例，在对数据进行随机化时，存储器控制器通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表，并且根据选择的种子表生成种子来对原始数据进行随机化。因此，当要存储在包括多个子块的存储器块中的数据要被随机化时，要存储在每个子块中的数据独立于另一子块而被随机化。因而，可以提高字符串方向( z方向)上的经随机化的数据的随机性。图11是图示了根据本公开的实施例的种子表存储部211a的框图。图12a和图12b是图示了图11所示的种子表存储部211a中存储的种子表的图。参考图11，种子表存储部211a包括第一种子表sd_table1和第二种子表sd_table2。第一种子表sd_table1可以是图12a所示的种子表。第一种子表sd_table1包括种子sd_11至sd_1n，用于对第一子块subblock1中包括的页page11至page1n进行随机化。同时，第二种子表sd_table2可以是图12b所示的种子表。第二种子表sd_table2包括种子sd_21至sd_2n，用于对第二子块subblock2中包括的页page21至page2n进行随机化。种子表存储部211a接收要在其上存储数据的页地址add_p。页地址add_p可以包括关于要在其上存储数据的子块的子块信息以及对应子块中的页偏移。种子表存储部211a基于子块信息来确定在生成种子时要参考的种子表。例如，当页地址add_p中包括的子块信息与第一子块subblock1相对应时，种子表存储部211a选择第一种子表。随后，种子表存储部211a基于页偏移来选择要输出的种子。例如，当页地址add_p中包括的页偏移与页page13相对应时，种子表存储部211a选择并且输出种子sd_13。第一种子表和第二种子表可以彼此独立设置。也就是说，设置第一种子表的种子sd_11至sd_1n以提高沿字符串方向( z方向)要存储在第一子块subblock1中的数据的随机性。同时，设置第二种子表的种子sd_21至sd_2n以提高沿字符串方向( z方向)要存储在第二子块subblock2中的数据的随机性。参考图12a和图12b，图示了用于对第一种子表中的第一子块subblock1中包括的页page11至page1n进行随机化的种子sd_11至sd_1n分别与用于对第二种子表的第二子块subblock2中包括的page21至page2n进行随机化的种子sd_21至sd_2n不同。在一些实施例中，用于对第一种子表中的第一子块subblock1中包括的页page11至page1n进行随机化的种子sd_11至sd_1n可以分别等于用于对第二种子表的第二子块subblock2中包括的页page21至page2n进行随机化的种子sd_21至sd_2n。种子sd_11可以等于种子sd_21，并且种子sd_12可以等于种子sd_22。以这种方式，种子sd_1n可以等于种子sd_2n。图13是图示了使用图12a和12b所示的种子表通过对数据进行随机化而获得的结果的示例的表。参考图13，图示了图7b所示的单元串cs11和cs12中包括的存储器单元的数据值。在图10中，假设存储器单元中的每个存储器单元是存储1位数据的单级单元(slc)的情况。在图10所示的示例中，图示了n为“8”的情况。也就是说，单元串cs11和cs21中的每个单元串包括八个存储器单元。因为存储器单元分别耦合到第一字线wl1至第八字线wl8，所以对应存储器单元被指定为字线索引。例如，作为使用第一种子表的随机化结果，要存储在第一子块subblock1中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc11中的数据为“1”。这可以是通过将包括对应存储器单元的页page11随机化为图12a所示的第一种子表的种子值sd_1的结果。另外，作为使用第二种子表的随机化结果，要存储在第二子块subblock2中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc21中的数据为“0”。这可以是通过将包括对应存储器单元的页page21随机化为图12b所示的第二种子表的种子值sd_2的结果。同时，当比较每个子块的随机化结果时，第一子块subblock1中包括的单元串cs11包括总共四个位“1”，并且第二子块subblock2中包括的单元串cs21包括总共四个位“1”。因此，第一子块subblock1中包括的单元串cs11的位的平均值是0.5，并且第二子块subblock2中包括的单元串cs21的位的平均值是0.5。这是因为已经对子块中的每个子块执行了使用独立种子表的随机化。因为通过考虑字符串方向( z方向)来生成每个种子表，所以即使当存储器块包括多个子块时，也可以提高每个子块中包括的字符串中的字符串方向( z方向)上的数据的随机性。因而，可以减小单元串之间的操作特性的偏差，从而可以提高操作性能。如上文所描述的，根据本公开的实施例的存储器控制器，在对数据进行随机化时，存储器控制器通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表并且根据选择的种子表生成种子来对原始数据进行随机化。因此，当对要存储在包括多个子块的存储器块中的数据进行随机化时，对要存储在每个子块中的数据独立于另一子块进行随机化。因而，可以提高字符串方向( z方向)上的经随机化的数据的随机性。图14是图示了构成存储器块的子块的另一示例的图。图15是图示了第一子块至第四子块中包括的单元串中的一些单元串的电路图。参考图14，存储器块可以包括四个子块subblock1至subblock4。如参考图4所描述的，存储器块中包括的子块可以被定义为共享漏极选择线或源极选择线的单元串。存储器块可以被配置为包括如图14所示的四个子块。参考图15，图示了第一子块subblock1中包括的单元串cs11、第二子块subblock2中包括的单元串cs21、第三子块subblock3中包括的单元串cs31、以及第四子块subblock4中包括的单元串cs41。图15可以是图示了图14沿 x方向所示的存储器块的电路图。第一子块subblock1的单元串cs11包括存储器单元mc11至mc1n，其耦合在第一漏极选择晶体管dst1与第一源极选择晶体管sst1之间。第二子块subblock2的单元串cs21包括存储器单元mc21至mc2n，其耦合在第二漏极选择晶体管dst2与第二源极选择晶体管sst2之间。第三子块subblock3的单元串cs31包括存储器单元mc31至mc3n，其耦合在第三漏极选择晶体管dst3与第三源极选择晶体管sst3之间。第四子块subblock4的单元串cs41包括存储器单元mc41至mc4n，其耦合在第四漏极选择晶体管dst4与第四源极选择晶体管sst4之间。图16是图示了根据本公开的另一实施例的种子表存储部211b的框图。参考图16，种子表存储部211b包括第一种子表sd_table1、第二种子表sd_table2、第三种子表sd_table3、以及第四种子表sd_table4。第一种子表sd_table1包括种子sd_11至sd_1n，用于对第一子块subblock1中包括的页page11至page1n进行随机化。第二种子表sd_table2包括种子sd_21至sd_2n，用于对第二子块subblock2中包括的页page21至page2n进行随机化。第三种子表sd_table3包括种子sd_31至sd_3n，用于对第三子块subblock3中包括的页page31至page3n进行随机化。第四种子表sd_table4包括种子sd_41至sd_4n，用于对第四子块subblock4中包括的页page41至page4n进行随机化。如上文所描述的，第一种子表sd_table1中包括的种子sd_11至sd_1n、第二种子表sd_table2中包括的种子sd_21至sd_2n、第三种子表sd_table3中包括的种子sd_31至sd_3n、以及第四种子表sd_table4中包括的种子sd_41至sd_4n可以分别彼此不同。在一些实施例中，第一种子表sd_table1中包括的种子sd_11至sd_1n、第二种子表sd_table2中包括的种子sd_21至sd_2n、第三种子表sd_table3中包括的种子sd_31至sd_3n、以及第四种子表sd_table4中包括的sd_41至sd_4n中的至少一些种子可以分别彼此相等。在一个实施例中，第一种子表sd_table1中包括的种子sd_11至sd_1n中的每个种子、第二种子表sd_table2中包括的种子sd_21至sd_2n中的每个种子、第三种子表sd_table3中包括的种子sd_31至sd_3n中的每个种子、以及第四种子表sd_table4中包括的种子sd_41至sd_4n中的每个种子可以彼此相等。种子sd_11、种子sd_21、种子sd_31和种子sd_41可以彼此相等，并且种子sd_12、种子sd_22、种子sd_32和种子sd_42可以彼此相等。以这种方式，种子sd_1n、种子sd_2n、种子sd_3n和种子sd_4n可以彼此相等。图17是图示了根据本公开的另一实施例的包括存储器控制器201和半导体存储器设备101的存储器系统1001的框图。参考图17，存储器系统1001可以包括半导体存储器设备101和存储器控制器201。与图1所示的实施例不同，图17所示的存储器控制器201不包括随机化器也不包括去随机化器。然而，半导体存储器设备101包括随机化器160和去随机化器180。随机化器160的配置可以与图8a所示的随机化器210的配置相同，并且去随机化器180的配置可以与图8b所示的去随机化器230的配置相同。在与图17相关联的实施例中，可以在半导体存储器设备101中而非在存储器控制器201中执行随机化操作和去随机化操作。参考图17以及图2，当随机化器160和去随机化器180包括在半导体存储器设备中时，随机化器160和去随机化器180可以被配置为与读取/写入电路130交换数据data。例如，可以通过随机化器160对从存储器控制器201接收的数据进行随机化，以传送到读取/写入电路130。同时，可以通过去随机化器180对读取/写入电路130所读取的数据进行去随机化，以传送到存储器控制器201。图18是图示了根据本公开的实施例的随机化器的操作方法的流程图。图18所示的操作方法可以由图1所示的随机化器210或图17所示的随机化器160执行。在步骤s110中，随机化器可以接收原始数据。随后，随机化器基于关于要在其上存储原始数据的子块的子块信息来选择多个种子表中的任一种子表(s130)。子块信息可以包括在上文所描述的页地址add_p中。随后，随机化器基于原始数据的页地址来选择选择的种子表中包括的多个种子中的任一种子(s150)。更具体地，可以基于上文所描述的页偏移来选择种子。随后，随机化器基于选择的种子通过对原始数据进行随机化来生成随机数据(s170)。在步骤s170中，随机化器可以基于选择的种子seed来生成随机序列rnd_seq，并且通过对生成的随机序列rnd_seq和原始数据data执行xor运算来生成经随机化的数据rnd_data。图19是图示了根据本公开的实施例的去随机化器的操作方法的流程图。图19所示的操作方法可以由图1所示的去随机化器230或图17所示的去随机化器180执行。在步骤s210中，去随机化器可以接收随机数据。随机数据可以是从半导体存储器设备读取的数据。随后，去随机化器基于随机数据的子块信息来选择多个种子表中的任一种子表(s230)。子块信息可以包括在上文所描述的页地址add_p中。随后，去随机化器基于随机数据的页地址来选择选择的种子表中包括的多个种子中的任一种子(s250)。更具体地，可以基于上文所描述的页偏移来选择种子。随后，去随机化器基于选择的种子通过对随机数据进行去随机化来生成原始数据(s270)。在步骤s270中，去随机化器可以基于选择的种子seed来生成随机序列rnd_seq，并且通过对生成的随机序列rnd_seq和随机数据rnd_data执行xor运算来生成原始数据data。图20是图示了图1所示的存储器系统的另一实施例1000的框图。参考图20，存储器系统1000包括半导体存储器设备100和存储器控制器1100。半导体存储器设备100可以是参考图1所描述的半导体存储器设备。可替代地，图17所示的半导体存储器设备101可以被包括以取代半导体存储器设备100。以下，省略了重复描述。存储器控制器1100耦合到主机host和半导体存储器设备100。存储器控制器1100可以与图1所示的存储器控制器200相对应。可替代地，存储器控制器1100可以与图17所示的存储器控制器201相对应。存储器控制器1100响应于来自主机host的请求而访问半导体存储器设备100。例如，存储器控制器1100控制半导体存储器设备100的读取操作、写入操作、擦除操作和后台操作。存储器控制器1100提供半导体存储器设备100与主机host之间的接口。存储器控制器1100驱动用于控制半导体存储器设备100的固件。存储器控制器1100包括随机存取存储器(ram)1110、处理单元1120、主机接口1130、存储器接口1140、以及误差校正块1150。ram1110用作以下各项中的至少一项：处理单元1120的工作存储器、半导体存储器设备100与主机host之间的高速缓存存储器、以及半导体存储器设备100与主机host之间的缓冲器存储器。处理单元1120控制存储器控制器1100的整体操作。另外，存储器控制器1100可以在写入操作时临时存储从主机host提供的编程数据。主机接口1130包括用于在主机host与存储器控制器1100之间交换数据的协议。在一个实施例中，存储器控制器1100通过诸如通用串行总线(usb)协议、多媒体卡(mmc)协议、外围部件互连(pci)协议、pci-express(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子(ide)协议和私有协议之类的各种接口协议中的至少一个接口协议与主机host通信。存储器接口1140与半导体存储器设备100接口。例如，存储器接口1140可以包括nand接口或nor接口。误差校正块1150通过使用误差校正码(ecc)检测并校正从半导体存储器设备100接收的数据的误差。处理单元1120可以基于误差校正块1150的误差检测结果来调整读取电压，并且控制半导体存储器设备100以执行重新读取。在一个实施例中，可以提供误差校正块1150作为存储器控制器1100的部件。存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中。在一个实施例中，存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成存储器卡。例如，存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成诸如pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或mmcmicro)、sd卡(sd、minisd、microsd或sdhc)或通用闪存(ufs))之类的存储器卡。存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成半导体驱动器(固态驱动器(ssd))。半导体驱动器ssd包括存储设备，其被配置为将数据存储在半导体存储器中。如果存储器系统1000用作半导体驱动器ssd，则可以显著提高耦合到存储器系统1000的主机host的操作速度。作为另一示例，可以提供存储器系统1000作为电子设备的各种部件中的一个部件，诸如计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数字相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中传输/接收信息的设备、构成家庭网络的各种电子设备中的一个电子设备、构成计算机网络的各种电子设备中的一个电子设备、构成远程信息处理网络的各种电子设备中的一个电子设备、rfid设备、或构成计算系统的各种部件中的一个部件。在一个实施例中，半导体存储器设备100或存储器系统1000可以以各种形式封装。例如，半导体存储器设备100或存储器系统1000可以以诸如封装上封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫饼形式的管芯、晶圆形式的管芯、板上芯片(cob)、ceramic双列直插式封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄四方扁平封装(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级预制封装(wfp)、或晶圆级处理的堆栈封装(wsp)之类的方式进行封装。图21是图示了图20所示的存储器系统的应用示例的框图。参考图21，存储器系统2000包括半导体存储器设备2100和存储器控制器2200。半导体存储器设备2100包括多个半导体存储器芯片。多个半导体存储器芯片分成多个组。在图21中，图示了多个组分别通过第一通道ch1至第k通道chk与存储器控制器2200通信的情况。每个半导体存储器芯片的配置和操作可以与参考图1或图17所描述的半导体存储器设备100或101相同。每个组通过一个公共通道与存储器控制器2200通信。存储器控制器2200的配置可以与参考图20所描述的存储器控制器1100的配置相同。存储器控制器2200通过多个通道ch1至chk控制半导体存储器设备2100的多个存储器芯片。图22是图示了包括参考图21所描述的存储器系统的计算系统的框图。参考图22，计算系统3000包括中央处理单元3100、ram3200、用户接口3300、电源3400、系统总线3500、以及存储器系统2000。存储器系统2000通过系统总线3500电耦合到中央处理单元3100、ram3200、用户界面3300和电源3400。通过用户界面3300供应的数据或中央处理器单元3100所处理的数据存储在存储器系统2000中。在图22中，图示了其中半导体存储器设备2100通过存储器控制器2200耦合到系统总线3500的情况。然而，半导体存储器设备2100可以直接耦合到系统总线3500。存储器控制器2200的功能可以由中央处理单元3100和ram3200执行。在图22中，图示了提供了其中参考图21所描述的存储器系统2000的情况。然而，存储器系统2000可以由参考图20所描述的存储器系统1000代替。在一个实施例中，计算系统3000可以包括参考图20和图21所描述的存储器系统1000和2000两者。根据本公开，具有随机化器的半导体存储器设备和存储器控制器能够提高数据的随机性。虽然已经参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员应当理解，在不背离如所附权利要求书及其等同物所定义的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上文所描述的实施例，而不仅应由所附权利要求书而且还应由其等同物确定。在上文所描述的实施例中，可以选择性地执行所有步骤或可以省略步骤中的一些步骤。在每个实施例中，步骤不一定按照所描述的次序执行，并且可以重新布置。在本说明书和附图中公开的实施例仅用作示例以便于对本公开的理解，并且本公开不限于此。也就是说，对于本领域技术人员而言，显而易见的是，可以在本公开的技术范围的基础上进行各种修改。同时，已经在附图和说明书中描述了本公开的实施例。尽管本文中使用了特定术语，但是这些仅用于解释本公开的实施例。因此，本公开不限于上文所描述的实施例，并且在本公开的精神和范围内可以有许多变化。对于本领域技术人员而言，应当显而易见的是，除了本文中所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。当前第1页12当前第1页12
背景技术：
：：存储器设备可以以其中字符串相对于半导体衬底水平布置的二维结构形成，或者可以以其中字符串相对于半导体衬底垂直布置的三维结构形成。三维存储器设备是设计用于克服二维存储器设备的集成度限制的存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。技术实现要素：根据本公开的一个方面，一种用于控制半导体存储器设备的操作的存储器控制器，包括随机化器。该半导体存储器设备包括具有多个子块的存储器块。该随机化器包括种子表存储部，其被配置为存储分别与多个子块相对应的多个种子表并且基于接收的原始数据的子块信息来生成种子；随机序列发生器，其被配置为基于种子表存储部所生成的种子来生成随机序列；以及操作部件，其被配置为基于随机序列和原始数据来生成随机数据。根据本公开的另一方面，一种半导体存储器设备，包括存储器块，其包括多个子块；读取/写入电路，其被配置为对存储器块执行数据的读取操作和写入操作；以及随机化器，其被配置为接收原始数据并且对接收的数据进行随机化然后将经随机化的数据传送到读取/写入电路。该随机化器包括种子表存储部，其被配置为存储分别与多个子块相对应的多个种子表，并且基于原始数据的子块信息来生成种子；随机序列发生器，其被配置为基于种子表存储部所生成的种子来生成随机序列；以及操作部件，其被配置为基于随机序列和原始数据来生成随机数据。根据本公开的又一方面，一种用于对要存储在包括多个子块的存储器块中的数据进行随机化的方法，包括：接收原始数据；基于关于要在其上存储原始数据的子块的子块信息来选择多个种子表中的任一种子表；基于原始数据的页地址来选择选择的种子表中包括的多个种子中的任一种子；以及基于选择的种子通过对原始数据进行随机化来生成随机数据。根据本公开的又一方面，一种存储器系统包括：半导体存储器设备，其包括存储器块，该存储器块包括多个子块；以及存储器控制器，其被配置为控制半导体存储器设备的操作。存储器系统被配置为基于分别与多个子块相对应的多个种子表中的与从存储器系统外部接收的原始数据的子块信息相对应的种子表来生成随机化种子；基于随机化种子和原始数据来生成随机数据；以及将随机数据存储在与子块信息相对应的子块中。附图说明现在，以下参考附图对示例实施例进行描述；然而，它们可以以不同的形式体现，并且不应被解释为局限于本文中所阐述的实施例。而是，提供了这些实施例，使得本公开对于本领域技术人员将成为可能。在附图中，为了图示清楚，可能会放大尺寸。应当理解，当元件被称为在两个元件“之间”时，它可能是两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。贯穿全文，相同的附图标记是指相同的元件。图1是图示了包括存储器控制器和半导体存储器设备的存储器系统的框图。图2是图示了图1所示的半导体存储器设备的框图。图3是图示了图2所示的存储器单元阵列的实施例的图。图4是图示了图3所示的存储器块中的一个存储器块的电路图。图5是图示了图3所示的存储器块中的一个存储器块的另一实施例的电路图。图6是图示了构成存储器块的子块的图。图7a是更详细地图示了图6所示的子块中的第一子块的电路图。图7b是图示了第一子块和第二子块中包括的一些单元串的电路图。图8a和图8b是图示了根据本公开的实施例的随机化器和去随机化器的框图。图9是图示了根据本公开的实施例的种子表的图。图10是图示了使用图9所示的种子表通过对数据进行随机化而获得的结果的示例的表。图11是图示了根据本公开的实施例的种子表存储部的框图。图12a和图12b是图示了存储在图11所示的种子表存储部中的种子表的图。图13是图示了使用图12a和图12b所示的种子表通过对数据进行随机化而获得的结果的表。图14是图示了构成存储器块的子块的另一示例的图。图15是图示了第一子块至第四子块中包括的一些单元串的电路图。图16是图示了根据本公开的另一实施例的种子表存储部的框图。图17是图示了根据本公开的另一实施例的包括存储器控制器和半导体存储器设备的存储器系统的框图。图18是图示了根据本公开的实施例的随机化器的操作方法的流程图。图19是图示了根据本公开的实施例的去随机化器的操作方法的流程图。图20是图示了图1所示的存储器系统的另一实施例的框图。图21是图示了图20所示的存储器系统的应用示例的框图。图22是图示了包括参考图21所描述的存储器系统的计算系统的框图。具体实施方式在本公开中，在阅读结合附图进行的以下实施例之后，用于实现它们的优点、特征和方法更加显而易见。然而，本公开可以以不同形式体现，并且不应被解释为局限于本文中所阐述的实施例。相反，提供这些实施例以在本公开所属领域的技术人员可以实施本公开的技术概念的程度上详细描述本公开。在说明书中，当一个元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或通过插置于其间的一个或多个中间元件间接连接或耦合到另一元件。另外，当元件被称为“包括”部件时，这表示该元件还可以包括另一部件而非排除另一部件，除非存在不同的公开。在下文中，参考附图对本公开的实施例进行详细描述。相同的附图标记用于表示与其他附图所示的元件相同的元件。在以下描述中，可以仅描述用于理解根据实施例的操作所必需的部分，并且可以省略其他部分的描述，以免使实施例的重要概念晦涩难懂。各个实施例提供了具有能够改善数据的随机性的随机化器的半导体存储器设备和存储器控制器。图1是图示了根据本公开的实施例的包括存储器控制器200和半导体存储器设备100的存储器系统1000的框图。参考图1，存储器系统1000可以包括半导体存储器设备100和存储器控制器200。半导体存储器设备100可以包括存储器单元阵列110(参考图2)。存储器单元阵列110包括多个存储器区域。多个存储器区域可以是如图2所示的多个存储器块blk1至blkz。每个存储器块构成一个擦除单元。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。半导体存储器设备100在存储器控制器200的控制下操作。半导体存储器设备100响应于来自存储器控制器200的写入请求而将数据写入存储器单元阵列110中。当从存储器控制器200接收到写入命令、地址和数据作为写入请求时，半导体存储器设备100将数据写入地址所表示的存储器单元中。半导体存储器设备100响应于来自存储器控制器200的读取请求而执行读取操作。当从存储器控制器200接收到读取命令和地址作为读取请求时，半导体存储器设备100读取地址所指示的存储器单元的数据，并且将读取的数据输出到存储器控制器200。在一个实施例中，半导体存储器设备100可以是闪存设备。然而，应当理解，本公开的技术概念不限于闪存设备。在一些实施例中，半导体存储器设备100可以是双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存、垂直nand闪存、nor闪存、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移转矩随机存取存储器(stt-ram)等。在一个实施例中，半导体存储器设备100可以以二维阵列结构或三维阵列结构实现。本公开不仅可以应用于其中电荷存储层配置有浮栅(fg)的闪存设备，而且还可以应用于其中电荷存储层配置有绝缘层的电荷捕集闪存(ctf)。存储器控制器200耦合在半导体存储器设备100与主机300之间。存储器控制器200与主机300和半导体存储器设备100接口。存储器控制器200可以在主机300的控制下向半导体存储器设备100传输写入请求或读取请求。存储器控制器200可以包括随机化器210和去随机化器230。可以在写入操作中激活随机化器210。当要写入的存储器块的块地址被提供给随机化器210时，随机化器210可以生成与对应存储器块相对应的随机化种子。也就是说，随机化器210生成与多个存储器块blk1至blkz相对应的随机化种子中的与要写入的存储器块相对应的随机化种子。在一个实施例中，可以根据种子表生成随机化种子。在另一实施例中，可以使用数值算法来生成随机化种子。随后，随机化器210对从主机300接收的数据和生成的随机化种子执行操作，并且将该操作所生成的经随机化的数据写入对应存储器块。基于随机化种子而对其执行了操作的数据被写入存储器单元阵列110，从而可以提高存储器单元阵列110中的存储器单元的阈值电压分布，并且可以提高存储器单元中存储的数据的可靠性。同时，在读取操作中激活去随机化器230。存储器控制器200在读取操作中从半导体存储器设备100读取数据。另外，生成与从中读取数据的存储器块相对应的去随机化种子。也就是说，当从中读取数据的存储器块的块地址被提供给去随机化器230时，去随机化器230可以生成与对应存储器块相对应的去随机化种子。换句话说，去随机化器230生成与多个存储器块blk1至blkz相对应的去随机化种子中的与从中读取数据的存储器块相对应的去随机化种子。在一个实施例中，可以根据种子表生成去随机化种子。随后，去随机化器230可以对读取的数据和生成的去随机化种子执行操作。该操作所去随机化的数据可以传输到主机300。根据本公开的实施例的存储器控制器，当对数据进行随机化时，通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表并且根据选择的种子表来生成种子来对原始数据进行随机化。因此，当对要存储在包括多个子块的存储器块中的数据进行随机化时，要存储在每个子块中的数据独立于要存储在另一子块中的数据而进行随机化。因而，可以提高经随机化的数据在字符串方向( z方向)上的随机性。图2是图示了图1所示的半导体存储器设备100的框图。参考图2，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140、以及电压发生器150。存储器单元阵列110包括多个存储器块blk1至blkz。多个存储器块blk1至blkz通过字线wl耦合到地址解码器120。多个存储器块blk1至blkz通过位线bl1至blm耦合到读取/写入电路130。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且配置有具有垂直通道结构的非易失性存储器单元。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。同时，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(slc)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(mlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(tlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(qlc)。在一些实施例中，存储器单元阵列110可以包括多个存储器单元，每个存储器单元存储5位数据或更多位数据。地址解码器120、读取/写入电路130、控制逻辑140和电压发生器150用作用于驱动存储器单元阵列110的外围电路。地址解码器120通过字线wl耦合到存储器单元阵列110。地址解码器120在控制逻辑140的控制下操作。地址解码器120通过半导体存储器设备100中的输入缓冲器/输出缓冲器(未示出)接收地址。地址解码器120对接收的地址中的块地址进行解码。地址解码器120根据经解码的块地址选择至少一个存储器块。此外，在读取操作期间的读取电压施加操作中，地址解码器120将电压发生器150所生成的读取电压vread施加到选择的存储器块的选择的字线，并且将电压发生器150所生成的通过电压vpass施加到其他未选择的字线。此外，在编程验证操作中，地址解码器120将电压发生器150所生成的验证电压施加到选择的存储器块的选择的字线，并且将通过电压vpass施加到其他未选择的字线。地址解码器120对接收的地址中的列地址进行解码。地址解码器120将经解码的列地址传输到读取/写入电路130。半导体存储器设备100的读取操作和编程操作以页为单位执行。在读取操作和编程操作的请求中接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址选择一个存储器块和一个字线。列地址由地址解码器120解码，以提供给读取/写入电路130。地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。读取/写入电路130包括多个页缓冲器pb1至pbm。读取/写入电路130可以在读取操作中用作“读取电路”，并且可以在写入操作中用作“写入电路”。多个页缓冲器pb1至pbm通过位线bl1至blm耦合到存储器单元阵列110。为了在读取操作或编程验证操作中感测存储器单元的阈值电压，多个页缓冲器pb1至pbm向耦合到存储器单元的位线提供感测电流，并且每个页缓冲器依据对应存储器单元的编程状态通过感测节点感测流过的电流量的改变，然后将感测的改变锁存为感测数据。读取/写入电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。在读取操作中，读取/写入电路130感测存储器单元的数据并且临时存储读取的数据，然后将数据data输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，读取/写入电路130可以包括列选择电路等以及页缓冲器(或页寄存器)。控制逻辑140耦合到地址解码器120、读取/写入电路130和电压发生器150。控制逻辑140通过半导体存储器设备100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140响应于控制信号ctrl而控制半导体存储器设备100的一般操作。此外，控制逻辑140输出用于调整多个页缓冲器pb1至pbm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130以执行存储器单元阵列110的读取操作。控制逻辑140可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑140可以是根据执行控制逻辑代码的算法和/或处理器操作的控制逻辑电路。电压发生器150响应于从控制逻辑140输出的控制信号而在读取操作中生成读取电压vread和通过电压vpass。为了生成具有各种电压电平的多个电压，电压发生器150可以包括用于接收内部电源电压的多个泵浦电容器，并且可以在控制逻辑140的控制下通过选择性地激活多个泵浦电容器来生成多个电压。地址解码器120、读取/写入电路130、以及电压发生器150可以用作用于在存储器单元阵列110上执行读取请求、写入操作和擦除操作的“外围电路”。外围电路在控制逻辑140的控制下对存储器单元阵列110执行读取请求、写入操作和擦除操作。图3是图示了图2所示的存储器单元阵列110的实施例的图。参考图3，存储器单元阵列110可以包括多个存储器块blk1至blkz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿着 x方向、 y方向和 z方向布置。参考图4和图5，对每个存储器块的结构进行更详细的描述。图4是图示了图3所示的存储器块blk1至blkz中的一个存储器块blka的电路图。参考图4，存储器块blka可以包括多个单元串cs11至cs1m和cs21至cs2m。在一个实施例中，多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以以“u”形形成。在存储器块blka中，m个单元串沿行方向(即， x方向)布置。在图4中，图示了沿列方向(即， y方向)布置的两个单元串的情况。然而，这是为了便于描述，并且应当理解，可以沿列方向布置三个单元串。多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt、以及至少一个漏极选择晶体管dst。选择晶体管sst和dst以及存储器单元mc1至mcn可以具有彼此相似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每个可以包括通道层、隧穿绝缘层、电荷存储层、以及阻挡绝缘层。在一个实施例中，可以在每个单元串中设置用于提供通道层的柱。在一个实施例中，可以在每个单元串中设置用于提供通道层、隧穿绝缘层、电荷存储层、以及阻挡绝缘层中的至少一项的柱。每个单元串的源极选择晶体管sst耦合在公共源极线csl与存储器单元mc1至mcp之间。在一个实施例中，布置在同一行上的单元串的源极选择晶体管耦合到沿行方向延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管耦合到不同的源极选择线。在图4中，第一行上的单元串cs11至cs1m的源极选择晶体管耦合到第一源极选择线ssl1。第二行上的单元串cs21至cs2m的源极选择晶体管耦合到第二源极选择线ssl2。在另一实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同耦合到一个源极选择线。每个单元串的第一存储器单元mc1至第n存储器单元mcn耦合在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn可以被划分为第一存储器单元mc1至第p存储器单元mcp和第(p 1)存储器单元mcp 1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp沿 z方向的相对方向顺序布置，并且串联耦合在源极选择晶体管sst与管道晶体管pt之间。第(p 1)存储器单元mcp 1至第n存储器单元mcn沿 z方向顺序布置，并且串联耦合在管道晶体管pt与漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第(p 1)存储器单元mcp 1至第n存储器单元mcn通过管道晶体管pt耦合。每个单元串的第一存储器单元mc1至第n存储器单元mcn的栅电极分别耦合到第一字线wl1至第n字线wln。每个单元串的管道晶体管pt的栅极耦合到管道线pl。每个单元串的漏极选择晶体管dst耦合在对应位线与存储器单元mcp 1至mcn之间。沿行方向布置的单元串耦合到沿行方向延伸的漏极选择线。第一行上的单元串cs11至cs1m的漏极选择晶体管耦合到第一漏极选择线dsl1。第二行上的单元串cs21至cs2m的漏极选择晶体管耦合到第二漏极选择线dsl2。沿列方向布置的单元串耦合到沿列方向延伸的位线。在图4中，第一列上的单元串cs11和cs21耦合到第一位线bl1。第m列上的单元串cs1m和cs2m耦合到第m位线blm。耦合到沿行方向布置的单元串中的同一字线的存储器单元构成一个页。例如，耦合到第一行上的单元串cs11至cs1m中的第一字线wl1的存储器单元构成一个页。耦合到第二行上的单元串cs21至cs2m中的第一字线wl1的存储器单元构成另一页。当选择漏极选择线dsl1和dsl2中的任一漏极选择线时，可以选择沿一个行方向布置的单元串。当选择字线wl1至wln中的任一字线时，可以在选择的单元串中选择一个页。在另一实施例中，可以提供偶数位线和奇数位线代替第一位线bll至第m位线blm。另外，沿行方向布置的单元串cs11至cs1m或cs21至cs2m中的偶数单元串可以分别耦合到偶数位线，并且沿行方向布置的单元串cs11至cs1m或cs21至cs2m中的奇数单元串可以分别耦合到奇数位线。在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可替代地，可以提供至少一个伪存储器单元以减小漏极选择晶体管dst与存储器单元mcp 1至mcn之间的电场。当伪存储器单元的数目增加时，存储器块blka的操作的可靠性得以提高。另一方面，存储器块blka的尺寸增加。当伪存储器单元的数目减少时，存储器块blka的尺寸减小。另一方面，存储器块blka的操作的可靠性可能劣化。为了有效控制至少一个伪存储器单元，伪存储器单元可以具有所需阈值电压。在存储器块blka的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到耦合到相应伪存储器单元的伪字线的电压，从而伪存储器单元可以具有所需阈值电压。图5是图示了图3所示的存储器块blk1至blkz中的一个存储器块的另一实施例blkb的电路图。参考图5，存储器块blkb可以包括多个单元串cs11'至cs1m'和cs21'至cs2m'。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串均沿 z方向延伸。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每个单元串均包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、以及至少一个漏极选择晶体管dst，它们堆叠在存储器块blkb下方的衬底(未示出)上。每个单元串的源极选择晶体管sst耦合在公共源极线csl与存储器单元mc1至mcn之间。布置在同一行上的单元串的源极选择晶体管耦合到同一源极选择线。布置在第一行上的单元串cs11'至cs1m'的源极选择晶体管耦合到第一源极选择线ssl1。布置在第二行上的单元串cs21'至cs2m'的源极选择晶体管耦合到第二源极选择线ssl2。在另一实施例中，单元串cs11'至cs1m'和cs21'至cs2m'的源极选择晶体管可以共同耦合到一个源极选择线。每个单元串的第一存储器单元mc1至第n存储器单元mcn串联耦合在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn的栅电极分别耦合到第一字线wl1至第n字线wln。每个单元串的漏极选择晶体管dst耦合在对应位线与存储器单元mc1至mcn之间。沿行方向布置的单元串的漏极选择晶体管耦合到沿行方向延伸的漏极选择线。第一行上的单元串cs11'至cs1m'的漏极选择晶体管耦合到第一漏极选择线dsl1。第二行上的单元串cs21'至cs2m'的漏极选择晶体管耦合到第二漏极选择线dsl2。因此，图5的存储器块blkb的电路与图4的存储器块blka的电路类似，除了管道晶体管pt排除在图5中的每个单元串中在外之外。在另一实施例中，可以提供偶数位线和奇数位线代替第一位线bl1至第m位线blm。另外，沿行方向布置的单元串cs11'至cs1m'或cs21'至cs2m'中的偶数单元串可以分别耦合至偶数位线，并且沿行方向布置的单元串cs11'至cs1m'或cs21'至cs2m'中的奇数单元串可以分别耦合到奇数位线。在一个实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以用作伪存储器单元。例如，可以提供至少一个伪存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可替代地，可以提供至少一个伪存储器单元以减小漏极选择晶体管dst与存储器单元mcp 1至mcn之间的电场。当伪存储器单元的数目增加时，存储器块blkb的操作的可靠性得到提高。另一方面，存储器块blkb的尺寸增加。当伪存储器单元的数目减少时，存储器块blkb的尺寸减小。另一方面，存储器块blkb的操作的可靠性可能劣化。为了有效控制至少一个伪存储器单元，伪存储器单元可以具有所需阈值电压。在存储器块blkb的擦除操作之前或之后，可以对全部或一些伪存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，伪存储器单元的阈值电压控制施加到耦合到相应伪存储器单元的伪字线的电压，从而伪存储器单元可以具有所需阈值电压。图6是图示了构成存储器块的子块的示例的图。参考图6，图示了图4或图5所示的存储器块blka或blkb中包括的子块subblock1和subblock2。在一个示例中，参考图6以及图4，存储器块blka中包括的子块可以定义为共享漏极选择线或源极选择线的单元串。例如，在图4中，共享第一漏极选择线dsl1和第一源极选择线ssl1的单元串cs11至cs1m可以构成第一子块subblock1。同时，共享第二漏极选择线dsl2和第二源极选择线ssl2的单元串cs21至cs2m可以构成第二子块subblock2。在另一示例中，在图5中，共享第一漏极选择线dsl1和第一源极选择线ssl1的单元串cs11'至cs1m'可以构成第一子块subblock1。同时，共享第二漏极选择线dsl2和第二源极选择线ssl2的单元串cs21'至cs2m'可以构成第二子块subblock2。存储器块包括沿 y方向设置的两个子块subblock1和subblock2。子块subblock1和subblock2中的每个子块包括沿行方向(即， x方向)布置的单元串。同时，子块subblock1和subblock2分别包括沿字符串方向(即， z方向)布置的页。稍后参考图7对每个子块的更详细配置进行描述。图7a是更详细地图示了图6所示的子块中的第一子块subblock1的电路图。第二子块subblock2的配置可以与第一子块的配置相同，因此，省略了第二子块的详细电路图。参考图7a，第一子块subblock1包括共享第一漏极选择线dsl1和第一源极选择线ssl的单元串cs11至cs1m。单元串cs11至cs1m在第一子块subblock1中沿 x方向布置。单元串cs11至cs1m分别耦合到对应位线bl1至blm。同时，第一子块subblock1包括沿 z方向布置的页page11至page1n。页page11至page1n中的每个页可以是耦合到字线wl1至wln中的对应字线的存储器单元集合。尽管未在图7a中示出，但是第二子块subblock2还可以包括沿 x方向布置的单元串cs21至cs2m。同时，第二子块subblock2可以包括沿 z方向布置的页page21至page2n。图7b是图示了第一子块和第二子块中包括的单元串中的一些单元串的电路图。参考图7b，图示了第一子块subblock1中包括的单元串cs11和第二子块subblock2中包括的单元串cs21。图7b可以是图示了图6中沿 x方向所示的存储器块的电路图。因此，图7b中没有图示第一子块subblock1中包括的单元串cs12至cs1m和第二子块subblock2中包括的单元串cs22至cs2m。第一子块subblock1的单元串cs11包括耦合在第一漏极选择晶体管dst1与第一源极选择晶体管sst1之间的存储器单元mc11至mc1n。第二子块subblock2的单元串cs21包括耦合在第二漏极选择晶体管dst2与第二源极选择晶体管sst2之间的存储器单元mc21至mc2n。图8a和图8b是分别图示了根据本公开的实施例的随机化器210和去随机化器230的框图。参考图8a，随机化器210可以包括种子表存储部211、随机序列发生器213、以及操作部件215。种子表存储部211可以存储配置有与数据地址相对应的种子的种子表。种子表存储部211可以接收要在其上存储数据的页地址add_p，并且输出与该页地址add_p相对应的种子seed。随机序列发生器213可以基于接收的种子seed来生成随机序列rnd_seq。操作部件215合并接收的随机序列rnd_seq和数据data。数据data可以是原始数据。例如，操作部件215通过对随机序列rnd_seq和数据data执行异或(xor)运算来生成经随机化的数据rnd_data。随机序列发生器213可以以各种形式配置。在一个实施例中，随机序列发生器213可以被实现为包括移位寄存器和xor运算单元的线性反馈移位寄存器(lfsr)。随机序列发生器213生成随机序列rnd_seq，该随机序列rnd_seq被初始化为接收的种子，并且然后具有与时钟信号同步的一定周期。随机序列rnd_seq的周期可以根据构成移位寄存器的子寄存器的数目来确定。例如，当实现为lfsr的随机序列发生器213中包括的子寄存器的数目是10时，随机序列rnd_seq可以具有的最大周期可以是1023(＝210-1)。在另一示例中，随机序列发生器213可以被实现为伪噪声(pn)随机序列发生器、循环冗余校验(crc)发生器等。经随机化的数据rnd_data可以传送到半导体存储器设备100以进行编程。参考图8b，去随机化器230可以包括种子表存储部231、随机序列发生器233、以及操作部件235。种子表存储部231可以存储配置有与数据地址相对应的种子的种子表。种子表存储部231可以接收存储有数据的页地址，并且输出与页地址add_p相对应的种子seed。一起参考图8a和图8b，图8b所示的种子表存储部231可以是与图8a所示的种子表存储部211相同的部件。随机序列发生器233可以基于接收的种子seed来生成随机序列rnd_seq。操作部件235合并接收的随机序列rnd_seq和经随机化的数据rnd_data。经随机化的数据rnd_data可以是从半导体存储器设备100读取的数据。例如，操作部件235可以通过对随机序列rnd_seq和经随机化的数据rnd_data执行xor运算来生成数据data。从操作部件235输出的数据data可以是通过对经随机化的数据rnd_data进行去随机化而生成的原始数据。图8b所示的随机序列发生器233的配置可以与图8a所示的随机序列发生器213的配置相同。在一个示例中，随机序列发生器233可以被实现为lfsr、pn随机序列发生器、crc发生器等。图9是图示了根据本公开的实施例的种子表的图。参考图9，图示了与特定块中包括的多个页中的每个页相对应的页索引pi以及与对应页索引相对应的种子seed。一起参考图6和图7a，第一子块subblock1包括多个页page11至page1n，而第二子块subblock2包括多个页page21至page2n。图9所示的种子表包括与第一子块subblock1的第一页page11相对应的种子sd_1和与第二子块subblock2的第一页page21相对应的种子sd_2。以这种方式，图9所示的种子表依序包括与第一子块subblock1和第二子块subblock2中包括的页交替相对应的种子sd_1至sd_2n。种子表中的种子sd_1至sd_2n中的每个种子可以被生成为与相邻种子具有随机关系。这是为了提高图6中的字符串方向( z方向)上的数据的随机性。也就是说，对在图8中执行的数据data的随机化的目的是为了提高在行方向( x方向)上以页为单位的数据输入的随机性。另外，当基于相同种子执行随机化时，字符串方向( z方向)上的数据的随机性可能劣化，因此，种子表中的种子sd_1至sd_2n也被确定为具有随机值。然而，当存储器块包括多个子块时，每个子块中的字符串方向( z方向)上的数据的随机性可能劣化。稍后参考图10对这种情况进行描述。图10是图示了使用图9所示的种子表通过对数据进行随机化而获得的结果的示例的表。参考图10，图示了图7b所示的单元串cs11和cs21中包括的存储器单元的数据值。在图10中，假设每个存储器单元是存储1位数据的单级单元(slc)的情况。在图10所示的示例中，图示了n为“8”的情况。也就是说，单元串cs11和cs21中的每个单元串包括八个存储器单元。因为存储器单元分别耦合到第一字线wl1至第八字线wl8，所以对应存储器单元被指定为字线索引。例如，作为随机化结果，要存储在第一子块subblock1中包括的存储器单元之中的耦合到第一字线wl1的存储器单元mc11中的数据为“1”。这可以是通过将包括对应存储器单元的页page11随机化为图9所示的种子表的种子值sd_1的结果。另外，作为随机化结果，要存储在第二子块subblock2中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc21中的数据为“0”。这可以是通过将包括对应存储器单元的页page21随机化为图9所示的种子表的种子值sd_2的结果。参考图10所示的表，当依序写入16个存储器单元mc11，mc21，mc12，mc22，mc13，mc23，mc14，mc24，mc15，mc25，mc16，mc26，mc17，mc27，mc18和mc28的经随机化的数据时，该经随机化的数据与“1011101000101110”相对应。这是基于种子sd_1至sd16执行的随机化结果。同时，当比较每个子块的随机化结果时，第一子块subblock1中包括的单元串cs11包括总共七个位“1”，并且第二子块subblock2中包括的单元串cs21包括总共两个位“1”。因此，第一子块subblock1中包括的单元串cs11的位的平均值为0.0875(＝7÷8)，并且第二子块subblock2中包括的单元串cs21的位的平均值为0.25(＝2÷8)。当存储器块包括多个子块时，即使使用通过考虑字符串方向( z方向)获得的种子表，每个子块中包括的字符串中的字符串方向( z方向)上的数据的随机性可能劣化。也就是说，对第一子块subblock1中包括的单元串cs11的数据进行随机化，使得包括相对大量位“1”，并且对第二子块subblock2中包括的单元串cs21的数据进行随机化，使得包括相对大量位“0”。一个单元串中包括的存储器单元共享一个通道。因此，当作为随机化结果的每个单元串的数据平均值的偏差较大时，这可能对半导体存储器设备100的操作性能具有不利影响。在一个示例中，当对一个单元串中包括的存储器单元进行编程以使得包括相对大量位“1”时，对应单元串的存储器单元的平均阈值电压较低。另一方面，当对一个单元串中包括的存储器单元进行编程以使得包括相对大量位“0”时，对应单元串的存储器单元的平均阈值电压较高。这在单元串之间生成操作特性的偏差，从而导致半导体存储器设备100的操作性能下降。根据本公开的实施例，在对数据进行随机化时，存储器控制器通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表，并且根据选择的种子表生成种子来对原始数据进行随机化。因此，当要存储在包括多个子块的存储器块中的数据要被随机化时，要存储在每个子块中的数据独立于另一子块而被随机化。因而，可以提高字符串方向( z方向)上的经随机化的数据的随机性。图11是图示了根据本公开的实施例的种子表存储部211a的框图。图12a和图12b是图示了图11所示的种子表存储部211a中存储的种子表的图。参考图11，种子表存储部211a包括第一种子表sd_table1和第二种子表sd_table2。第一种子表sd_table1可以是图12a所示的种子表。第一种子表sd_table1包括种子sd_11至sd_1n，用于对第一子块subblock1中包括的页page11至page1n进行随机化。同时，第二种子表sd_table2可以是图12b所示的种子表。第二种子表sd_table2包括种子sd_21至sd_2n，用于对第二子块subblock2中包括的页page21至page2n进行随机化。种子表存储部211a接收要在其上存储数据的页地址add_p。页地址add_p可以包括关于要在其上存储数据的子块的子块信息以及对应子块中的页偏移。种子表存储部211a基于子块信息来确定在生成种子时要参考的种子表。例如，当页地址add_p中包括的子块信息与第一子块subblock1相对应时，种子表存储部211a选择第一种子表。随后，种子表存储部211a基于页偏移来选择要输出的种子。例如，当页地址add_p中包括的页偏移与页page13相对应时，种子表存储部211a选择并且输出种子sd_13。第一种子表和第二种子表可以彼此独立设置。也就是说，设置第一种子表的种子sd_11至sd_1n以提高沿字符串方向( z方向)要存储在第一子块subblock1中的数据的随机性。同时，设置第二种子表的种子sd_21至sd_2n以提高沿字符串方向( z方向)要存储在第二子块subblock2中的数据的随机性。参考图12a和图12b，图示了用于对第一种子表中的第一子块subblock1中包括的页page11至page1n进行随机化的种子sd_11至sd_1n分别与用于对第二种子表的第二子块subblock2中包括的page21至page2n进行随机化的种子sd_21至sd_2n不同。在一些实施例中，用于对第一种子表中的第一子块subblock1中包括的页page11至page1n进行随机化的种子sd_11至sd_1n可以分别等于用于对第二种子表的第二子块subblock2中包括的页page21至page2n进行随机化的种子sd_21至sd_2n。种子sd_11可以等于种子sd_21，并且种子sd_12可以等于种子sd_22。以这种方式，种子sd_1n可以等于种子sd_2n。图13是图示了使用图12a和12b所示的种子表通过对数据进行随机化而获得的结果的示例的表。参考图13，图示了图7b所示的单元串cs11和cs12中包括的存储器单元的数据值。在图10中，假设存储器单元中的每个存储器单元是存储1位数据的单级单元(slc)的情况。在图10所示的示例中，图示了n为“8”的情况。也就是说，单元串cs11和cs21中的每个单元串包括八个存储器单元。因为存储器单元分别耦合到第一字线wl1至第八字线wl8，所以对应存储器单元被指定为字线索引。例如，作为使用第一种子表的随机化结果，要存储在第一子块subblock1中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc11中的数据为“1”。这可以是通过将包括对应存储器单元的页page11随机化为图12a所示的第一种子表的种子值sd_1的结果。另外，作为使用第二种子表的随机化结果，要存储在第二子块subblock2中包括的存储器单元中的耦合到第一字线wl1的存储器单元mc21中的数据为“0”。这可以是通过将包括对应存储器单元的页page21随机化为图12b所示的第二种子表的种子值sd_2的结果。同时，当比较每个子块的随机化结果时，第一子块subblock1中包括的单元串cs11包括总共四个位“1”，并且第二子块subblock2中包括的单元串cs21包括总共四个位“1”。因此，第一子块subblock1中包括的单元串cs11的位的平均值是0.5，并且第二子块subblock2中包括的单元串cs21的位的平均值是0.5。这是因为已经对子块中的每个子块执行了使用独立种子表的随机化。因为通过考虑字符串方向( z方向)来生成每个种子表，所以即使当存储器块包括多个子块时，也可以提高每个子块中包括的字符串中的字符串方向( z方向)上的数据的随机性。因而，可以减小单元串之间的操作特性的偏差，从而可以提高操作性能。如上文所描述的，根据本公开的实施例的存储器控制器，在对数据进行随机化时，存储器控制器通过基于关于要在其上存储原始数据的子块的子块信息来选择种子表并且根据选择的种子表生成种子来对原始数据进行随机化。因此，当对要存储在包括多个子块的存储器块中的数据进行随机化时，对要存储在每个子块中的数据独立于另一子块进行随机化。因而，可以提高字符串方向( z方向)上的经随机化的数据的随机性。图14是图示了构成存储器块的子块的另一示例的图。图15是图示了第一子块至第四子块中包括的单元串中的一些单元串的电路图。参考图14，存储器块可以包括四个子块subblock1至subblock4。如参考图4所描述的，存储器块中包括的子块可以被定义为共享漏极选择线或源极选择线的单元串。存储器块可以被配置为包括如图14所示的四个子块。参考图15，图示了第一子块subblock1中包括的单元串cs11、第二子块subblock2中包括的单元串cs21、第三子块subblock3中包括的单元串cs31、以及第四子块subblock4中包括的单元串cs41。图15可以是图示了图14沿 x方向所示的存储器块的电路图。第一子块subblock1的单元串cs11包括存储器单元mc11至mc1n，其耦合在第一漏极选择晶体管dst1与第一源极选择晶体管sst1之间。第二子块subblock2的单元串cs21包括存储器单元mc21至mc2n，其耦合在第二漏极选择晶体管dst2与第二源极选择晶体管sst2之间。第三子块subblock3的单元串cs31包括存储器单元mc31至mc3n，其耦合在第三漏极选择晶体管dst3与第三源极选择晶体管sst3之间。第四子块subblock4的单元串cs41包括存储器单元mc41至mc4n，其耦合在第四漏极选择晶体管dst4与第四源极选择晶体管sst4之间。图16是图示了根据本公开的另一实施例的种子表存储部211b的框图。参考图16，种子表存储部211b包括第一种子表sd_table1、第二种子表sd_table2、第三种子表sd_table3、以及第四种子表sd_table4。第一种子表sd_table1包括种子sd_11至sd_1n，用于对第一子块subblock1中包括的页page11至page1n进行随机化。第二种子表sd_table2包括种子sd_21至sd_2n，用于对第二子块subblock2中包括的页page21至page2n进行随机化。第三种子表sd_table3包括种子sd_31至sd_3n，用于对第三子块subblock3中包括的页page31至page3n进行随机化。第四种子表sd_table4包括种子sd_41至sd_4n，用于对第四子块subblock4中包括的页page41至page4n进行随机化。如上文所描述的，第一种子表sd_table1中包括的种子sd_11至sd_1n、第二种子表sd_table2中包括的种子sd_21至sd_2n、第三种子表sd_table3中包括的种子sd_31至sd_3n、以及第四种子表sd_table4中包括的种子sd_41至sd_4n可以分别彼此不同。在一些实施例中，第一种子表sd_table1中包括的种子sd_11至sd_1n、第二种子表sd_table2中包括的种子sd_21至sd_2n、第三种子表sd_table3中包括的种子sd_31至sd_3n、以及第四种子表sd_table4中包括的sd_41至sd_4n中的至少一些种子可以分别彼此相等。在一个实施例中，第一种子表sd_table1中包括的种子sd_11至sd_1n中的每个种子、第二种子表sd_table2中包括的种子sd_21至sd_2n中的每个种子、第三种子表sd_table3中包括的种子sd_31至sd_3n中的每个种子、以及第四种子表sd_table4中包括的种子sd_41至sd_4n中的每个种子可以彼此相等。种子sd_11、种子sd_21、种子sd_31和种子sd_41可以彼此相等，并且种子sd_12、种子sd_22、种子sd_32和种子sd_42可以彼此相等。以这种方式，种子sd_1n、种子sd_2n、种子sd_3n和种子sd_4n可以彼此相等。图17是图示了根据本公开的另一实施例的包括存储器控制器201和半导体存储器设备101的存储器系统1001的框图。参考图17，存储器系统1001可以包括半导体存储器设备101和存储器控制器201。与图1所示的实施例不同，图17所示的存储器控制器201不包括随机化器也不包括去随机化器。然而，半导体存储器设备101包括随机化器160和去随机化器180。随机化器160的配置可以与图8a所示的随机化器210的配置相同，并且去随机化器180的配置可以与图8b所示的去随机化器230的配置相同。在与图17相关联的实施例中，可以在半导体存储器设备101中而非在存储器控制器201中执行随机化操作和去随机化操作。参考图17以及图2，当随机化器160和去随机化器180包括在半导体存储器设备中时，随机化器160和去随机化器180可以被配置为与读取/写入电路130交换数据data。例如，可以通过随机化器160对从存储器控制器201接收的数据进行随机化，以传送到读取/写入电路130。同时，可以通过去随机化器180对读取/写入电路130所读取的数据进行去随机化，以传送到存储器控制器201。图18是图示了根据本公开的实施例的随机化器的操作方法的流程图。图18所示的操作方法可以由图1所示的随机化器210或图17所示的随机化器160执行。在步骤s110中，随机化器可以接收原始数据。随后，随机化器基于关于要在其上存储原始数据的子块的子块信息来选择多个种子表中的任一种子表(s130)。子块信息可以包括在上文所描述的页地址add_p中。随后，随机化器基于原始数据的页地址来选择选择的种子表中包括的多个种子中的任一种子(s150)。更具体地，可以基于上文所描述的页偏移来选择种子。随后，随机化器基于选择的种子通过对原始数据进行随机化来生成随机数据(s170)。在步骤s170中，随机化器可以基于选择的种子seed来生成随机序列rnd_seq，并且通过对生成的随机序列rnd_seq和原始数据data执行xor运算来生成经随机化的数据rnd_data。图19是图示了根据本公开的实施例的去随机化器的操作方法的流程图。图19所示的操作方法可以由图1所示的去随机化器230或图17所示的去随机化器180执行。在步骤s210中，去随机化器可以接收随机数据。随机数据可以是从半导体存储器设备读取的数据。随后，去随机化器基于随机数据的子块信息来选择多个种子表中的任一种子表(s230)。子块信息可以包括在上文所描述的页地址add_p中。随后，去随机化器基于随机数据的页地址来选择选择的种子表中包括的多个种子中的任一种子(s250)。更具体地，可以基于上文所描述的页偏移来选择种子。随后，去随机化器基于选择的种子通过对随机数据进行去随机化来生成原始数据(s270)。在步骤s270中，去随机化器可以基于选择的种子seed来生成随机序列rnd_seq，并且通过对生成的随机序列rnd_seq和随机数据rnd_data执行xor运算来生成原始数据data。图20是图示了图1所示的存储器系统的另一实施例1000的框图。参考图20，存储器系统1000包括半导体存储器设备100和存储器控制器1100。半导体存储器设备100可以是参考图1所描述的半导体存储器设备。可替代地，图17所示的半导体存储器设备101可以被包括以取代半导体存储器设备100。以下，省略了重复描述。存储器控制器1100耦合到主机host和半导体存储器设备100。存储器控制器1100可以与图1所示的存储器控制器200相对应。可替代地，存储器控制器1100可以与图17所示的存储器控制器201相对应。存储器控制器1100响应于来自主机host的请求而访问半导体存储器设备100。例如，存储器控制器1100控制半导体存储器设备100的读取操作、写入操作、擦除操作和后台操作。存储器控制器1100提供半导体存储器设备100与主机host之间的接口。存储器控制器1100驱动用于控制半导体存储器设备100的固件。存储器控制器1100包括随机存取存储器(ram)1110、处理单元1120、主机接口1130、存储器接口1140、以及误差校正块1150。ram1110用作以下各项中的至少一项：处理单元1120的工作存储器、半导体存储器设备100与主机host之间的高速缓存存储器、以及半导体存储器设备100与主机host之间的缓冲器存储器。处理单元1120控制存储器控制器1100的整体操作。另外，存储器控制器1100可以在写入操作时临时存储从主机host提供的编程数据。主机接口1130包括用于在主机host与存储器控制器1100之间交换数据的协议。在一个实施例中，存储器控制器1100通过诸如通用串行总线(usb)协议、多媒体卡(mmc)协议、外围部件互连(pci)协议、pci-express(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子(ide)协议和私有协议之类的各种接口协议中的至少一个接口协议与主机host通信。存储器接口1140与半导体存储器设备100接口。例如，存储器接口1140可以包括nand接口或nor接口。误差校正块1150通过使用误差校正码(ecc)检测并校正从半导体存储器设备100接收的数据的误差。处理单元1120可以基于误差校正块1150的误差检测结果来调整读取电压，并且控制半导体存储器设备100以执行重新读取。在一个实施例中，可以提供误差校正块1150作为存储器控制器1100的部件。存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中。在一个实施例中，存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成存储器卡。例如，存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成诸如pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或mmcmicro)、sd卡(sd、minisd、microsd或sdhc)或通用闪存(ufs))之类的存储器卡。存储器控制器1100和半导体存储器设备100可以集成到一个半导体设备中，以构成半导体驱动器(固态驱动器(ssd))。半导体驱动器ssd包括存储设备，其被配置为将数据存储在半导体存储器中。如果存储器系统1000用作半导体驱动器ssd，则可以显著提高耦合到存储器系统1000的主机host的操作速度。作为另一示例，可以提供存储器系统1000作为电子设备的各种部件中的一个部件，诸如计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数字相机、3维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境中传输/接收信息的设备、构成家庭网络的各种电子设备中的一个电子设备、构成计算机网络的各种电子设备中的一个电子设备、构成远程信息处理网络的各种电子设备中的一个电子设备、rfid设备、或构成计算系统的各种部件中的一个部件。在一个实施例中，半导体存储器设备100或存储器系统1000可以以各种形式封装。例如，半导体存储器设备100或存储器系统1000可以以诸如封装上封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫饼形式的管芯、晶圆形式的管芯、板上芯片(cob)、ceramic双列直插式封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄四方扁平封装(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级预制封装(wfp)、或晶圆级处理的堆栈封装(wsp)之类的方式进行封装。图21是图示了图20所示的存储器系统的应用示例的框图。参考图21，存储器系统2000包括半导体存储器设备2100和存储器控制器2200。半导体存储器设备2100包括多个半导体存储器芯片。多个半导体存储器芯片分成多个组。在图21中，图示了多个组分别通过第一通道ch1至第k通道chk与存储器控制器2200通信的情况。每个半导体存储器芯片的配置和操作可以与参考图1或图17所描述的半导体存储器设备100或101相同。每个组通过一个公共通道与存储器控制器2200通信。存储器控制器2200的配置可以与参考图20所描述的存储器控制器1100的配置相同。存储器控制器2200通过多个通道ch1至chk控制半导体存储器设备2100的多个存储器芯片。图22是图示了包括参考图21所描述的存储器系统的计算系统的框图。参考图22，计算系统3000包括中央处理单元3100、ram3200、用户接口3300、电源3400、系统总线3500、以及存储器系统2000。存储器系统2000通过系统总线3500电耦合到中央处理单元3100、ram3200、用户界面3300和电源3400。通过用户界面3300供应的数据或中央处理器单元3100所处理的数据存储在存储器系统2000中。在图22中，图示了其中半导体存储器设备2100通过存储器控制器2200耦合到系统总线3500的情况。然而，半导体存储器设备2100可以直接耦合到系统总线3500。存储器控制器2200的功能可以由中央处理单元3100和ram3200执行。在图22中，图示了提供了其中参考图21所描述的存储器系统2000的情况。然而，存储器系统2000可以由参考图20所描述的存储器系统1000代替。在一个实施例中，计算系统3000可以包括参考图20和图21所描述的存储器系统1000和2000两者。根据本公开，具有随机化器的半导体存储器设备和存储器控制器能够提高数据的随机性。虽然已经参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员应当理解，在不背离如所附权利要求书及其等同物所定义的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上文所描述的实施例，而不仅应由所附权利要求书而且还应由其等同物确定。在上文所描述的实施例中，可以选择性地执行所有步骤或可以省略步骤中的一些步骤。在每个实施例中，步骤不一定按照所描述的次序执行，并且可以重新布置。在本说明书和附图中公开的实施例仅用作示例以便于对本公开的理解，并且本公开不限于此。也就是说，对于本领域技术人员而言，显而易见的是，可以在本公开的技术范围的基础上进行各种修改。同时，已经在附图和说明书中描述了本公开的实施例。尽管本文中使用了特定术语，但是这些仅用于解释本公开的实施例。因此，本公开不限于上文所描述的实施例，并且在本公开的精神和范围内可以有许多变化。对于本领域技术人员而言，应当显而易见的是，除了本文中所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
