三维阻变式随机读取存储器的制作方法

本发明涉及集成电路存储器领域，更确切地说，涉及阻变式存储器（rram）。

背景技术：

三维阻变式存储器（3d-rram）是一种非易失性半导体存储器，它包括有多个在垂直方向上堆叠的rram存储单元。相对于传统平面型rram的存储元分布在二维平面上，3d-rram的存储元分布在三维立体空间中，具有容量大，速度快、能耗低等优点。此外，3d-rram能够进行多次编程，断电数据不会丢失，适用于当前的电子存储设备。

典型的阻变式存储器（rram）由两个金属电极夹一个薄介电层组成，介电层作为离子传输和存储介质。选用材料的不同会对实际作用机制带来较大差别，但本质都是经由外部刺激（如电压）引起存储介质离子运动和局部结构变化，进而造成电阻变化，并利用这种电阻差异来存储数据。图1a-图1d显示了四种状态的rram，其阻变材料22分别处于四种状态：’0’,‘1’,‘2’,‘3’。每个rram存储元（如1aa）含有一顶电极30a、一底电极20a、一阻变器22和一准导通膜24。在阻变器进行变成后（图1a-图1d）转变为有不同阻值的电阻。准导通膜24具有如下特性：当外加电压的数值小于读电压或外加电压的方向与读电压相反时，准导通膜的电阻远大于其在读电压下的电阻。

已编程的存储元1aa-1ad，他们其中有不同的导体丝（conducivefilament）。由于存储元1aa的阻值最大，导体丝极细，所以其可以等效为无导体丝。存储元1ab-1ad中的阻变器22中形成了具有不同大小的导体丝25x-25z。其中，存储元1ab中的导体丝25x最细，其电阻在所有已编程阻变器中最大；存储元1ad中的导体丝25z最粗，其电阻在所有已编程反熔丝膜中最小；存储元1ac中的导体丝25y介于存储元1ab和1ad之间，其电阻也介于两者之间。

图2描述了一种典型3d-rram00。它含有一个半导体衬底0和两个堆叠在衬底0上方的rram存储层100、200。其中，存储层200叠置在存储层100上。半导体衬底0中的晶体管及其互连线构成一衬底电路（包括3d-rram的周边电路）。每个存储层（如100）含有多条地址线（包括字线20a、20b…和位线30a、30b…）和多个rram存储元（如1aa-1bb…）。每个存储层（如100）还含有多个rram阵列。接触通道孔（如20av、30av）将地址线（如20a、30a）和衬底0耦合。一般说来，每个rram存储元只存储一位信息。

技术实现要素：

本发明的主要目的是提供一种容量更大的3d-rram。

本发明的另一目的是提供一种哑位线所需资源较少的3d-rram。

为了实现这些以及其他的目的，本发明提出一种多位元三维阻变式存储器（多位元3d-rram）。它包含多个堆叠在衬底上方并与该衬底耦合的rram存储元。阻变式存储器结构简单，它是由一个二极管和一个阻变器组成,利用高电压改变材料的阻值的大小,即擦/写要存储的信息,然后用一个适当的小电压读取存储的信息。通过改变编程电流电压，使阻变材料呈现不同的阻值。rram存储元具有n（n>2）种状态：0，1，…n-1。按其电阻从大到小排列为r0、r1...rn-1，其中，r0为状态’0’的电阻，r1为状态’1’的电阻，…rn-1为状态’n-1’的电阻。由于n>2，每个rram存储元存储多位（>1位）信息。

为了保证3d-rram的正常工作，本发明提出使用差分读出放大器来读出存储元的状态，其第一输入是待测数据存储元（存储数据的存储元）的位线电压vb，第二输入是来自哑存储元（提供读出参考电压的存储元）的参考电压vref。哑存储元也具有n种状态。为了测量数据存储元的状态，需要做n-1个测量。在第k（k=1，2，…n-1）个测量过程中，参考电压vref,k=(vk-1 vk)/2，其中，vk-1是’k-1’哑存储元的位线电压，vk是’k’哑存储元的位线电压。如果vref,k-1<vb<vref,k，则数据存储元的状态是’k’。

附图说明

图1a-图1d是具有四种状态的rram存储元之截面图。

图2是一种三维阻变式存储器（3d-rram）的透视图。

图3表示一种rram存储元的电路符号。

图4a是四种rram存储元的i-v图；图4b表示阻变器电阻（raf）与编程电流（ip）的关系。

图5a-图5c是三种rram存储元的截面图。

图6a表示一种采用全读模式并使用差分读出放大器的rram存储阵列；图6b-图6c是其电信号时序图。

图7a表示另一种采用全读模式并使用差分读出放大器的rram存储阵列；图7b是其电信号时序图。

图8是一种含有哑字线的rram存储阵列。

在上述电路图中，实心圆表示已编程存储元，空心圆表示未编程存储元。

具体实施方式

图3表示一种rram存储元1的电路符号。存储元1含有一阻变器12和一二极管14。阻变器12含有反熔丝膜22，其电阻在编程时从高阻状态转变为低阻或从低阻状态变为高阻。二极管14含有准导通膜24，它泛指任何具有如下特征的二端器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。

图4a-图4b披露各种rram存储元1aa-1ad的电学特性。图4a是四种不同状态’0’-’3’下存储元1aa-1ad的i-v特性图。其中，i-v曲线130对应于状态为’0’的存储元1aa，i-v曲线131对应于状态为’1’的存储元1ab，i-v曲线132对应于状态为’2’的存储元1ac，i-v曲线133对应于状态为’3’的存储元1ad。二极管12具有一导通电压（turn-onvoltage）von。当外加电压超过von后，二极管12的电阻大为下降，这时存储元1的电阻主要由已编程阻变器14的电阻决定。

图4b表示阻变器电阻（rrram）与编程电流（ip）的关系。通过改变ip，已编程阻变器具有不同电阻rrram。rrram与ip具有反比关系。对于状态’1’，其编程电流ip1较小，因此其电阻r1较大；对于状态’3’，其编程电流ip3较大，因此其电阻r3较小；状态’2’则介于状态’1’和状态’3’之间。总体说来，ip1<ip2<ip3，r1>r2>r3。

图5a-图5c是三种rram存储元1aa的截面图。在图5a的实施例中，底电极（字线）20a含有金属或高掺杂的半导体材料。顶电极（位线）30a含有金属或高掺杂的半导体材料。阻变器22所选用的材料多为金属氧化物，也可以采用硫化物、或有机介质材料。准导通膜24用于形成二极管14。对于半导体二极管14来说，底电极20a含有p 半导体材料、准导通膜24含有n-半导体材料、顶电极30a含有n 半导体材料。另一种可能情况是，底电极20a含有金属材料、准导通膜24含有p /n-/n 二极管、顶电极30a另含金属材料。对于肖特基二极管14来说，底电极20a含有金属材料、准导通膜24含有n-半导体材料、顶电极30a含有n 半导体材料。对于陶瓷二极管14来说，底电极20a含有金属材料、准导通膜24含有陶瓷材料（如金属氧化物）、顶电极30a另含金属材料。

图5b的实施例与图5a类似，除了在阻变器22和准导通膜24之间还含有一层导体材料26。该导体材料26最好是一层金属材料，以避免在编程时编程电流损伤准导通膜24。图5c的实施例比图5a和图5b简单。它没有一个独立的准导通膜24。在电流通过阻变器22后，顶电极30a和底电极20a自然形成一二极管。作为一个例子，底电极20a是高掺杂的p 半导体材料，顶电极30a是高掺杂的n 半导体材料。对于熟悉本领域的专业人士来说，rram存储元1aa还可以采用很多其它形式。

为了在外界干扰较大时保证3d-rram的正常工作，本发明提出使用差分读出放大器来测量存储元的状态。图6a-图6c表示第一种采用差分读出放大器的rram存储阵列0a。该实施例含有n-1（=3）个差分读出放大器58a-58c。差分读出放大器58a-58c均有两个输入，第一输入是数据存储元（存储数据的存储元）的位线电压vb，第二输入是由哑存储元（提供参考电压的存储元）提供的参考电压vref,1-vref,3（图6a）。比方说，差分读出放大器58a的参考电压是vref,1~(v’0’ v’1’)/2，它介于状态’0’位线电压（即在读出状态’0’存储元时的位线电压）和状态’1’位线电压（即在读出状态’1’存储元时的位线电压）之间，最好是其平均值。

为了产生这些参考电压vref,1-vref,3，rram存储阵列0a除了含有数据位线30a-30z（它们组成数据位线组30dt），还含有2n-2（=6）条哑位线31a-31f（它们组成哑位线组30dy）。每条字线（如20a）含有2n-2（=6）个哑存储元1a0-1z5。这些哑存储元1a0-1z3具有n种状态。其中，字线20a上哑存储元1a0-1a5的状态分别为’0’,‘1’,‘1’,‘2’,‘2’,‘3’（图6a）。对于vref,1来说，由于哑位线31a（与状态’0’存储元电耦合）和哑位线31b（与状态’1’存储元电耦合）短接，读出放大器58a的第二输入53a具有如下参考电压vref,1~(v’0’ v’1’)/2。对于vref,2来说，由于哑位线31c（与状态’1’存储元电耦合）和哑位线31d（与状态’2’存储元电耦合）短接，读出放大器58b的第二输入53b具有如下参考电压vref,2~(v’1’ v’2’)/2。对于vref,3来说，由于哑位线31e（与状态’2’存储元电耦合）和哑位线31f（与状态’3’存储元电耦合）短接，读出放大器58c的第二输入53c具有如下参考电压vref,3~(v’2’ v’3’)/2（图6b）。为了测量数据存储元的状态，需要在n-1（=3）个差分读出放大器58a-58c处做n-1（=3）个测量。在第k（k=1，2，…n-1）个测量过程中，如果vref,k-1<vb<vref,k，则数据存储元的状态是’k’。在此以数据存储元1ab（状态’2’）为例。对于与数据存储元1ab电耦合的数据位线30b，其电压51为状态’2’位线电压。在读出放大器58a-58c与vref,1-vref,3比较后，读出放大器58a和58b的输出55a和55b为高，读出放大器58c的输出55c为低。相应地，存储元1ab的状态能被推算出（图6c）。

图7a-图7b表示第二种使用差分读出放大器的rram存储阵列0a。差分读出放大器58d的第一输入是数据存储元的位线电压vb，第二输入为参考电压vref。存储阵列0a只需n（=4）条哑位线，每条字线（如20a）含有n（=4）个哑存储元1a0-1z3。这些哑存储元1a0-1z3具有n种状态（图7a）。为了测量数据存储元的状态，需要做n-1次测量。在第k（k=1，2，…n-1）次测量过程中，参考电压vref,k=(vk-1 vk)/2，其中，vk-1是状态’k-1’哑存储元的位线电压，vk是状态’k’哑存储元的位线电压。如果vref,k-1<vb<vref,k，则待测数据存储元的状态是k（图7b）。

在此以数据存储元1ab（状态’2’）为例。在第一次测量t1时，控制信号56a为高，其它控制信号56b和56c为低，这时传输晶体管56a1和56a2导通，差分读出放大器58d的第二输入53上的信号是vref,1~(v’0’ v’1’)/2。由于位线30b（状态’2’）上的电压大于第二输入53的电压vref,1，差分放大器58d输出55为高。在第二次测量t2时，控制信号56b为高，其它控制信号56a和56c为低，这时传输晶体管56b1和56b2导通，第二输入53上的信号是vref,2~(v’1’ v’2’)/2，差分放大器58d输出55还为高。在第三次测量t3时，控制信号56c为高，其它控制信号56a和56b为低，这时传输晶体管56c1和56c2导通，第二输入53上的信号是vref,3~(v’2’’ v’3’)/2，差分放大器58d输出55为低。通过分析三次测量t1,t2,t3时的输出55，可以读出存储元1ab的信息（图7b）。

在上述实施例（图6a-图7b）中，行解码器52、列解码器54和差分读出放大器58a-58c均位于衬底0上，它们是衬底电路0k的一部分。而存储阵列0a堆叠在衬底电路0k之上，并覆盖至少部分衬底电路0k。与传统的平面型rram相比，3d-rram芯片具有较小面积，成本较低。

所有的哑存储元都需要在出厂测试时进行预编程，预编程需要对哑存储元的电阻做精确控制。对于图6a（或图7a）的实施例来说，每条字线上都有2n-2个（或n个）哑存储元，存储阵列0a（含有m条数据字线和n条数据位线）中的哑存储元数目为(2n-2)*m（或n*m）。这些哑存储元都需要进行精确预编程，过多的精确预编程会导致测试时间过长。为了降低精确预编程的时间，需要减少哑存储元的编程量。因此，本发明还提出一种含有哑字线的rram存储阵列。如图8所示，rram存储阵列0a含有多条数据字线20a、20b…20y,20z，以及一条哑字线20d。预编程仅对哑字线和哑位线交叉处的哑存储元1d1-1d5进行，其它哑存储元（如1a0-1a5,1b0-1b5,1y0-1y5,1z0-1z5）均不需要预编程（它们均处于未编程状态）。在读过程中，除了将被选中字线（如20a）上的电压升高到vr，同时还将哑字线20d上的电压升高到vr。由于哑字线20d与所有数据位线30a-30z交叉处的哑存储元1da-1dz均未编程，哑字线20d上的电压升高不会影响数据位线30a-30z上的信号。此外，由于被选中字线（如20a）与所有哑位线31a-31f交叉处的哑存储元1a0-1a5也均未编程，被选中字线上的电压升高也不会影响哑位线31a-31f上的信号。因此，其读过程与图6a-图7b类似。

本说明书中的例子虽然是横向3d-rram（即存储层的方向平行于衬底0），对于熟悉本领域的专业人士来说，这些实施例均可以应用到纵向3d-rram（即存储串的方向垂直于衬底0）中。在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。比如说，除了具有n=4种状态（即每个存储元存储2位信息），本发明还可以推广到n=8种或更多种状态（即每个存储元存储3位或更多位信息）。本发明中的哑字线和哑位线设计理念还可以推广到其它半导体存储器中。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。