efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路的制作方法

本发明涉及集成电路设计领域，特别是涉及一种efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路。

背景技术：

efuse属于一次性可编程存储器(otp)，基于电子迁移(em)原理，通过熔断熔丝的方式实现编程功能。efuse内部读模块把熔丝电阻值转换为对应的逻辑值，其工作原理是通过比较电路将熔断发生前后的熔丝电阻和参考电阻进行对比而产生不同电平。为确保比较结果的可靠性，常规efuse设计都希望在编程操作时熔丝能发生熔断现象，以得到较大的电阻值。因此，常规efuse单元都包含一个较大w/l尺寸的控制管，以便能通过较大的熔断电流，这直接导致efuse面积较大和整体功耗较大。

常规efuse单元基于电迁移原理，通过对熔断熔丝的方式，实现编程操作。由于编程所需的熔断电流较大，常规efuse需要采用较高的编程电压；而在读取操作时，系统采用较低的电压以减少功耗。因此，常规efuse采用双电源(vdd、vddq)结构，如图1所示，图1显示为常规efuse结构的电路示意图，系统在编程操作时，编程电流从vddq、经过p1、link和n1管到地，实现对efuse的编程。系统在读操作时，读电流从vdd、sa、经过link和n1管到地，和efuse熔丝(link)阻值相关的电流值在sa(sensoramplifier，敏感放大器)转换为逻辑输出do。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路，用于解决现有技术中efuse面积大并且整体功耗较大的问题。

为实现上述目的及其他相关目的，本发明提供一种efuse单元结构，至少包括：

由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口。

本发明还提供一种efuse单元的双列结构，至少包括：

n个efuse单元结构；所述efuse单元结构包括：由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口；

敏感放大器模块sa；所述敏感放大器模块sa包括：第一差分输入端bl、第二差分输入端ref以及逻辑输出端；

所述n个efuse单元结构依次排列为第一至第nefuse单元结构；所述第一至第nefuse单元结构的所述位线端口相互连接，并接至所述敏感放大器模块sa的第一差分输入端bl；所述第一至第nefuse单元结构的所述saref端口相互连接，并接至所述敏感放大器模块sa的第二差分输入端ref。

本发明还提供一种efuse单元结构的应用电路，至少包括：

efuse单元结构；所述efuse单元结构包括：由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口；

敏感放大器模块sa；所述敏感放大器模块sa包括：第一差分输入端bl、第二差分输入端ref、逻辑输出端以及电源端vdd；

pmos编程控制管；

所述efuse单元结构的位线端口连接所述敏感放大器模块sa的第一差分输入端bl以及所述pmos编程控制管的漏极；所述efuse单元结构的saref端口连接所述敏感放大器模块sa的第二差分输入端ref。

优选地，所述pmos编程控制管的源极连接电压vdd1。

优选地，所述pmos编程控制管的栅极连接控制信号prog。

如上所述，本发明的efuse单元结构，具有以下有益效果：本发明efuse单元结构由于对熔丝采用非熔断性编程操作，降低了对所需编程电流要求，因此可以在较低的编程电压下工作，使得系统功耗大幅下降。同时由于efuse单元结构采用熔丝对方式，能可靠地比较编程熔丝和参考熔丝之间的微小差别，并且，采用非熔断机制所需编程电流更小，因此，使得efuse单元熔丝和控制管能够做得更小，从而缩小了efuse整体的面积。

附图说明

图1显示为常规efuse结构的电路示意图；

图2显示为本发明的efuse单元结构电路示意图；

图3显示为本发明的efuse单元的双列结构的电路示意图；

图4显示为本发明的efuse单元结构的应用电路结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种efuse单元结构，至少包括：

由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口。

如图2所示，图2显示为本发明的efuse单元结构电路示意图；本实施例的所述efuse单元结构由编程熔丝(link1)和参考熔丝(link2)组成的熔丝对；第一nmos管n1、第二nmos管n2；其中所述参考熔丝link2的一端为所述efuse单元结构的saref端口(参考电阻输出端)；所述参考熔丝link2的另一端连接所述第二nmos管n2的漏极；所述编程熔丝link1的一端为所述efuse单元结构的位线端口bl；所述编程熔丝link1的另一端连接所述第一nmos管n1的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口wl；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口gnd。

本发明的所述efuse单元结构采用新的编程机理，即对熔丝进行非熔断模式的编程操作。这种机理需对熔丝发生电迁移的过程进行控制，使得熔丝的电阻值发生变化而不是导致熔丝熔断。由于电迁移在不同电流和时间阶段下发生时，会使得熔丝的电阻值在一个较大范围里变化，本发明的所述efuse单元结构以一个未发生电迁移的熔丝作为对比参照物，通过敏感放大器模块sa里的差分结构直接比较被编程熔丝和参考熔丝之间的电阻值差异，转换得到正确的逻辑输出值。

本发明还提供一种efuse单元的双列结构，至少包括：

n个efuse单元结构；所述efuse单元结构包括：由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口；

敏感放大器模块sa；所述敏感放大器模块sa包括：第一差分输入端bl、第二差分输入端ref以及逻辑输出端；

所述n个efuse单元结构依次排列为第一至第nefuse单元结构；所述第一至第nefuse单元结构的所述位线端口相互连接，并接至所述敏感放大器模块sa的第一差分输入端bl；所述第一至第nefuse单元结构的所述saref端口相互连接，并接至所述敏感放大器模块sa的第二差分输入端ref。

如图3所示，图3显示为本发明的efuse单元的双列结构的电路示意图，所述efuse单元的双列结构在本实施例中包括：n个efuse单元结构；其中每个所述efuse单元结构包括：由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口；

敏感放大器模块sa；所述敏感放大器模块sa包括：第一差分输入端bl、第二差分输入端ref以及逻辑输出端do；

所述n个efuse单元结构依次排列为第一至第nefuse单元结构；所述第一至第nefuse单元结构的所述位线端口bl相互连接，并接至所述敏感放大器模块sa的第一差分输入端bl；所述第一至第nefuse单元结构的所述saref端口相互连接，并接至所述敏感放大器模块sa的第二差分输入端ref。

所述第一至第nefuse单元结构分别对应的字线端口为第一字线端口wl1至第n字线端口wln；

本发明采用非熔断机理进行编程操作，虽然发生电迁移的熔丝电阻变化较小，但通过在efuse单元里设置编程熔丝和参考熔丝的熔丝对，利用两者电阻值的偏差，通过sa把熔丝电阻值的细微变化转换呈逻辑变化。如图3所示，由同一列上单元中的熔丝对形成的参考阵列和存储阵列，由于构造相同且共处相同区域，都具有相同物理特性和变化状态，因此可以相互抵消工艺偏差带来的影响。

本发明还提供一种efuse单元结构的应用电路，如图4所示，图4显示为本发明的efuse单元结构的应用电路结构示意图，至少包括：

efuse单元结构；所述efuse单元结构包括：由编程熔丝和参考熔丝组成的熔丝对；第一、第二nmos管；其中所述参考熔丝的一端为所述efuse单元结构的saref端口；所述参考熔丝的另一端连接所述第二nmos管的漏极；所述编程熔丝的一端为所述efuse单元结构的位线端口；所述编程熔丝的另一端连接所述第一nmos管的漏极；所述第一、第二nmos管的栅极相互连接形成所述efuse单元结构的字线端口；所述第一、第二nmos管的源极相互连接形成所述efuse单元结构的接地端口；

所述efuse单元结构的应用电路还包括：敏感放大器模块sa；所述敏感放大器模块sa包括：第一差分输入端bl、第二差分输入端ref、逻辑输出端以及电源端vdd；

所述efuse单元结构的应用电路还包括：pmos编程控制管p1；

所述efuse单元结构的位线端口bl连接所述敏感放大器模块sa的第一差分输入端bl以及所述pmos编程控制管p1的漏极；所述efuse单元结构的saref端口连接所述敏感放大器模块sa的第二差分输入端ref。

本发明进一步地，本实施例的所述pmos编程控制管的源极连接电压vdd1。本发明再进一步地，本实施例的所述pmos编程控制管的栅极连接控制信号prog。图4所示的本发明的efuse结构将efuse单元里的熔丝对中参考熔丝的saref则接入sa，确保在读操作时，为bl上的编程熔丝电阻提供精确比较参考。

本发明efuse由于对熔丝采用非熔断性编程操作，降低了对所需编程电流要求，因此可以在较低的编程电压下工作，使得系统功耗大幅下降。同时由于efuse单元采用熔丝对方式，能可靠地比较编程熔丝和参考熔丝之间的微小差别，并且，采用非熔断机制所需编程电流更小，因此，使得efuse单元熔丝和控制管能够做得更小，从而缩小了efuse整体的面积。

本发明efuse单元的基本应用结构如图4所示。可以看出和图1中的常规efuse一样，efuse单元wl端口上的wl信号控制单元n1和n2管的gate端。efuse单元的bl端分别接到sa模块和pmos编程控制管p1的drain端。在编程操作时，prog信号控制编程电流从vdd1、p1管、编程熔丝和n1到地。而sa模块的参考电流则通过参考熔丝和n2管到地，它在读操作时，为bl上的编程熔丝电阻提供精确比较参考，并从sa模块的do输出比较结果。对比一下，常规efuse不是依靠外接的参考熔丝来做对比电阻，而都是利用sa模块内部的参考电阻。

综上所述，本发明的efuse单元结构、efuse单元的双列结构及efuse单元结构的应用电路由于对熔丝采用非熔断性编程操作，降低了对所需编程电流要求，因此可以在较低的编程电压下工作，使得系统功耗大幅下降。同时由于efuse单元结构采用熔丝对方式，能可靠地比较编程熔丝和参考熔丝之间的微小差别，并且，采用非熔断机制所需编程电流更小，因此，使得efuse单元熔丝和控制管能够做得更小，从而缩小了efuse整体的面积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。