一种基于背栅结构的SRAM存储单元、SRAM存储器以及上电方法与流程

本发明涉及半导体技术领域，特别是涉及一种基于背栅结构的sram存储单元、sram存储器以及上电方法。

背景技术：

sram(random-accessmemory，静态随机存取存储器)是一种具有静止存取功能的内存，不需要刷新电路就能保存它内部存储的数据。当sram用于芯片中时，在芯片系统检测到未授权的非法访问时，芯片系统可以切断sram的电源以避免攻击者窃取数据。但是，sram存在信息残留问题，可以通过老化压印提取的方法部分恢复掉电前存储的信息。其中，老化压印提取是指当某一存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的bti(biastemperatureinstability，偏压温度不稳定性)老化效应，产生永久性阈值电压失配，导致sram存储单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值。

技术实现要素：

基于此，本发明的目的在于提供一种基于背栅结构的sram存储单元、sram存储器以及上电方法，以解决当sram存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的bti老化效应，产生永久性阈值电压失配，导致sram存储单元上电后有一定概率读出与原存储数值相反的上电初值的技术问题。

第一方面，本发明提供了基于背栅结构的sram存储单元，包括交叉耦合的第一反相器和第二反相器。第一反相器和第二反相器中的晶体管均为背栅晶体管；

第一反相器中的晶体管的背栅具有第一连接方式，第二反相器中的晶体管的背栅具有第二连接方式，在基于背栅结构的sram存储单元上电时，第一反相器中的晶体管和第二反相器中的晶体管的阈值电压不同。

与现有技术相比，本发明提供的基于背栅结构的sram存储单元包括的第一反相器和第二反相器均为背栅晶体管，且第一反相器中的晶体管的背栅具有第一连接方式，第二反相器中的晶体管的背栅具有第二连接方式，在基于背栅结构的sram存储单元上电时，第一反相器中的晶体管的阈值电压与第二反相器中的晶体管的阈值电压不同。在实际的应用中，由于sram存储单元上电时，第一反相器中的晶体管和第二反相器中的晶体管的阈值电压不同，从而使第一反相器中的晶体管的与第二反相器中的晶体管的开启时间不同。基于此，sram存储单元中的两个存储节点中的一个存储节点的上电电位倾向于“0”，另一存储节点的上电电位倾向于“1”。此时，sram存储单元中的两个存储节点具有固定的上电电位，从而解决了当sram存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的bti老化效应，产生永久性阈值电压失配，导致sram存储单元上电后有一定概率读出与原存储数值相反的上电初值的技术问题。

第二方面，本发明还公开了一种sram存储器，包括上述基于背栅结构的sram存储单元。

第三方面，本发明还公开了一种上电方法，包括：

采用第一连接方式连接第一反相器中的晶体管的背栅，采用第二连接方式连接第二反相器中的晶体管的背栅；

控制基于背栅结构的sram存储单元上电，第一反相器中的晶体管的阈值电压大于或小于第二反相器中的晶体管的阈值电压。

本发明第二方面和第三方面的有益效果与第一方面相同，此处不在赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本发明实施例提供的sram存储单元中主电路的结构示意图；

图2示出了本发明实施例提供的一种基于背栅结构的sram存储单元的电路结构示意图；

图3示出了本发明实施例提供的另一种基于背栅结构的sram存储单元的电路结构示意图；

图4示出了本发明实施例提供的另一种基于背栅结构的sram存储单元的电路结构示意图；

图5示出了本发明实施例提供的另一种基于背栅结构的sram存储单元的电路结构示意图；

图6示出了本发明实施例提供的一种基于背栅结构的sram存储单元的读写时序图；

图7示出了本发明实施例提供的一种基于背栅结构的sram单元结构的静态噪声容限失配图；

图8示出了本发明实施例提供的另一种基于背栅结构的sram单元结构的静态噪声容限失配图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

在附图中示出本发明实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以是通过中间媒介间接相连。

sram(random-accessmemory，静态随机存取存储器)是一种具有静止存取功能的内存，不需要刷新电路就能保存它内部存储的数据。当sram用于芯片中时，在芯片系统检测到未授权的非法访问时，芯片系统可以切断sram的电源以避免攻击者窃取数据。但是，sram存在信息残留问题，可以通过老化压印提取的方法部分恢复掉电前存储的信息。其中，老化压印提取是指当某一存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的bti老化效应，产生永久性阈值电压失配，导致sram存储单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值。

在相关技术中，参照图1，sram存储单元包括交叉耦合的第一反相器11和第二反相器12；第一反相器11和第二反相器12交叉耦合后，形成有第一存储节点q和第二存储节点qb。其中，第一存储节点q和第二存储节点qb用来存储一位二进制信息0或1。

示例性的，本发明实施例提供的sram存储单元可以为六管sram存储元。六管sram存储元为由两个mos反相器交叉耦合而成的触发器，一个存储元存储一位二进制数。六管sram存储元具有两个稳定的状态，并且六管sram存储元的第一存储节点和第二存储节点的存储信息总是互为相反的。例如，第一存储节点的存储信息表示0，则第二存储节点的存储信息表示为1。又例如，第一存储节点的存储信息表示1，则第二存储节点的存储信息表示为0。

具体的，参照图1，第一反相器11和第二反相器12的电路结构沿存储元的中心轴线成轴对称结构。

其中，第一反相器11包括第一p型晶体管p1和第一n型晶体管n1；第一p型晶体管p1的源极与电源端vdd电连接，第一p型晶体管p1的漏极与第一n型晶体管n1的漏极电连接于第一存储节点q，第一n型晶体管n1的源极接地(与接地端gnd电连接)，第一p型晶体管p1的栅极和第一n型晶体管n1的栅极电连接于第二存储节点qb。

第二反相器包括12第二p型晶体管p2和第二n型晶体管n2；第二p型晶体管p2的源极与电源端vdd电连接，第二p型晶体管p2的漏极与第二n型晶体管n2的漏极电连接于第二存储节点qb，第二n型晶体管n2的源极接地(与接地端gnd电连接)，第二p型晶体管p2的栅极和第二n型晶体管n2的栅极电连接于第一储节点q。

参照图1，存储元还包括第三n型晶体管n3和第四n型晶体管n4；第三n型晶体管n3的源极与第一存储节点电连接，漏极与位线blb相连接，栅极与字线电连接。第四n型晶体管n4的源极与第二存储节点电连接，漏极与位线bl相连接，栅极与字线电连接。

上述存储元中应用的p型晶体管和n型晶体管均为金属氧化物半导体场效应晶体管。由于金属氧化物半导体场效应晶体管具有很高的输入阻抗，在电路中便于直接耦合，容易制成规模大的集成电路，故在本发明实施例中的第一反相器和第二反相器中应用金属氧化物半导体场效应晶体管，容易在后续形成集成电路。

基于此，在相关技术中，假设第一反相器中的存储节点存储的数据为高电平，第二反相器中的存储节点存储的数据为低电平。此时，第一反相器中的第一p型晶体管p1和第一n型晶体管n1分别处于负偏压与正偏压状态，若长时间的处于该状态，则第一p型晶体管p1和第一n型晶体管n1就容易发生bti效应。此后，sram存储单元若进行重启操作，由于第一反相器中的第一p型晶体管p1和第一n型晶体管n1相较于第二反相器中的第二p型晶体管p2和第二n型晶体管n2更难开启，则电源电压率先对第二反相器中的存储节点进行充电，第一反相器中的存储节点则通过第二晶体管放电，形成稳态时，第一反相器中的存储节点与第二反相器中的存储节点所存储的数据大概率为“0”和“1”。因此，sram存储单元因为bti老化效应的存在具有了非易失性，上电的数据与先前存储的数据具有一定的关联，安全性大大降低。

基于此，本发明实施例公开了一种基于背栅结构的sram存储单元，包括交叉耦合的第一反相器和第二反相器。第一反相器和第二反相器中的晶体管均为背栅晶体管。第一反相器中的晶体管的背栅具有第一连接方式，第二反相器中的晶体管的背栅具有第二连接方式，在基于背栅结构的sram存储单元上电时，第一反相器中的晶体管和第二反相器中的晶体管的阈值电压不同。

可以理解，第一反相器和所述第二反相器交叉耦合后，形成有第一存储节点和第二存储节点。在实际的应用中，由于sram存储单元上电时，第一反相器中的晶体管和第二反相器中的晶体管的阈值电压不同，从而使第一反相器中的晶体管的与第二反相器中的晶体管的开启时间不同。基于此，sram存储单元中的两个存储节点中的一个存储节点的上电电位倾向于“0”，另一存储节点的上电电位倾向于“1”。此时，sram存储单元中的两个存储节点具有固定的上电电位，从而解决了当sram存储单元长期存储固定数据时，对称的两个晶体管将发生不同程度的bti老化效应，产生永久性阈值电压失配，导致sram存储单元上电后有一定概率读出与原存储数值相反的上电初值的技术问题。

在一些实施例中，第一反相器中的晶体管的背栅与第一电位端电连接，第二反相器中的晶体管的背栅与第二电位端电连接；其中，第一电位端的电位和第二电位端的电位不同。可以理解，第一电位端的电位和第二电位端的电位不同包括：第一电位端的电位大于第二电位端的电位，或第一电位端的电位小于第二电位端的电位。

当第一电位端的电位大于第二电位端的电位时，第一电位端可以为电源端，第二电位端可以为接地端。

图2示出了上述这种情况的基于背栅结构的sram存储单元的电路结构图。参照图2，第一反相器中的p型背栅mos管p1及n型背栅mos管n1的背栅均与电源端vdd电连接。第二反相器中的p型背栅mos管p2及n型背栅mos管n2的背栅均与接地端gnd电连接。

可以理解，对于带有背栅的n型mos管与p型mos管，当对其背栅施加正电压时，n型mos管的阈值电压变小，p型mos管的阈值电压变大。

参照图2，当p1晶体管和n1晶体管的背栅连接到电源时，p1晶体管的阈值电压大于p2晶体管，n1晶体管的阈值电压小于n2晶体管，这样在基于背栅结构的sram存储单元上电时，p1晶体管更难开启，电源首先通过p2晶体管对存储节点qb充电，使其率先达到高电平并建立平衡，这样上电后存储节点q更倾向与“0”，存储节点qb更倾向与“1”。

当第一电位端的电位大于第二电位端的电位，且基于背栅结构的sram存储单元上电，字线为高电位时，第一电位端可以为字线端，第二电位端可以为接地端。图3示出了上述这种情况的基于背栅结构的sram存储单元的电路结构图。

参照图3，第一反相器中的p型背栅mos管p1及n型背栅mos管n1的背栅均与字线wl电连接。第二反相器中的p型背栅mos管p2及n型背栅mos管n2的背栅均与接地端gnd电连接。当p1晶体管和n1晶体管的背栅连接到字线wl时，p1晶体管的阈值电压大于p2晶体管，n1晶体管的阈值电压小于n2晶体管，这样在基于背栅结构的sram存储单元上电时，p1晶体管更难开启，电源首先通过p2晶体管对存储节点qb充电，使其率先达到高电平并建立平衡，这样上电后存储节点q更倾向与“0”，存储节点qb更倾向与“1”。相对于将p1晶体管和n1晶体管的背栅连接到电源，将p1晶体管和n1晶体管的背栅连接到字线wl，可以保证p1晶体管和n1晶体管的背栅偏置只在字线wl激活时有效，在存储阶段维持sram存储单元的稳定性。

当第一电位端的电位小于第二电位端的电位时，第一电位端可以为接地端，第二电位端可以为电源端。

图4示出了上述这种情况的基于背栅结构的sram存储单元的电路结构图。参照图4，第一反相器中的p型背栅mos管p1及n型背栅mos管n1的背栅均与接地端gnd电连接。第二反相器中的p型背栅mos管p2及n型背栅mos管n2的背栅均与电源端vdd电连接。

可以理解，对于带有背栅的n型mos管与p型mos管，当对其背栅施加正电压时，n型mos管的阈值电压变小，p型mos管的阈值电压变大。

参照图4，当p1晶体管和n1晶体管的背栅连接到接地端时，p1晶体管的阈值电压小于p2晶体管，n1晶体管的阈值电压大于n2晶体管，这样在基于背栅结构的sram存储单元上电时，p1晶体管更容易开启，电源首先通过p1晶体管对存储节点q充电，使其率先达到高电平并建立平衡，这样上电后存储节点q更倾向与“1”，存储节点qb更倾向与“0”。

当第一电位端的电位小于第二电位端的电位，且基于背栅结构的sram存储单元上电，字线为高电位时，第一电位端可以为接地端，第二电位端可以为字线端。图5示出了上述这种情况的基于背栅结构的sram存储单元的电路结构图。

参照图5，第一反相器中的p型背栅mos管p1及n型背栅mos管n1的背栅均与接地端gnd电连接。第二反相器中的p型背栅mos管p2及n型背栅mos管n2的背栅均与字线wl电连接。当p2晶体管和n2晶体管的背栅连接到字线wl时，p1晶体管的阈值电压小于p2晶体管，n1晶体管的阈值电压大于n2晶体管，这样在基于背栅结构的sram存储单元上电时，p1晶体管更容易开启，电源首先通过p1晶体管对存储节点q充电，使其率先达到高电平并建立平衡，这样上电后存储节点q更倾向与“1”，存储节点qb更倾向与“0”。相对于将p2晶体管和n2晶体管的背栅连接到电源，将p2晶体管和n2晶体管的背栅连接到字线wl，可以保证p2晶体管和n2晶体管的背栅偏置只在字线wl激活时有效，在存储阶段维持sram存储单元的稳定性。

图6示出了本发明实施例提供的sram存储单元的读写时序波形图，本发明的sram存储单元电路的写1、读1、写0、读0功能均正常。基本时序同传统sram存储单元相同，当wl为高电平，bl为高电平，blb为低电平时进行写1操作，q点电平发生升高，写1成功。当wl为高电平，bl和blb均为高电平时进行读操作，blb线通过qb点进行放电，电位下降，读1成功；当wl为高电平，blb为高电平，bl为低电平时进行写0操作，qb点电平发生升高，写0成功；当wl为高电平，bl和blb均为高电平时进行读操作，bl线通过q点进行放电，电位下降，读0成功。

在满足上述任一情况下，基于背栅结构的sram存储单元在上电时，第一存储节点偏向‘0’或‘1’，表现为其静态噪声容限发生失配。

图7示出了一种sram单元静态噪声容限失配图，参照图7，曲线1至曲线4为构成sram的两个反相器中其中一个的输入输出特性曲线，其中，曲线3的横坐标和纵坐标分别为现有技术中的sram存储单元时，其中一个反相器的输出电压和输入电压。曲线4的横坐标和纵坐标分别为现有技术中的sram存储单元时，其中一个反相器的输入电压和输出电压。曲线1的横坐标和纵坐标分别为本发明实施例中基于背栅结构的sram存储单元时，其中一个反相器的输出电压和输入电压。曲线2的横坐标和纵坐标分别为本发明实施例中基于背栅结构的sram存储单元时，其中一个反相器的输入电压和输出电压。

参照图7，曲线3和曲线4围合成的左右两个图形的范围相同，也就是说，在现有技术中，在上电时，sram存储单元中的反相器的上电初值为0或者1的概率相等。

参照图7，曲线1和曲线2围合成的左右两个图形的范围不同。具体为：左边的图形的面积小于右边图形的面积。其中，左边图形的面积用于表征在上电时，sram存储单元中的反相器的上电初值为0的概率，左边图形的面积用于表征在上电时，sram存储单元中的反相器的上电初值为1的概率。也就是说，基于背栅结构的sram存储单元中，在上电时，基于背栅结构的sram存储单元中的反相器的上电初值为1的概率大于上电初值为的概率。基于此，运用本发明实施例提供的基于背栅结构的sram存储单元上电初值‘1’的概率明显大于上电初值‘0’的概率，这样上电时就会大概率固定为‘1’，能够缓解老化压印带来的数据安全性威胁。其中，图7的曲线1和2对应于图4和图5中的基于背栅结构的sram存储单元的输入输出特性曲线。

图8示出了另一种sram单元静态噪声容限失配图，参照图8，曲线5至曲线8为构成sram的两个反相器中其中一个的输入输出特性曲线，其中，曲线5的横坐标和纵坐标分别为现有技术中的sram存储单元时，其中一个反相器的输出电压和输入电压。曲线6的横坐标和纵坐标分别为现有技术中的sram存储单元时，另一个反相器的输入电压和输出电压。曲线7的横坐标和纵坐标分别为本发明实施例中基于背栅结构的sram存储单元时，其中一个反相器的输出电压和输入电压。曲线8的横坐标和纵坐标分别为本发明实施例中基于背栅结构的sram存储单元时，另一个反相器的输入电压和输出电压。

参照图8，曲线5和曲线6围合成的左右两个图形的范围相同，也就是说，在现有技术的sram存储单元中，在上电时，sram存储单元中的反相器的上电初值为0或者1的概率相等。

参照图8，曲线7和曲线8围合成的左右两个图形的范围不同。具体为：左边的图形的面积大于右边图形的面积。其中，左边图形的面积用于表征在上电时，基于背栅结构的sram存储单元中的反相器的上电初值为0的概率，右边图形的面积用于表征在上电时，基于背栅结构的sram存储单元中的反相器的上电初值为1的概率。也就是说，在基于背栅结构的sram存储单元中，在上电时，基于背栅结构的sram存储单元中的反相器的上电初值为1的概率小于上电初值为0的概率。基于此，运用本发明实施例提供的基于背栅结构的sram存储单元上电初值‘0’的概率明显大于上电初值‘1’的概率，这样上电时就会大概率固定为‘0’，能够缓解老化压印带来的数据安全性威胁。其中，图8的曲线7和8对应于图2和图3中的基于背栅结构的sram存储单元的输入输出特性曲线。

指的注意的是，本发明实施例中提到的基于背栅结构的sram存储单元上电初值指的是基于背栅结构的sram存储单元中q的上电初值。

本发明实施例还公开了一种sram存储器，该sram存储器包括上述基于背栅结构的sram存储单元。

sram存储器具有与本发明实施例提供的基于背栅结构的sram存储单元备相同的技术效果，在此不做赘述。

本发明还公开了一种上电方法，上电方法包括：

采用第一连接方式连接第一反相器中的晶体管的背栅，采用第二连接方式连接第二反相器中的晶体管的背栅；

控制基于背栅结构的sram存储单元上电，第一反相器中的晶体管的阈值电压大于或小于第二反相器中的晶体管的阈值电压。

本发明实施例提供的上电方法具有与本发明实施例提供的sram存储单元备相同的技术效果，在此不做赘述。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。