包括测试控制电路的存储器件的制作方法

相关申请的交叉引用

本申请要求2019年12月10日提交的申请号为10-2019-0163684的韩国专利申请的优先权，其通过引用整体合并于此。

本公开的实施例涉及一种具有测试控制电路的存储器件，更具体而言，涉及一种能够使用其中的测试控制电路来执行自测试操作的存储器件以及包括该存储器件的存储系统。

背景技术：

随着对高集成度和高性能半导体存储器件的需求，用于封装多个半导体存储芯片的技术不断发展。因此，制造出具有3d而非2d结构的半导体存储器件。2d结构是其中多个半导体存储芯片通过导线或凸块来水平地布置在pcb(printedcircuitboard印刷电路板)上的结构，而3d结构是其中多个半导体存储芯片垂直地层叠的结构。近来，越来越多的sip(system-in-package，系统级封装)型半导体系统得以使用，其结构是将半导体存储器件和诸如cpu或gpu的存储器控制器制成为一个封装体。

半导体存储器件的集成密度的提高使得在半导体存储器件中发生缺陷的可能性增加。为了防止由于半导体存储器件中发生缺陷而导致成品率降低，进行测试以验证半导体存储器件的存储单元是否正常工作。半导体存储器件的测试可以由外部测试设备或ate(自动测试设备)执行。然而，当半导体存储器件处于封装级别或由用户现场使用时，这样的测试可能难以执行。

因此，可以在半导体存储器件中内置自测试电路以在没有外部测试设备的情况下测试存储单元。即，bist(built-inselftest，内置自测试)电路可以被包括在半导体存储器件中，以通过根据预设算法向存储单元写入各种图案(pattern)以及从存储单元读取各种图案来验证有缺陷的存储单元。此外，正在开发一种将bist电路应用于半导体存储器件以提高测试速度和存储器成品率的技术。

技术实现要素：

在一个实施例中，一种存储器件可以包括：存储单元阵列，其适于存储数据；输入/输出电路，其适于输入和输出存储在所述存储单元阵列中的所述数据；测试寄存器电路，其适于测试所述输入/输出电路；以及测试控制块，其包括通过对所述测试寄存器电路进行建模来配置的复制电路，适于生成数据以测试所述测试寄存器电路。

在一个实施例中，一种存储器件，包括：存储单元阵列，其适于存储数据；输入/输出电路，其适于输入和输出存储在所述存储单元阵列中的所述数据；测试寄存器电路，其适于测试所述输入/输出电路；数据生成电路，其适于在测试操作期间生成图案(pattern)数据和随机数据；以及选择电路，其适于在所述测试操作期间将所述图案数据和所述随机数据选择性地输出到所述测试寄存器电路和所述存储单元阵列。

在一个实施例中，一种层叠式存储器件，包括基裸片和层叠于所述基裸片上的核心裸片。所述基裸片可包括：接口电路，其适于与控制器之间收发信号；测试寄存器电路，其适于测试所述接口电路；以及测试控制块，其包括通过对所述测试寄存器电路进行建模来配置的复制电路，并且适于在测试操作期间生成图案数据和随机数据以选择性地测试所述测试寄存器电路和所述核心裸片。

根据实施例，半导体存储器件可以使用用于半导体存储器件的自测试操作的bist电路来验证包括在半导体存储器件中的各种寄存器电路以及存储单元阵列的缺陷。因此，半导体存储器件可以在没有外部测试设备的情况下高速执行测试操作，同时对高度集成的半导体存储器件中的电路面积的负担降至最低。

附图说明

图1是示出根据实施例的半导体系统的图。

图2是示出根据本实施例的图1中的基裸片的图。

图3是示出根据本实施例的图2中的测试控制块的图。

图4是示出根据本实施例的图3中的图案生成单元的图。

具体实施方式

下面参考附图详细说明各个实施例。然而，本教导可以以不同的形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开便于实施，并将本教导的范围告知本领域技术人员。在整个本公开的内容中，在本教导的各种附图和实施例中的相同附图标记指代相同的部分。

在整个说明书中，当一个元件被提及“连接到”或“耦接到”另一元件时，其可以指前一个元件直接连接或耦接到后一个元件或者在其他元件插设于其间的情况下电连接或耦接到另一个元件。此外，当元件“包括”或“具有”组件时，意味着该元件并非排除另一个组件，而可以进一步包括或具有另一个组件，除非意指相反的情形。此外，尽管说明书中描述的组件可能以单数形式来表示，但是实施例不限于此，而相应的组件也可以复数形式来表示。

各个实施例所针对的是能够使用用于自测试操作的测试控制电路来选择性地测试内部寄存器电路以及存储单元阵列的存储器件以及包括该存储器件的系统。

如图1所示，根据实施例的半导体系统100可以具有sip(系统级封装)结构。半导体系统100可以包括存储器件110、控制器120、中介层130和封装体基板140。

存储器件110可以是诸如dram(动态随机存取存储器)之类的易失性存储器件或者诸如flash存储器、pcram(相变ram)、reram(电阻式ram)、feram(铁电体性ram)、mram(磁性ram)或sttram(自旋转移力矩磁性ram)之类的非易失性存储器件。存储器件110可以被配置为两个或更多个易失性存储器件与非易失性存储器件的组合。根据本实施例，存储器件110可以是包括多个芯片的层叠式存储器件。下面更详细地说明存储器件110。

控制器120可以包括cpu(中央处理单元)、gpu(图形处理单元)、dsp(数字信号处理器)、ap(应用处理器)、控制器芯片、存储器控制器芯片等等。

存储器件110和控制器120可以层叠于中介层130上，或者通过微凸块电耦接。存储器件110和控制器120可以通过中介层130中形成的信号路径来彼此通信。也就是说，存储器件110和控制器120的接口phy可以通过中介层130耦接。

中介层130可以层叠在封装体基板140上方，并通过诸如凸球或球栅阵列之类的电耦接单元150来电耦接至封装体基板140。中介层130和封装体基板140可以具有用于发送信号的信号路径。

存储器件110可以包括第一集成电路芯片114和层叠于第一集成电路芯片114上方的多个第二集成电路芯片112。第一集成电路芯片114和第二集成电路芯片112可以通过微凸块160和垂直贯通上述芯片而成的tsv(硅通孔)来电耦接，并相互之间发送/接收信号。

第二集成电路芯片112、即、核心裸片(coredie)112可以具有用于存储数据的数据存储空间，诸如存储单元阵列和存储寄存器。另一方面，第一集成电路芯片114、即、基裸片(basedie)114可以包括用于在核心裸片112和控制器120之间发送信号的电路。当以这种方式配置存储器件110时，输入/输出单元的数量可以显著提高以有效地增加带宽。以这种方式配置的存储器件110的示例可以包括hbm(高带宽存储器)。

图2是示出根据本实施例的图1中的基裸片114的配置的图。

如参照图1之描述，基裸片114可以在控制器120和核心裸片112之间发送信号。基裸片114和控制器120可以通过形成在中介层130中的信号路径彼此通信。基裸片114和控制器120的接口可以通过中介层130彼此耦接。

参照图2，基裸片114可以包括接口块210和测试控制块220。接口块210可以包括用于在控制器120和核心裸片112之间发送/接收信号的接口电路211。例如，像接口电路211那样，接口块210可以包括用于输入/输出存储在核心裸片112所包括的存储单元阵列(未示出)中的数据的输入/输出电路。

接口块210还可以包括用于测试接口电路211的测试寄存器电路212。例如，测试寄存器电路212可以包括lfsr(线性反馈移位寄存器)、misr(multipleinputsignatureregister，多输入特征寄存器)等等。图2示出了测试寄存器电路212被包括在接口块210中，但是可以将测试寄存器电路212设置于接口块210的外部或包括在测试控制块220中。

测试控制块220可以包括用于在没有外部测试设备的情况下测试存储器件110的电路。例如，测试控制块220可以包括生成随机数据并测试核心裸片112的bist(内置自测试)电路。测试控制块220可以生成随机数据，将所生成的随机数据发送到核心裸片112的存储单元阵列，并通过比较从核心裸片112反馈的数据与所生成的随机数据来测试核心裸片112的存储单元阵列。

根据本实施例，测试控制块220可以在测试操作期间生成随机数据和图案(pattern)数据，并选择性地测试核心裸片112和测试寄存器电路212。对于该操作，测试控制块220可以进一步包括通过对测试寄存器电路212进行建模来配置的复制电路(replicacircuit)221。也就是说，复制电路221可以包括lfsr、misr等。

不管控制器120如何，基裸片114可以被诸如测试设备之类的外部设备通过诸如dab(directaccessball，直接访问球)之类的测试端口直接和/或独立地访问。也可以通过测试端口测试包括lfsr和misr的测试寄存器电路212。

然而，为了使用测试端口来测试测试寄存器电路212，从外部接收并计算测试寄存器电路212的操作结果。在这种情况下，可能需要很长时间才能执行测试。当存储器件110被配置为sip时，难以通过测试端口直接执行测试。

根据本实施例，测试控制块220可以利用通过对测试寄存器电路212进行建模而配置的复制电路221来测试测试寄存器电路212以及存储器件110中的核心裸片112。此时，测试控制块220可以生成图案数据，将所生成的图案数据发送到测试寄存器电路212和复制电路221，并且通过比较从测试寄存器电路212和复制电路221反馈的数据来测试测试寄存器电路212。

图3是示出根据本实施例的图2中的测试控制块220的图。参照图3，测试控制块220可以包括图案解码电路310、数据生成电路320、选择电路330、复制电路340和比较电路350。

在存储器件110的测试操作期间，可以根据设置在测试控制块220中的算法来生成测试信号test。图案解码电路310可以生成要根据测试信号test而执行的一系列指令集。图案解码电路310可以包括多个寄存器，多个寄存器可以存储对应的指令集。图案解码电路310可以对测试信号test进行计数，并且输出在多个寄存器中与计数值相对应的寄存器的指令集。

根据实施例，由图案解码电路310生成的指令集可以包括选择信号sel、使能信号en和代码值opcode。当测试控制块220测试测试寄存器电路212时，图案解码电路310可以激活选择信号sel。另一方面，当测试控制块220测试核心裸片112的存储单元阵列时，图案解码电路310可以使选择信号sel去激活。当测试控制块220生成图案数据pdata时，图案解码电路310可以激活使能信号en。另一方面，当测试控制块220生成随机数据rdata时，图案解码电路310可以使得使能信号en去激活。

在存储器件110的测试操作期间，数据生成电路320可响应于使能信号en而基于代码值opcode生成图案数据pdata和随机数据rdata。数据生成电路320可以包括图案生成单元321和lfsr322。当使能信号en被激活时，图案生成单元321可以基于代码值opcode生成图案数据pdata。另一方面，当使能信号en被去激活时，lfsr322可以基于代码值opcode生成随机数据rdata。将参考图4更详细地说明根据本实施例的图案生成单元321的操作。

在存储器件110的测试操作期间，选择电路330可以响应于选择信号sel而将图案数据pdata和随机数据rdata选择性地输出到测试寄存器电路212和核心裸片112的存储单元阵列。选择电路330可以包括第一发送器/接收器331和第二发送器/接收器332。

当选择信号sel被激活时，第一发送器/接收器331可以被使能而将数据生成电路320的输出数据pdata/rdata发送到测试寄存器电路212。将数据生成电路320的输出数据pdata/rdata发送之后，被使能的第一发送器/接收器331可以接收测试寄存器电路212的数据作为反馈数据fdata。此时，数据生成电路320的输出数据pdata/rdata可以包括图案数据pdata。

当选择信号sel被去激活时，第二发送器/接收器332可以被使能而将数据生成电路320的输出数据pdata/rdata发送到核心裸片112的存储单元阵列。将数据生成电路320的输出数据pdata/rdata发送之后，被使能的第二发送器/接收器332可以接收存储单元阵列的数据作为反馈数据fdata。此时，数据生成电路320的输出数据pdata/rdata可以包括图案数据pdata或随机数据rdata。

复制电路340可以对应于图2的复制电路221。即，通过对图2的测试寄存器电路212进行建模而配置的复制电路340可以包括lfsr、misr等等。复制电路340可以基于数据生成电路320的输出数据pdata/rdata执行运算，并且将运算结果输出为运算数据cdata。

比较电路350可以响应于选择信号sel而选择数据生成电路320的输出数据pdata/rdata和运算数据cdata中之一。比较电路350可以将在运算数据cdata和数据生成电路320的输出数据pdata/rdata之间选择的数据与反馈数据fdata进行比较，并输出检测结果det。例如，当选择信号sel被激活时，比较电路350可以选择运算数据cdata，将运算数据cdata与反馈数据fdata进行比较，并且输出比较结果det。另一方面，当选择信号sel被去激活时，比较电路350可以选择数据生成电路320的输出数据pdata/rdata，将所选择的数据与反馈数据fdata进行比较，并且输出比较结果det。

图4是示出根据本实施例的图3中的图案生成单元321的配置的图。

图案生成单元321可以包括寄存器(reg0至reg7)410、加法器(add0至add5)420、xor运算单元(xor0和xor1)430、多路复用器(mux)440以及触发器(ff)450)。图4示出了图案生成单元321包括八个寄存器410，但是本实施例不限于此。根据一个实施例，加法器420和xor运算单元430的数量可以改变，或者图案生成单元321可以包括不同类型的运算单元。

图案生成单元321可以根据设置的代码值opcode选择多个寄存器410中的一些，并且基于存储在所选择的寄存器中的值来生成图案数据pdata。对于该操作，加法器420和xor运算单元430可以对反馈的图案数据pdata和存储在多个寄存器410中的值执行相应的运算。可以响应于使能信号en而使能多路复用器440，并且多路复用器440基于代码值opcode来选择在加法器420和xor运算单元430的输出中的一个，并输出所选择的信号作为图案数据pdata。因此，可以将图案数据pdata生成为根据代码值opcode确定的图案。

根据本实施例，包括在存储器件中的测试控制电路可以根据测试操作选择性地生成图案数据和随机数据。测试控制电路可以包括通过对存储器件中所包括的寄存器电路进行建模来配置的复制电路，将所生成的图案数据发送到寄存器电路和复制电路，并且基于从寄存器电路和复制电路反馈的数据之间的差异来验证寄存器电路的缺陷。此外，测试控制电路可以将所生成的图案数据和随机数据发送到存储器件的存储单元阵列，并且基于所生成的图案数据及随机数据与从存储单元阵列反馈的数据之间的差异来验证存储单元阵列的缺陷。因此，测试控制电路可以验证各种寄存器电路以及包括在存储器件中的存储单元阵列的缺陷。

尽管已经以说明为目的描述了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求书所限定的本教导的精神和范围的情况下，可以进行各种改变和更改。