一种用于NAND闪存芯片信号检测的方法及装置与流程

一种用于nand闪存芯片信号检测的方法及装置
技术领域
[0001]
本申请涉及存储器技术领域，尤其涉及一种用于nand闪存芯片信号检测的方法及装置。


背景技术：

[0002]
闪存是一种层级结构的存储介质，闪存从高到低的存储层级结构分别为：芯片、晶圆、分组、块、字线、页、单元。随着nand闪存存储的密度增加，nand闪存面临着越来越多的数据可靠性的挑战，因此，提高nand闪存的信号检测性能成为存储领域研究热点。
[0003]
现有的nand闪存芯片信号检测技术，需知信道分布偏移，再找出最优的判决阈值电压对闪存芯片信号进行检测。然而，在实际中闪存信道是一个非稳定信道，随数据失配保持时间的变化，信道偏移是未知，因此很难得到精确的闪存信道模型；而且现有技术忽略了闪存单元之间的干扰，导致无法准确地对nand闪存芯片信号进行检测。


技术实现要素：

[0004]
本申请实施例提供了一种用于nand闪存芯片信号检测的方法及装置，用于解决现有技术无法准确地对nand闪存芯片信号进行检测的技术问题。
[0005]
有鉴于此，本申请第一方面提供了一种用于nand闪存芯片信号检测的方法，所述方法包括：
[0006]
s1、设置闪存信道参数以及耦合强度因子；
[0007]
s2、当闪存单元被编程后，读取闪存控制器的第一闪存字线的阈值电压，根据所述第一闪存字线的阈值电压获得llr值，并对所述llr值进行译码得到信息符号标签，将所述信息符号标签编码为一维序列；
[0008]
s3、读取所述第一闪存字线的受干扰字线的阈值电压，将所述受干扰字线的阈值电压与所述第一闪存字线的阈值电压组成二维序列；
[0009]
s4、通过所述一维序列和所述二维序列对cnn网络进行训练，得到所述闪存信道的cnn网络模型；
[0010]
s5、获取所述闪存控制器的阈值电压量化值，根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过所述失配测试集对所述cnn网络模型进行测试，得到所述cnn网络模型的鲁棒性。
[0011]
可选地，步骤s4之后还包括：
[0012]
基于所述cnn网络模型，对若干个预置阈值电压分别进行特征提取，得到各所述预置阈值电压的序列，并分别计算各所述预置阈值电压的序列的所属状态概率；
[0013]
基于llr值计算公式，根据各所述预置阈值电压的序列的所属状态概率计算所述闪存单元的llr值。
[0014]
可选地，所述llr值计算公式为：
[0015][0016]
其中，
[0017]
式中，l(b
id
)为闪存单元中的比特位b
i
对应的llr值，为所属状态为j的概率，θ
i
为softmax函数的权重参数，z
i
为所述预置阈值电压的序列，m∈{1,2,...,m}，t为转置。
[0018]
可选地，所述设置闪存信道参数包括：设置所述闪存信道的闪存结构为全位线结构。
[0019]
可选地，步骤s2，具体包括：
[0020]
当所述闪存单元被编程后，对所述闪存单元的阈值电压区间进行均匀量化，读取所述闪存控制器的第一闪存字线的阈值电压，根据所述第一闪存字线的阈值电压获得llr值；
[0021]
通过ldpc编码器对所述llr值进行译码得到信息符号标签，对所述信息符号标签进行独热编码得到所述一维序列。
[0022]
可选地，所述获取所述闪存控制器的阈值电压量化值，具体包括：
[0023]
对所述闪存控制器进行感应和解码，得到所述闪存控制器的阈值电压和状态标签；
[0024]
读取所述闪存控制器的阈值电压后，对所述闪存控制器的阈值电压进行计算得到阈值电压量化值。
[0025]
本申请第二方面提供一种用于nand闪存芯片信号检测的装置，所述装置包括：
[0026]
设置单元，用于设置闪存信道参数以及耦合强度因子；
[0027]
第一读取单元，用于当闪存单元被编程后，读取闪存控制器的第一闪存字线的阈值电压，根据所述第一闪存字线的阈值电压获得llr值，并对所述llr值进行译码得到信息符号标签，将所述信息符号标签编码为一维序列；
[0028]
第二读取单元，用于读取所述第一闪存字线的受干扰字线的阈值电压，将所述受干扰字线的阈值电压与所述第一闪存字线的阈值电压组成二维序列；
[0029]
训练单元，用于通过所述一维序列和所述二维序列对cnn网络进行训练，得到所述闪存信道的cnn网络模型；
[0030]
测试单元，用于获取所述闪存控制器的阈值电压量化值，根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过所述失配测试集对所述cnn网络模型进行测试，得到所述cnn网络模型的鲁棒性。
[0031]
可选地，还包括：
[0032]
计算单元，用于基于所述cnn网络模型，对若干个预置阈值电压分别进行特征提取，得到各所述预置阈值电压的序列，并分别计算各所述预置阈值电压的序列的所属状态概率；
[0033]
基于llr值计算公式，根据各所述预置阈值电压的序列的所属状态概率计算所述闪存单元的llr值。
[0034]
可选地，所述设置单元具体用于：
[0035]
设置所述闪存信道的闪存结构为全位线结构并设置耦合强度因子。
[0036]
可选地，所述第一读取单元，具体用于：
[0037]
当所述闪存单元被编程后，对所述闪存单元的阈值电压区间进行均匀量化，读取所述闪存控制器的第一闪存字线的阈值电压，根据所述第一闪存字线的阈值电压获得llr值；
[0038]
通过bp译码器对所述llr值进行译码得到信息符号标签，对所述信息符号标签进行独热编码得到所述一维序列。
[0039]
从以上技术方案可以看出，本申请实施例具有以下优点：
[0040]
本申请实施例中，提供了一种用于nand闪存芯片信号检测的方法，包括：设置闪存信道参数以及耦合强度因子；当闪存单元被编程后，读取闪存控制器的第一闪存字线的阈值电压，根据第一闪存字线的阈值电压获得llr值，并对llr值进行译码得到信息符号标签，将信息符号标签编码为一维序列；读取第一闪存字线的受干扰字线的阈值电压，将受干扰字线的阈值电压与第一闪存字线的阈值电压组成二维序列；通过一维序列和二维序列对cnn网络进行训练，得到闪存信道的cnn网络模型；获取闪存控制器的阈值电压量化值，根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过失配测试集对cnn网络模型进行测试，得到cnn网络模型的鲁棒性。
[0041]
本申请用于nand闪存芯片信号检测的方法，申请人通过实验分析发现，不同状态的受干扰闪存单元不是交错呈现，而是与受干扰单元的阈值电压具有正相关关系，随着耦合强度增大受干扰闪存单元的阈值电压向右偏移越明显，也就是说闪存单元之间的阈值电压具有相关性，而cnn网络模型又能很好对相关性这种特征进行提取，因此本申请通过训练建立闪存信道的cnn网络模型来对闪存芯片信号进行检测；同时考虑到闪存信道是非稳定性的，因此计算出cnn网络模型的鲁棒性，用于对网络参数进行更新，使得cnn网络模型能够准确地对nand闪存芯片信号进行检测。解决了现有技术无法准确地对nand闪存芯片信号进行检测的技术问题。
附图说明
[0042]
图1为本申请实施例中提供的一种用于nand闪存芯片信号检测的方法实施例一的流程示意图；
[0043]
图2为本申请实施例中提供的一种用于nand闪存芯片信号检测的方法实施例一的流程示意图。
[0044]
图3为本申请实施例中提供的一种用于nand闪存芯片信号检测的装置的结构图；
[0045]
图4为本申请实施例中提供的一种全位线结构中闪存单元之间的干扰示意图；
[0046]
图5a为本申请实施例中提供的耦合强度因子s＝0的受干扰单元和干扰单元的阈值电压关系示意图；
[0047]
图5b为本申请实施例中提供的耦合强度因子s＝1.4的受干扰单元和干扰单元的阈值电压关系示意图；
[0048]
图5c为本申请实施例中提供的耦合强度因子s＝2.5的受干扰单元和干扰单元的阈值电压关系示意图；
[0049]
图6为本申请实施例中提供的根据鲁棒性对闪存信道的cnn网络模型的网络参数进行定期更新的示意图；
[0050]
图7为本申请实施例中提供的失配编程和循环次数比较图；
[0051]
图8为本申请实施例中提供的最大迭代次数比较图。
具体实施方式
[0052]
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0053]
请参阅图5a、图5b、图5c，可以发现不同状态的受干扰单元不是交错呈现，而是与干扰单元的阈值电压具有正相关关系，随着耦合强度增大，受干扰单元的阈值电压向右偏移越明显。这现象显示，单元间的阈值电压具有相关性。当观测的干扰单元越多，即干扰单元阈值电压与受干扰单元阈值电压通过高维坐标观察，这种相关性更清楚。现有的研究没有考虑相关噪声下的闪存非稳定信道检测问题，这种复杂信道难以进行精确建模。而cnn网络能很好提取这种特征，并且本申请可以根据得到cnn网络模型的鲁棒性，定期更新cnn网络参数，能适用cci噪声、随机电报噪声、数据保持噪声共存的闪存信道变化的检测。
[0054]
本申请的实验仿真在window10操作系统下进行，采用keras深度学习框架，实验选择了码率约0.889(2048,2304)的qc-ldpc码写入一个字线。cnn结构由卷积核和特征图大小组成，可以表示为：{l；f1,f2,...,f
l
；k1,k2,...,k
l
}，其中，l表示cnn网络层数，f表示卷积核大小，k表示特征图数量。
[0055]
[0056]
请参阅图1，本申请实施例中提供的一种用于nand闪存芯片信号检测的方法实施例一，包括：
[0057]
步骤101、设置闪存信道参数以及耦合强度因子。
[0058]
可以理解的是，在做仿真实验时，需要对闪存信道的各项参数进行设置，本实施例设置：擦除状态下阈值电压分布的参数μ
e
和σ
e
分别为1.4和0.35，增量编程步进电压δv
pp
为0.2，判定电压分别为2.6,3.2,3.93，对于随机电报噪声，设λ
r
等于0.025。
[0059]
由于本实施例考虑了单元间干扰对闪存信道的影响，因此对于单元间干扰，设置γ
xy
、γ
y
分别为0.006s和0.08s，其中s指单元间的耦合强度因子，不同的闪存结构耦合强度因子不同；对于数据保持噪声，设置参数k
s
＝0.38，x0＝1.4，k
m
＝4
×
10-6
,k
d
＝4
×
10-4
；对于2d平面闪存，单元间干扰噪声为主要噪声。对于3d闪存，3d闪存中单元间干扰不再是主要噪声，所以只有持久性噪声对闪存可靠性的干扰；对于上述闪存信道参数以及耦合强度因子，本领域技术可以根据实际情况进行设置，在此不做限定。
[0060]
步骤102、当闪存单元被编程后，读取闪存控制器的第一闪存字线的阈值电压，根据第一闪存字线的阈值电压获得llr值，并对llr值进行译码得到信息符号标签，将信息符号标签编码为一维序列。
[0061]
当闪存单元被编程时，闪存单元之间会有电容耦合效应，阈值电压改变会造成被干扰闪存阈值电压的变化；由于闪存控制器最小的读取单位是页，因此读取闪存控制器的闪存字线的阈值电压，通过闪存字线的阈值电压的大小找到llr查找表每个阈值电压的上页和下页，分别对应一个llr值，将llr值输入到译码器中进行译码得到信息符号标签，并将信息符号标签编码为序列；需要说明的是，mlc类型是每个单元存两个比特位，所以有上页和下页。tlc存三个比特位有上页，中页和下页。
[0062]
步骤103、读取第一闪存字线的受干扰字线的阈值电压，将受干扰字线的阈值电压与第一闪存字线的阈值电压组成二维序列。
[0063]
需要说明的是，不同的闪存结构，闪存字线与受干扰字线的结构都不同，本实施例的闪存字线与受干扰字线的结构如图4所示。
[0064]
读取第一闪存字线的受干扰字线的阈值电压，并将受干扰字线的阈值电压与第一闪存字线的阈值电压组成序列，该序列中的元素是二维的。
[0065]
步骤104、通过一维序列和二维序列对cnn网络进行训练，得到闪存信道的cnn网络模型。
[0066]
申请人通过实验分析发现，不同状态的受干扰闪存单元不是交错呈现，而是与受干扰单元的阈值电压具有正相关关系，随着耦合强度增大受干扰闪存单元的阈值电压向右偏移越明显，也就是说闪存单元之间的阈值电压具有相关性，而cnn网络模型又能很好对相关性这种特征进行提取，因此本申请通过数据样本(一维序列和二维序列)对cnn网络进行训练，得到闪存信道的cnn网络模型，该网络模型可以用于对nand闪存芯片信号进行检测。
[0067]
步骤105、获取闪存控制器的阈值电压量化值，根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过失配测试集对cnn网络模型进行测试，得到cnn网络模型的鲁棒性。
[0068]
考虑到闪存信道是非稳定性的，本实施例通过生成失配测试集对cnn网络模型进行测试得到cnn网络模型的鲁棒性。
[0069]
其中，失配保持时间(retention time)即数据被编程写入闪存时的时间到下次被擦除时的时间，可以理解为数据存放在闪存存储的保存时间；失配擦除和编程循环次数为：测试数据集的擦除和编程循环次数，与训练数据集的擦除和编程循环次数的差值。
[0070]
需要说明的是，为了适应非稳定噪声的变化，可以根据的鲁棒性对cnn网络模型的网络参数进行定期更新，保证cnn网络模型能够准确地对nand闪存芯片信号进行检测。
[0071]
通过图6，本申请根据鲁棒性对闪存信道的cnn网络模型的网络参数进行定期更新情况可以知道，前期更新周期短，后期更新周期长，可以一年或者数年更新一次网络参数。
[0072]
本申请用于nand闪存芯片信号检测的方法，申请人通过实验分析发现，不同状态的受干扰闪存单元不是交错呈现，而是与受干扰单元的阈值电压具有正相关关系，随着耦合强度增大受干扰闪存单元的阈值电压向右偏移越明显，也就是说闪存单元之间的阈值电压具有相关性，而cnn网络模型又能很好对相关性这种特征进行提取，因此本申请通过训练建立闪存信道的cnn网络模型来对闪存芯片信号进行检测；同时考虑到闪存信道是非稳定性的，因此计算出cnn网络模型的鲁棒性，用于对网络参数进行更新，使得cnn网络模型能够准确地对nand闪存芯片信号进行检测。解决了现有技术无法准确地对nand闪存芯片信号进行检测的技术问题。
[0073]
以上为本申请实施例提供的一种用于nand闪存芯片信号检测的方法实施例一，以下为本申请实施例提供的一种用于nand闪存芯片信号检测的方法实施例二。
[0074]
请参阅图2，本申请实施例提供的一种用于nand闪存芯片信号检测的方法实施例二，包括：
[0075]
步骤201、设置闪存信道的闪存结构为全位线结构并设置耦合强度因子。
[0076]
本实施例将闪存信道的闪存结构设置为全位线结构，以及全位线结构对应的耦合强度因子，需要说明的是，本实施例考虑了图4中右半部分的情况，这样可以减少干扰单元的数量，降低被干扰单元阈值电压受到的干扰，这样受干扰单元阈值电压会受到三个被编程的相邻单元阈值电压的影响，如图4所示。
[0077]
步骤202、当闪存单元被编程后，对闪存单元的阈值电压区间进行均匀量化，读取闪存控制器的第一闪存字线的阈值电压，根据第一闪存字线的阈值电压获得llr值；通过bp译码器对llr值进行译码得到信息符号标签，对信息符号标签进行独热编码得到一维序列。
[0078]
可以理解的是，通常无法精确读取到阈值电压，因此需要对闪存单元的阈值电压区间进行均匀量化。当获得llr值时，本实施例通过bp译码器对llr值进行译码得到信息符号标签，并采用独热编码技术对信息符号标签进行编码。需要说明的是，信息符号标签为闪存存储的信息符号标签。
[0079]
步骤203、读取第一闪存字线的受干扰字线的阈值电压，将受干扰字线的阈值电压与第一闪存字线的阈值电压组成二维序列。
[0080]
本实施例步骤203与实施例一步骤103描述相同，请参见步骤103描述，在此不再赘述。
[0081]
步骤204、通过一维序列和二维序列对cnn网络进行训练，得到闪存信道的cnn网络模型。
[0082]
本实施例步骤204与实施例一步骤104描述相同，请参见步骤104描述，在此不再赘述。
[0083]
步骤205、对闪存控制器进行感应和解码，得到闪存控制器的阈值电压和状态标签；读取闪存控制器的阈值电压后，对闪存控制器的阈值电压进行计算得到阈值电压量化值；根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过失配测试集对cnn网络模型进行测试，得到cnn网络模型的鲁棒性。
[0084]
需要说明的是，获取闪存控制器的阈值电压量化值的过程包括：对闪存控制器进行感应和解码，得到闪存控制器的阈值电压和状态标签，并在读取闪存控制器的阈值电压后，对闪存控制器的阈值电压进行计算得到阈值电压量化值。然后再根据预置的失配保持时间、失配擦除和编程循环次数生成失配测试集，通过失配测试集对cnn网络模型进行测试，得到cnn网络模型的鲁棒性。
[0085]
步骤206、基于cnn网络模型，对若干个预置阈值电压分别进行特征提取，得到各预置阈值电压的序列，并分别计算各预置阈值电压的序列的所属状态概率；基于llr值计算公式，根据各预置阈值电压的序列的所属状态概率计算闪存单元的llr值。
[0086]
需要说明的是，llr是为对数拟然比(log-likelihood ratio)，在闪存中的ecc，越多的阈值电压感知次数得到的llr信息精度越高，精确的llr信息能提高ldpc的纠错性能，可是电压感知次数会带来读取延迟，并且传统的llr信息计算需要知道信道模型分布，但由于无法获得精确的信道模型，使得传统的ldpc的纠错性能比较差。
[0087]
因此，本实施例基于训练得到的cnn网络模型，通过cnn输出层产生的软信息，基于llr值计算公式可以计算出llr，这种llr获得不需信道先验知识，跟传统的评估出信道分布计算出llr比，ldpc译码性能得到了提升。
[0088]
其中，llr值计算公式为：
[0089][0090]
其中，
[0091]
式中，l(b
id
)为闪存单元中的比特位b
i
对应的llr值，为所属状态为j的概率，θ
i
为softmax函数的权重参数，z
i
为预置阈值电压的序列，m∈{1,2,...,m}，t为转置。
[0092]
通过图7可以知道，本实施例的cnn网络模型在编程和擦除循环次数的间隔内，网络参数不需要不断更新；并且通过图8可以知道，本实施例的llr值(cnn-llr)与现有的llr值(con-llr)在bp译码算法下的对比，本实施例得到llr值相较于现有的llr值，能让bp译码算法收敛较快且误码率较低，也就是通过本实施例得到的llr值能提升bp译码的纠错性能。
[0093]
本申请用于nand闪存芯片信号检测的方法，申请人通过实验分析发现，不同状态的受干扰闪存单元不是交错呈现，而是与受干扰单元的阈值电压具有正相关关系，随着耦合强度增大受干扰闪存单元的阈值电压向右偏移越明显，也就是说闪存单元之间的阈值电压具有相关性，而cnn网络模型又能很好对相关性这种特征进行提取，因此本申请通过训练建立闪存信道的cnn网络模型来对闪存芯片信号进行检测；同时考虑到闪存信道是非稳定
可以表示：只存在a，只存在b以及同时存在a和b三种情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
[0107]
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0108]
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0109]
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0110]
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(英文全称：read-only memory，英文缩写：rom)、随机存取存储器(英文全称：random access memory，英文缩写：ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0111]
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。