一种闪存存储器字线驱动电路的制作方法

本发明涉及闪存存储器(flashmemory)技术领域，特别是涉及一种新型的闪存存储器字线驱动电路。

背景技术：

闪存存储器(flashmemory)中存储单元的擦除(erase)、写入(program)和读出(read)操作都需要用到高于电源电压vdd的高压，通常情况下会在存储器内部集成一个电荷泵电路来提供该高压。当flashmemory有两个存储单元阵列(array)进行并行读写操作时，erase和program操作所需的高压由电荷泵提供，read操作所需的高压由boost模块提供。

闪存存储器进行读操作时，字线(wl)端高电压由boost模块产生并通过字线驱动电路传输到字线上。如图1所示为boost模块简单的工作原理图。boost模块主要是通过电容两端的电压不能突变的原理将输出电压升高，当控制信号控制boost模块开始工作时，输出电压会由未工作时的电压状态(vpower)升高至工作时的高电压状态(vpos_rd)，但是最终产生的电压大小与电容负载的大小密切相关。电容负载越大，最终输出电压越低，所以为了获得更高的输出电压，需尽量减小负载电容。从图1中可以看出，假设clk为低电平时vout的电压值为v1，当clk从低电平升高vclk至高电平时，如果不考虑传输损耗，在没有负载电容cload时，可以计算出：

vout＝v1 vclk(1)

如果存在负载电容cload，可以计算出：

vout＝v1 (vclkc1)/(c1 cload)(2)

由式2可知，在c1不变的情况下，随着输出电压上电容负载cload的增加，输出电压vout会不断减小。

如图2所示为闪存存储器中常用的字线驱动电路，其由行地址选择信号驱动电路10和字线选择开关20组成。其中，行地址选择信号驱动电路10由电压转换器i1和反相器i2组成，用于将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号decoderoutput转换为能够驱动字线的高压信号；字线选择开关20由pmos驱动管pm1和nmos驱动管nm1组成，用于在行地址选择信号驱动电路10输出的高压信号的控制下接通字线以读取指定行的信息。

其中vpos_rd为升压(boost)模块的读输出电压，decoderoutput为行地址选择信号经逻辑电路处理后产生的行译码输出控制信号，i1为电压转换器，i2为反相器，cwl为整行字线上的电容负载，cgnm1为nmos驱动管nm1管的栅极(gate)电容。

由图可知，当闪存存储器进行读操作时，对于选中行的字线驱动电路来说，decoderoutput信号由低电平“0”变为高电平“1”，经过电压转换器处理，电压转换器i1的输出n1电压由vss升高为vpos_rd，反相器i2的输出n2电压由vpos_rd变为vss，使pmos驱动管pm1管打开，此时字线wl的电压从vss升高至vpos_rd。对于非选中行的字线驱动电路来说，decoderoutput信号一直为低电平“0”，经过电压转换器，电压转换器i1的输出n1电压为vss，反相器i2的输出n2电压为vpos_rd，此时nmos驱动管nm1管打开，字线wl的电压为vss。

当进行读操作时，升压(boost)模块的读输出电压vpos_rd会升高，反相器i2的输出n2电压也会随之升高。此时nmos驱动管nm1管相当于一个栅端(gate)电压逐渐升高的mos电容。因此在进行读操作时，升压(boost)模块的读输出电压vpos_rd上的电容负载cload由两部分组成，一部分为选中行字线上的电容负载cwl，另一部分为非选中行字线驱动电路中nm1管的栅极(gate)电容cgnm1，并且由于字线驱动电路最后一级的pmos驱动管pm1和nmos驱动nm1需驱动整行存储单元，尺寸一般较大，因此栅极电容cgnm1的电容也较大，从而导致升压(boost)模块工作时输出的vpos_rd高电压减小，使字线wl的电压不能满足读模式要求，还降低了升压(boost)模块的效率。这个问题在闪存存储器行数较多时会变得更加严重。

为改善这个问题，由式2可知，常用做法是通过增加boost模块中的电容c1来提高输出电压，但增加电容存在一定的弊端：一方面会导致整个闪存存储器面积的增加，另一方面还会导致读模式功耗的增加。

技术实现要素：

为克服上述现有技术存在的不足，本发明之目的在于提供一种闪存存储器字线驱动电路，以解决闪存存储器使用传统结构字线驱动器时boost模块输出电压负载电容太大导致输出电压减小，从而影响闪存存储器读功能的问题。

为达上述及其它目的，本发明提出一种闪存存储器字线驱动电路，包括：

第一行地址选择信号驱动电路，用于在某行被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号转换为能够驱动字线的高压信号；

字线选择开关，用于在所述行地址选择信号驱动电路输出的高压信号的控制下将读输出电压vpos_rd接通至该选中行的字线以读取该选中行的信息；

第二行地址选择信号驱动电路，用于在某行未被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号低电平转换为高电平以将该未被选中行的字线接地。

优选地，所述第一行地址选择信号驱动电路包括电压转换器(i1)和第二反相器(i2)，所述行译码输出控制信号连接至所述电压转换器(i1)的输入端和第二行地址选择信号驱动电路，所述电压转换器(i1)的输出连接至第二反相器(i2)的输入端，第二反相器(i2)的输出连接至所述字线选择开关，所述电压转换器(i1)和第二反相器(i2)的电源负端接地。

优选地，所述字线选择开关包括pmos驱动管(pm1)和nmos驱动管(nm1)，所述第二反相器(i2)的输出连接至所述pmos驱动管(pm1)的栅极，所述pmos驱动管(pm1)的源极和衬底连接至所述读输出电压vpos_rd，所述nmos驱动管(nm1)的栅极连接所述第二行地址选择信号驱动电路，所述nmos驱动管(nm1)的源极和衬底接地，所述pmos驱动管(pm1)的漏极与nmos驱动管(nm1)的相连后连接至字线wl。

优选地，所述第二行地址选择信号驱动电路包括第三反相器(i3)，所述第三反相器(i3)的输入端连接所述行译码输出控制信号，其输出连接至所述nmos驱动管(nm1)的栅极，nmos驱动管(nm1)的源极和衬底接地，所述第三反相器(i3)的电源正端连接电压vdd，电源负端接地。

优选地，当所述闪存存储器进行读操作时，对于选中行的字线驱动电路，所述行译码输出控制信号由低电平“0”变为高电平“1”，经过所述电压转换器(i1)处理，其输出电压由vss升高为读输出电压vpos_rd，所述第二反相器(i2)的输出电压由读输出电压vpos_rd变为vss，使所述pmos驱动管(pm1)打开，字线wl的电压从vss升高至读输出电压vpos_rd。

优选地，对于非选中行的字线驱动电路，所述行译码输出控制信号一直为低电平“0”，经过所述电压转换器(i1)，所述电压转换器(i1)的输出电压为vss，所述第二反相器(i2)的输出为读输出电压vpos_rd，控制所述pmos驱动管(pm1)关闭，所述行译码输出控制信号经过第三反相器(i3)产生的反信号电压为vdd，控制所述nmos驱动管(nm1)打开，字线wl的电压为vss。

与现有技术相比，本发明一种闪存存储器字线驱动电路可有效降低读模式时升压模块输出电压的电容负载，从而解决了闪存存储器使用传统结构字线驱动器时boost模块输出电压负载电容太大导致输出电压减小，从而影响闪存存储器读功能的问题。仿真结果表明这种新型结构的字线驱动电路有效提高了wl电压，避免了wl电压较低时对闪存存储器读功能的影响。

附图说明

图1为boost增压模块的工作原理图；

图2为传统结构的字线驱动电路的电路结构图；

图3为本发明一种闪存存储器字线驱动电路的电路结构图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图3为本发明一种闪存存储器字线驱动电路的电路结构图。如图3所示，本发明一种闪存存储器字线驱动电路，包括：第一行地址选择信号驱动电路10、字线选择开关20和第二行地址选择信号驱动电路30。

其中，第一行地址选择信号驱动电路10由电压转换器i1和反相器i2组成，用于在某行被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号decoderoutput转换为能够驱动字线的高压信号；字线选择开关20由pmos驱动管pm1和nmos驱动管nm1组成，用于在行地址选择信号驱动电路10输出的高压信号的控制下将读输出电压vpos_rd接通至该选中行的字线以读取该选中行的信息；第二行地址选择信号驱动电路30由反相器i2组成，用于在某行未被选中时将行地址选择信号经逻辑电路处理后产生的行译码输出控制信号decoderoutput低电平转换为高电平以将该未被选中行的字线接地。

行译码输出控制信号decoderoutput连接至电压转换器i1的输入端和反相器i3的输入端，电压转换器i1的输出n1连接至反相器i2的输入端，反相器i2的输出n2连接至pmos驱动管pm1的栅极，pmos驱动管pm1的源极和衬底连接至读输出电压vpos_rd，电压转换器i1和反相器i2的电源正端连接读输出电压vpos_rd，电压转换器i1和反相器i2的电源负端接地vss；反相器i3的输出n3连接至nmos驱动管nm1的栅极，nmos驱动管nm1的源极和衬底接地vss，反相器i3的电源正端连接电压vdd，反相器i3的电源负端接地vss，pmos驱动管pm1的漏极与nmos驱动管nm1的相连后连接至字线wl。

与传统结构电路相比，nmos驱动管nm1管不再由反相器i2的输出n2信号控制，而是改由decoderoutput经过反相器i3后产生的反信号n3控制。这样对于选中行来说，pmos驱动管pm1接通，该电路与传统结构电路功能相同，对于非选中行来说，decoderoutput信号为“0”，反相器i3的输出n3信号为vdd，nmos驱动管nm1管打开，字线wl的电压为vss。但由于nmos驱动管nm1由反相器i3的输出n3控制，此时升压(boost)模块的读输出电压vpos_rd上的电容负载仅为选中行字线上的电容负载cwl，从而有效提高了vpos_rd电压和选中行字线wl的电压，提高了boost效率。

如图3所示，其中vpos_rd为boost模块的输出电压，decoderoutput为地址选择信号经逻辑电路处理产生的，i1为电压转换器，i2和i3为反相器，cwl为字线上的电容。由图可知，和传统结构的字线驱动电路相比，该电路改变了nmos驱动管nm1驱动管的控制电路，原先的n2信号仅控制pmos驱动管pm1，nmos驱动管nm1改由decoderoutput经过反相器i3后的反信号n3信号控制。

当闪存存储器进行读操作时，对于选中行的字线驱动电路来说，decoderoutput信号由低电平“0”变为高电平“1”，经过电压转换器处理，n1电压由vss升高为vpos_rd，反相器i2的输出n2电压由vpos_rd变为vss，使pm1管打开，此时字线wl的电压从vss升高至vpos_rd，这与传统结构字线驱动电路功能相同。

对于非选中行的字线驱动电路来说，decoderoutput控制信号一直为低电平“0”，经过电压转换器i1，电压转换器i1的输出n1电压为vss，反相器i2的输出n2电压为vpos_rd，控制pmos驱动管pm1关闭，decoderoutput经过反相器i3产生的反信号n3电压为vdd，控制nmos驱动管nm1管打开，字线wl的电压为vss。但由于nmos驱动管nm1不再由反相器i2的输出n2信号控制，此时升压(boost)模块的读输出电压vpos_rd上的电容负载仅为选中行字线上的电容负载cwl，有效地减小了负载电容，从而显著提高了vpos_rd电压和选中行字线wl的电压，一定程度上减小了闪存存储器的面积以及读模式时的功耗。

实施例

以现有的设计电路为例，闪存存储器容量为128kbyte，单块(bank)结构，每个bank有512行。分别对使用传统结构和本发明新型结构字线驱动电路进行仿真，其他模块电路均保持一致，在三种典型工艺角(corner，tt：典型pmos典型nmos，ss：慢pmos慢nmos，ff：快pmos快nmos)下进行仿真，得到字线驱动电路结构改变前后的字线wl的电压仿真值如表1所示：

表1字线驱动电路改变前后wl电压仿真值

由表1可知，在不增加升压(boost)模块电容的前提下，通过使用本发明新型结构字线驱动电路，字线wl的电压有了明显的提升，避免了在字线wl的电压较低时导致闪存存储器读可靠性降低甚至失效的问题。而且可以预见的是，随着行数的增加，字线wl的电压的提升会更加明显。

另外，对闪存存储器进行仿真(器件corner为tt，电源电压vpower为1.2v，温度为25℃)发现，当使用传统结构的字线驱动电路时，如使字线wl的电压提升至与采用新型结构的字线驱动电路相同，则升压(boost)模块电容面积需增加60％，读模式时升压(boost)模块功耗需增加37.4％。由此可知，使用新型结构的字线驱动电路能够有效地降低闪存存储器的功耗和面积。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。