存储芯片物理销毁电路的制作方法

本实用新型涉及数据存储安全技术领域，特别涉及一种存储芯片物理销毁电路。

背景技术：

针对存储芯片的物理销毁，目前的物理销毁电路采用的是分路定时方法，就是用固定的时间(比如5秒)通过高压去顺序烧毁该存储芯片中的每一片nandflash(nand闪存)，也就是说这5秒钟时间一直给当前nandflash通高压电源；如果5秒内nandflash已经烧毁了，还会继续给nandflash通电直到5秒结束，这样就浪费时间和电能；如果5秒内没有烧毁nandflash，它会终止烧毁当前nandflash，去执行烧毁下一片nandflash，这样就不能完全彻底烧毁。

技术实现要素：

本实用新型所要解决的技术问题是：提供一种存储芯片物理销毁电路，能够高效且彻底的销毁存储芯片。

为了解决上述技术问题，本实用新型采用的技术方案为：

一种存储芯片物理销毁电路，包括单片机、销毁电源和分压电路；

所述销毁电源连接于所述分压电路的两端，所述销毁电源与所述单片机的第一输入输出引脚连接，所述单片机的中断引脚与所述分压电路的分压输出端连接；

所述分压电路的分压比例大于5/u0且小于2/u0，所述u0为所述销毁电源的销毁电压数值。

进一步地，所述分压电路包括第一电阻和第二电阻；

所述销毁电源的销毁电压端与所述第一电阻的第一端电连接，所述第一电阻的第二端为所述分压输出端且同时与所述第二电阻的第一端、所述单片机的中断引脚电连接，所述第二电阻的第二端与所述销毁电源的接地端连接；

所述第一电阻和所述第二电阻的阻值比大于(0.5u0-1)且小于(0.2u0-1)。

进一步地，所述销毁电源的销毁电压为[20v,36v]，所述第一电阻和所述第二电阻的阻值比大于(u0/3.6-1)且小于(0.2u0-1)。

进一步地，所述销毁电源包括升压芯片；

所述升压芯片的输入引脚与输入电压端连接，所述升压芯片的使能引脚与所述单片机的第一输入输出引脚连接，所述升压芯片的输出引脚与所述销毁电源的销毁电压端连接。

进一步地，所述销毁电源还包括第一滤波电容、第二滤波电容、第三滤波电容以及第四滤波电容；

所述输入电压端同时与所述第一滤波电容的第一端和所述第二滤波电容的第一端连接，所述第一滤波电容的第二端和所述第二滤波电容的第二端同时与接地端连接；

所述销毁电源的销毁电压端同时与所述第三滤波电容的第一端和所述第四滤波电容的第一端连接，所述第三滤波电容的第二端和所述第四滤波电容的第二端同时与接地端连接。

进一步地，所述销毁电源还包括下拉电阻，所述升压芯片的使能引脚与所述下拉电阻的第一端电连接，所述下拉电阻的第二端与接地端连接。

进一步地，所述销毁电源还包括第一反馈电阻和第二反馈电阻；所述升压芯片的反馈引脚同时与第一反馈电阻的第一端、第二反馈电阻的第一端连接，所述第一反馈电阻的第二端与接地端连接，所述第二反馈电阻的第二端与所述升压芯片的输出引脚连接。

进一步地，所述销毁电源还包括储能电感，所述储能电感的第一端与所述升压芯片的输入引脚连接且第二端与所述升压芯片的输出引脚连接。

进一步地，所述升压芯片的输出引脚与所述销毁电压端之间还设置有二极管，所述二极管的阳极与所述升压芯片的输出引脚连接，所述二极管的阴极与所述销毁电源连接。

进一步地，所述第一电阻的取值范围为2kω到10kω，所述第二电阻的取值范围为200ω到1kω。

本实用新型的有益效果在于：一种存储芯片物理销毁电路，当启动销毁电源进行存储芯片的物理销毁时，单片机实时监测中断引脚的电平状态，当分压电路的分压比例大于5/u0且小于2/u0，使得单片机的中断引脚在分压电路接入销毁电源时处于2.0v到5.0v之间，即为高电平，而当销毁完成时，销毁电源短路接地，使得单片机的中断引脚采集到的电平状态为低电平，从而判断出存储芯片已完全销毁，以解决了不能彻底烧毁存储芯片的问题；同时，在销毁完成的情况下，停止对当前存储芯片的物理销毁，减少不必要的时间浪费和电能浪费，从而更加高效的完成对存储芯片的烧毁，即本实用新型在进行高压物理销毁时，能调节销毁电压的输出时间，达到销毁完全且节省电能的目的，以高效且彻底的销毁存储芯片。

附图说明

图1为本实用新型实施例的存储芯片物理销毁电路的模块连接示意图；

图2为本实用新型实施例的存储芯片物理销毁电路的电路示意图。

标号说明：

c1、第一滤波电容；c2、第二滤波电容；c3、第三滤波电容；c4、第四滤波电容；d1、肖特基二极管；gnd、接地端；l1、储能电感；r1、第一电阻；r2、第二电阻；r3、下拉电阻；r4和r5、反馈电阻；u1、单片机；u2、升压芯片；vin、输入电压端；vout、销毁电压端。

具体实施方式

为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

请参照图1及图2，本实用新型实施例提供了一种存储芯片物理销毁电路，包括单片机u1、销毁电源和分压电路；所述销毁电源连接于所述分压电路的两端，所述销毁电源的销毁电压端vout与所述单片机u1的第一输入输出引脚连接，所述单片机u1的中断引脚与所述分压电路的分压输出端连接；所述分压电路的分压比例大于5/u0且小于2/u0，所述u0为所述销毁电源的销毁电压数值。

从上述描述可知，本实用新型的有益效果在于：当启动销毁电源进行存储芯片的物理销毁时，单片机u1实时监测中断引脚的电平状态，当分压电路的分压比例大于5/u0且小于2/u0，使得单片机u1的中断引脚在分压电路接入销毁电源时处于2.0v到5.0v之间，即为高电平，而当销毁完成时，销毁电源短路接地，使得单片机u1的中断引脚采集到的电平状态为低电平，从而判断出存储芯片已完全销毁，以解决了不能彻底烧毁存储芯片的问题；同时，在销毁完成的情况下，停止对当前存储芯片的物理销毁，减少不必要的时间浪费和电能浪费，从而更加高效的完成对存储芯片的烧毁，即本实用新型在进行高压物理销毁时，能调节销毁电压的输出时间，达到销毁完全且节省电能的目的，以高效且彻底的销毁存储芯片。

进一步地，所述分压电路包括第一电阻r1和第二电阻r2；所述销毁电源的销毁电压端vout与所述第一电阻r1的第一端电连接，所述第一电阻r1的第二端为所述分压输出端且同时与所述第二电阻r2的第一端、所述单片机u1的中断引脚电连接，所述第二电阻r2的第二端与所述销毁电源的接地端gnd连接；所述第一电阻r1和所述第二电阻r2的阻值比大于(0.5u0-1)且小于(0.2u0-1)。

从上述描述可知，根据第一电阻r1和第二电阻r2之间的电平状态变化来判断存储芯片是否被完全销毁，从而高效且彻底的销毁存储芯片；同时，采用分压电路只是增加两个电阻，电阻的成本较低，可忽略不计，实现了在不增加成本的情况下进一步保障了存储芯片的数据安全。

进一步地，所述销毁电源的销毁电压为[20v,36v]，所述第一电阻r1和所述第二电阻r2的阻值比大于(u0/3.6-1)且小于(0.2u0-1)。

从上述描述可知，选择20v至36v的销毁电压能对存储芯片进行完全销毁，同时保证人身安全，第一电阻r1和第二电阻r2的阻值比范围进一步缩小，使得单片机u1的中断引脚在分压电路接入销毁电源时处于2.0v到3.6v之间。

进一步地，所述销毁电源包括升压芯片u2；

所述升压芯片u2的输入引脚与输入电压端vin连接，所述升压芯片u2的使能引脚与所述单片机u1的第一输入输出引脚连接，所述升压芯片u2的输出引脚与所述销毁电源的销毁电压端vout连接。

从上述描述可知，销毁电源可以直接接入20v至36v的高电压，而对于输入电压端vin不足20v至36v的高电压的情况来说，在进行物理销毁时，通过升压芯片u2将输入电压端vin的输入电压进行升压到能够销毁存储芯片的高电压，然后通过销毁电压端vout输出该高电压以对存储芯片进行物理销毁。

进一步地，该销毁电源还包括第一滤波电容c1、第二滤波电容c2、第三滤波电容c3以及第四滤波电容c4；

所述输入电压端vin同时与所述第一滤波电容c1的第一端和所述第二滤波电容c2的第一端连接，所述第一滤波电容c1的第二端和所述第二滤波电容c2的第二端同时与接地端gnd连接；

所述销毁电源的销毁电压端vout同时与所述第三滤波电容c3的第一端和所述第四滤波电容c4的第一端连接，所述第三滤波电容c3的第二端和所述第四滤波电容c4的第二端同时与接地端gnd连接。

从上述描述可知，通过滤波电容对输入电压和销毁电压进行滤波。

进一步地，该销毁电源还包括下拉电阻r3，所述升压芯片的使能引脚与所述下拉电阻r3的第一端电连接，所述下拉电阻r3的第二端与接地端gnd连接。

从上述描述可知，通过下拉电阻r3保证在没有触发销毁功能时升压芯片不会启动。

进一步地，该销毁电源还包括第一反馈电阻r4和第二反馈电阻r5，所述升压芯片u2的反馈引脚同时与第一反馈电阻r4的第一端、第二反馈电阻r5的第一端连接，所述第一反馈电阻r4的第二端与接地端gnd连接，所述第二反馈电阻r5的第二端与所述升压芯片u2的输出引脚连接。

从上述描述可知，通过两个反馈电阻r4和r5来调整输出电压的大小。

进一步地，该销毁电源还包括储能电感l1，所述储能电感l1的第一端与所述升压芯片u2的输入引脚连接且第二端与所述升压芯片u2的输出引脚连接。

从上述描述可知，储能电感l1起到能量传递的作用，以通过不断的充放电来升压。

进一步地，所述升压芯片u2的输出引脚与所述销毁电压端vout之间还设置有二极管，所述二极管的阳极与所述升压芯片u2的输出引脚连接，所述二极管的阴极与所述销毁电源连接。

从上述描述可知，二极管用于防止电容对地放电。

进一步地，所述第一电阻r1的取值范围为2kω到10kω，所述第二电阻r2的取值范围为200ω到1kω。

从上述描述可知，第一电阻r1和第二电阻r2作为分压电阻，设置在合理的取值范围内，以实现对销毁的实时监测。

本申请的存储芯片物理销毁电路主要应用于对任何存储芯片需要进行物理销毁的应用场景，以下结合具体的应用场景进行说明：

根据以上所述，并结合图1至图2，本实用新型的实施例一为：

一种存储芯片物理销毁电路，包括单片机u1、销毁电源和分压电路；销毁电源连接于分压电路的两端，销毁电源的销毁电压端vout与单片机u1的第一输入输出引脚连接，单片机u1的中断引脚与分压电路的分压输出端连接；分压电路的分压比例大于5/u0且小于2/u0，u0为销毁电源的销毁电压数值。

在本实施例中，单片机u1的型号为stc8f2k16s2，单片机u1的中断引脚为p3.3引脚，即单片机u1的p3.3引脚与分压电路的分压输出端连接，在其他等同实施例中，可根据实际需求选取不同的单片机u1进行处理并选择不同的引脚来作为中断引脚。

在本实施例中，当启动销毁电源进行存储芯片的物理销毁时，单片机u1实时监测中断引脚的电平状态，当分压电路的分压比例大于5/u0且小于2/u0，使得单片机u1的中断引脚在分压电路接入销毁电源时处于2.0v到5.0v之间，即为高电平，而当销毁完成时，销毁电源短路接地，使得单片机u1的中断引脚采集到的电平状态为低电平，从而判断出存储芯片已完全销毁。

根据以上，并结合图1至图2，本实用新型的实施例二为：

一种存储芯片物理销毁电路，在上述实施例一的基础上，提供一种分压电路的具体实现方式，其中分压电路包括第一电阻r1和第二电阻r2；销毁电源的销毁电压端vout与第一电阻r1的第一端电连接，第一电阻r1的第二端为所述分压输出端且同时与第二电阻r2的第一端、单片机u1的中断引脚电连接，第二电阻r2的第二端与销毁电源的接地端gnd连接；第一电阻r1和第二电阻r2的阻值比大于(0.5u0-1)且小于(0.2u0-1)，即使得单片机u1的中断引脚在分压电路接入销毁电源时所采集到的电平状态为高电平，并能在销毁完成时变为低电平。

对于本实施例中，销毁电源的销毁电压为[20v,36v]，第一电阻r1和第二电阻r2的阻值比大于(u0/3.6-1)且小于(0.2u0-1)，如本实施例中的销毁电源的销毁电压可以为28v，第一电阻r1为5.1kω，第二电阻r2为680ω，两者的阻值比为7.5，此时，单片机u1的中断引脚为3.3v，属于高电平。在其他等同实施例中，考虑到能实现对存储芯片的进行销毁的合理电压即可，同时针对销毁电压所设计的分压电路能够保证单片机u1的中断引脚在销毁电源处于销毁电压时能够采集到2.0v-5.0v的高电平即可。

由此，根据上述电路进行的销毁过程具体如下：

s1、单片机u1的p3.2引脚实时检测是否接收到销毁信号，若接收到，则判断销毁信号是否为物理销毁信号，若是，则启动销毁电源。

s2、单片机u1的p3.3引脚实时采集第一电阻r1和第二电阻r2之间的电平状态；

s3、单片机u1判断第一电阻r1和第二电阻r2之间的电平状态由高电平是否变为低电平，若是，则停止对当前存储芯片的物理销毁，立即执行对下一片的存储芯片进行销毁，直至所有存储芯片均销毁完成。

根据以上，并结合图1至图2，本实用新型的实施例三为：

一种存储芯片物理销毁电路，在上述实施例二的基础上，销毁电源包括升压芯片u2、四个滤波电容c1-c4、下拉电阻r3、两个反馈电阻r4和r5、储能电感l1和肖特基二极管d1；其中，升压芯片u2的输入引脚与输入电压端vin连接，升压芯片u2的使能引脚与单片机u1的第一输入输出引脚连接，升压芯片u2的输出引脚与销毁电源的销毁电压端vout连接。以在进行物理销毁时，输入电压端vin输入的电压通过升压芯片升压到能够销毁存储芯片的高压。

如图2所示，输入电压端vin同时与第一滤波电容c1的第一端和第二滤波电容c2的第一端连接，第一滤波电容c1的第二端和第二滤波电容c2的第二端同时与接地端gnd连接；同时，销毁电源的销毁电压端vout同时与第三滤波电容c3的第一端和第四滤波电容c4的第一端连接，第三滤波电容c3的第二端和第四滤波电容c4的第二端同时与接地端gnd连接。以对电压信号进行滤波；下拉电阻r3与升压芯片u2的使能引脚连接，以保证在没有触发销毁功能时升压芯片不会启动；两个反馈电阻r4和r5设置在升压芯片u2的反馈引脚上，以调整输出电压的大小；储能电感l1设置在升压芯片u2的输入引脚和输出引脚之间，起到能量传递的作用，以通过不断的充放电来升压；肖特基二极管d1的阳极与升压芯片u2的输出引脚连接，肖特基二极管d1的阴极与销毁电压端vout连接，以防止电容对地放电。

在本实施例中，如图2所示，升压芯片u2的型号为sy7304dbc，此时，升压芯片u2的输入引脚为vin引脚、使能引脚为en引脚、输出引脚包括两个lx引脚以及反馈引脚为fb引脚；其中，单片机u1的第一输入输出引脚为p2.5引脚。在其他等同实施例中，可根据实际需求选取不同的单片机u1和升压芯片u2进行处理，并根据需求选择不同的引脚进行信号输入和输出。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

综上所述，本实用新型提供的一种存储芯片物理销毁电路，当启动销毁电源进行存储芯片的物理销毁时，单片机实时监测中断引脚的电平状态，当分压电路的分压比例大于5/u0且小于2/u0，使得单片机的中断引脚在分压电路接入销毁电源时处于2.0v到5.0v之间，即为高电平，而当销毁完成时，销毁电源短路接地，使得单片机的中断引脚采集到的电平状态为低电平，从而判断出存储芯片已完全销毁，以解决了不能彻底烧毁存储芯片的问题；同时，在销毁完成的情况下，停止对当前存储芯片的物理销毁，减少不必要的时间浪费和电能浪费，从而更加高效的完成对存储芯片的烧毁，即本实用新型在进行高压物理销毁时，能调节销毁电压的输出时间，达到销毁完全且节省电能的目的，以高效且彻底的销毁存储芯片；同时，通过设置两个电阻和单片机进行销毁检测，从而根据采集的电平状态变化来判断是否销毁完成，在不增加成本的情况下进一步保障了存储芯片的数据安全，即本实用新型提供了一种在不增加成本的情况下进一步保障了存储芯片的数据安全的存储芯片物理销毁方案，能在进行高压物理销毁时，智能调节销毁电压的输出时间，达到销毁完全且节省电能的目的，以高效且彻底的销毁存储芯片。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。