一种小尺寸Latch单元电路及Flash芯片的制作方法

一种小尺寸latch单元电路及flash芯片
技术领域
1.本发明涉及半导体集成电路技术领域，尤其涉及的是一种小尺寸latch 单元电路及flash芯片。


背景技术：

2.flash 电路中存在config（配置）配置模块，用于配置flash 内部各电压参数、建立时间、功能选择等信息。而config配置模块的配置信息位，需满足上电有default值，并可更新配置信息。其中，config配置模块的配置信息位，少则32位，多则256位或更多，每一位信息位都需要一个latch单元电路存储，256位就需要256个latch 单元。
3.普通的数字库latch单元，使用的mos管较多，面积上较大，config 配置模块使用数字库latch单元，将占用过多的面积资源，不利于减小flash 整体面积的要求。如图1所示，为普通数字库的latch单元，可实现基本latch功能，共计使用mos 管19个，该latch 当中没有地址选择信号，外围还需做地址选中处理，至少还需增加一个与门处理地址选中信号，后给到ck端，固实际运用上mos管至少23个。
4.因此，现有的技术还有待于改进和发展。


技术实现要素：

5.本发明的目的在于提供一种小尺寸latch 单元电路及flash芯片，旨在解决现有的latch单元使用的mos管数量多，面积大的问题。
6.本发明的技术方案如下：一种小尺寸latch 单元电路，其中，包括：default值写入模块，在flash芯片上电时对配置信息位写入default值数据；数据写入模块，在配置信息位需更新数据时将数据写入配置信息位；数据latch模块，对配置信息位内的数据实现锁存；数据输出模块，对配置信息位内的数据实现输出；所述default值写入模块与数据latch模块连接，数据latch模块与数据写入模块连接，数据latch模块与数据输出模块连接。
7.所述的小尺寸latch 单元电路，其中，所述数据写入模块包括第一mos管nm1、第二mos管nm2、第三mos管nm3，所述第一mos管nm1的漏极与数据latch模块连接，第一mos管nm1的栅极连接写使能dump_en，第一mos管nm1的源极与第二mos管nm2的漏极连接，第二mos管nm2的源极与第三mos管nm3的漏极连接，第三mos管nm3的漏极输入数据信号din，第二mos管nm2的栅极连接第一地址选择信号ya，第三mos管nm3的栅极连接第二地址选择信号yb。
8.所述的小尺寸latch 单元电路，其中，所述第一mos管nm1、第二mos管nm2、第三mos管nm3均为nmos管。
9.所述的小尺寸latch 单元电路，其中，所述数据latch模块包括第四mos管pm1、第五mos管nm4、第六mos管pm2、第七mos管pm3、第八mos管nm5和第九mos管nm6，所述第四mos管pm1的漏极连接电源电压vdd，第四mos管pm1的源极与第五mos管nm4的漏极连接，第五mos管
nm4的源极接地，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与default值写入模块连接，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与数据输出模块2连接（本实施例中，所述第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与第一mos管nm1的漏极连接）；第六mos管pm2的漏极连接电源电压vdd，第六mos管pm2的的源极与第七mos管pm3的漏极连接，第七mos管pm3的漏极与第八mos管nm5的源极连接，第八mos管nm5的源极与第九mos管nm6的漏极连接，第九mos管nm6的源极接地，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后与第四mos管pm1的源极连接，第七mos管pm3的栅极连接第一锁存信号latch，第八mos管nm5的栅极连接第二锁存信号latch_b，所述第二锁存信号latch_b为第一锁存信号latch的取反；第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与第七mos管pm3的源极连接，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后连接数据输出模块。
10.所述的小尺寸latch 单元电路，其中，所述第四mos管pm1、第六mos管pm2、第七mos管pm3采用pmos管，第五mos管nm4、第八mos管nm5和第九mos管nm6采用nmos管。
11.所述的小尺寸latch 单元电路，其中，所述数据输出模块包括第十mos管pm4和第十一mos管nm7，所述第十mos管pm4的漏极连接电源电压vdd，第十mos管pm4的栅极和第十一mos管nm7的栅极连接在一起后与数据latch模块连接（本实施例中，第十mos管pm4的栅极和第十一mos管nm7的栅极连接在一起后与第六mos管pm2的栅极和第九mos管nm6的栅极连接点连接），第十mos管pm4的源极与第十一mos管nm7的漏极连接，第十一mos管nm7的源极接地，第十mos管pm4的源极作为数据输出端，对配置信息位内的数据实现输出。
12.所述的小尺寸latch 单元电路，其中，所述第十mos管pm4采用pmos管，第十一mos管nm7采用nmos管。
13.所述的小尺寸latch 单元电路，其中，当 default 值为1时，所述default值写入模块包括第十二mos管pm5，所述第十二mos管pm5的源极连接电源电压vdd，第十二mos管pm5的漏极与数据写入模块连接，第十二mos管pm5的漏极与数据latch模块连接，第十二mos管pm5的栅极连接第一上电控制信号prechb。
14.所述的小尺寸latch 单元电路，其中，当 default 值为0时，所述default值写入模块包括第十三mos管nm8，所述第十三mos管nm8的漏极与数据写入模块连接，第十三mos管nm8的源级连接电源地，第十三mos管nm8的栅极连接第二上电控制信号disch。
15.一种flash芯片，其中，包括如上述任一所述的小尺寸latch 单元电路。
16.本发明的有益效果：本发明通过提供一种小尺寸latch 单元电路及flash芯片，相较于传统latch 单元，本电路所使用的mos管数量极大减少，整个电路不但满足config配置模块的可配置信息位的基本的功能：上电有default 值、可更新数据；同时还减小了整体latch 单元电路的尺寸，继而减小flash芯片面积的消耗。
附图说明
17.图1是现有技术中数字库default 值为1 的latch 单元。
18.图2是本发明中default 值为1 的小尺寸latch 单元电路的示意图。
19.图3是本发明中default 值为0 的小尺寸latch 单元电路的示意图。
20.图4是本发明中小尺寸latch 单元电路的时序图。
具体实施方式
21.下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
22.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
23.如图2和图3所示，一种小尺寸latch 单元电路，包括：default值写入模块1，在flash芯片上电时对配置信息位写入default值数据；数据写入模块2，在配置信息位需更新数据时将数据写入配置信息位；数据latch模块3，对配置信息位内的数据实现锁存；数据输出模块4，对配置信息位内的数据实现输出；所述default值写入模块1与数据latch模块3连接，数据latch模块3与数据写入模块4连接，数据latch模块3与数据输出模块2连接。
24.在某些具体实施例中，所述数据写入模块2包括第一mos管nm1、第二mos管nm2、第三mos管nm3，所述第一mos管nm1的漏极与数据latch模块3连接，第一mos管nm1的栅极连接写使能dump_en，第一mos管nm1的源极与第二mos管nm2的漏极连接，第二mos管nm2的源极与第三mos管nm3的漏极连接，第三mos管nm3的漏极输入数据信号din，第二mos管nm2的栅极连接第一地址选择信号ya，第三mos管nm3的栅极连接第二地址选择信号yb。
25.在某些具体实施例中，所述第一mos管nm1、第二mos管nm2、第三mos管nm3均为nmos管。
26.在某些具体实施例中，所述数据latch模块3包括第四mos管pm1、第五mos管nm4、第六mos管pm2、第七mos管pm3、第八mos管nm5和第九mos管nm6，所述第四mos管pm1的漏极连接电源电压vdd，第四mos管pm1的源极与第五mos管nm4的漏极连接，第五mos管nm4的源极接地，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与default值写入模块1连接，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与数据输出模块2连接（本实施例中，所述第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与第一mos管nm1的漏极连接）；第六mos管pm2的漏极连接电源电压vdd，第六mos管pm2的的源极与第七mos管pm3的漏极连接，第七mos管pm3的漏极与第八mos管nm5的源极连接，第八mos管nm5的源极与第九mos管nm6的漏极连接，第九mos管nm6的源极接地，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后与第四mos管pm1的源极连接，第七mos管pm3的栅极连接第一锁存信号latch，第八mos管nm5的栅极连接第二锁存信号latch_b，所述第二锁存信号latch_b为第一锁存信号latch的取反；第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与第七mos管pm3的源极连接，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后连接数据输出模块4。
27.在某些具体实施例中，所述第四mos管pm1、第六mos管pm2、第七mos管pm3采用pmos
管，第五mos管nm4、第八mos管nm5和第九mos管nm6采用nmos管。
28.在某些具体实施例中，所述数据输出模块4包括第十mos管pm4和第十一mos管nm7，所述第十mos管pm4的漏极连接电源电压vdd，第十mos管pm4的栅极和第十一mos管nm7的栅极连接在一起后与数据latch模块3连接（本实施例中，第十mos管pm4的栅极和第十一mos管nm7的栅极连接在一起后与第六mos管pm2的栅极和第九mos管nm6的栅极连接点连接），第十mos管pm4的源极与第十一mos管nm7的漏极连接，第十一mos管nm7的源极接地，第十mos管pm4的源极作为数据输出端，对配置信息位内的数据实现输出。
29.在某些具体实施例中，所述第十mos管pm4采用pmos管，第十一mos管nm7采用nmos管。
30.在某些具体实施例中，所述default值写入模块1如下设置：实施例1如图2所示，当 default 值为1时，所述default值写入模块包括第十二mos管pm5，所述第十二mos管pm5的源极连接电源电压vdd，第十二mos管pm5的漏极与数据写入模块2连接（本实施例中，第十二mos管pm5的漏极与第一mos管nm1的漏极连接），第十二mos管pm5的漏极与数据latch模块连接，第十二mos管pm5的栅极连接第一上电控制信号prechb。
31.在某些具体实施例中，所述第十二mos管pm5采用pmos管。
32.实施例2如图3所示，当 default 值为0时，所述default值写入模块包括第十三mos管nm8，所述第十三mos管nm8的漏极与数据写入模块2连接（本实施例中，第十三mos管nm8的漏极与第一mos管nm1的漏极连接），第十三mos管nm8的源级连接电源地，第十三mos管nm8的栅极连接第二上电控制信号disch。
33.在某些具体实施例中，所述第十三mos管nm8采用nmos管。
34.本技术方案中，所述mos管均采用最小尺寸的mos管。
35.如图4所示，是本小尺寸latch 单元电路的控制时序图，本小尺寸latch 单元电路不但满足config配置模块的可配置信息位的基本的功能，上电有default 值、可更新数据；同时还减小了整体latch 单元电路的尺寸，减小flash芯片面积的消耗。
36.本技术方案还保护一种flash芯片，包括如上述所述的小尺寸latch 单元电路。
37.在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
38.另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
39.再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
40.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
41.以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。