一种存储器阵列的编程方法、编程电路和存储器芯片与流程

本申请各实施例属于非易失性存储器件领域，具体涉及一种存储器阵列的编程方法、编程电路和存储器芯片。

背景技术：

在非易失性NOR闪存(Flash)中，SONOS(具有Silicon-Oxide-Nitride-Oxide-Silicon五层结构)技术得到了广泛的应用。它通过在氮化物(Nitride)层吸收电子实现非易失的存储，和基于Floating gate的NOR闪存不同，它的编程(又称为写，Program，注入电子)和擦除(Erase，释放电子)都利用Fowler-Nordheim量子隧道效应。这项技术的原始专利是美国的US7859904，展示了SONOS管的结构和编程方法。通过在字线/栅极上加负电压擦除，通过在字线上加正电压(此时栅极下面形成导通沟道，电压可以通过漏极控制)，并分别在位线/漏极施加编程电压和抑制电压有选择地对某些存储单元编程。

处在擦除(存储0)和编程(存储1)状态的SONOS管，具有不同的阈值电压，处于不同温度下大量存储单元的阈值电压分布，两种状态下阈值电压分别在-1V和1V附近，阈值电压是导通SONOS管需要的最低栅极电压。US7859904提出的读方法是对字线/栅极施加0电压，此时处在0状态下的单元可以导通，1状态下的单元不能导通，这种读方法遇到的问题是：处于0状态的SONOS具有负的阈值电压，在试图读取一个存储单元时，在同一列未被选中行的大量存储单元会漏电，严重干扰读出信号，这个漏电可以用未选中字线上低得多的负电压去抑制，但负电压太低就会有擦除效应，造成未被读取的存储单元的不稳定。

擦除方法也有问题，因为擦除是在字线加负电压，对同一行上所有的单元都有擦除效应，无论其原来的状态是0还是1。如果是前者，继续进行擦除可能会把它至于一个过度擦除的状态，导致漏电问题更严重。

为了防止过度擦除，美国专利US7859904提出分三步编程，1：擦除，2：用低电压对同一行所有单元“软编程(Soft Program Operation)”，解除部分单元的过度擦除。3：有选择的编程。第2步有时也会先在擦除前做，叫做Preprogramming。这样无疑使原来就很慢的编程过程变得更长；并且，由于历史的不同，每个存储单元的编程结果难免有一些差异。

为了解决读时漏电问题，美国US7859904提出每个存储单元再串联一个普通的NMOS管，称为选择管，每一行增加一条连接所有NMOS管栅极的选择字线。读操作时选中的行选择字线置高打开NMOS管，其余的行置0关断NMOS管阻止漏电。但这样显著地增加的存储单元面积和芯片成本。

另外，每一个存储单元在0和1状态下的阈值电压会有所不同(如图4)，虽然大部分都在-1V和1V附近，少数会有较大的偏离。但这少数存储单元如果发生读写错误，对于一个存储芯片仍然是不可接受的，这样，几乎没有空间选择让两种状态的阈值电压更接近。

技术实现要素：

本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请提供了一种存储器阵列的编程方法及编程电路和存储器芯片。

第一方面，本申请实施例提供了一种存储器阵列的编程方法，所述存储器阵列包括按行和列布置的多个存储单元，所述方法包括：

对选中的存储器阵列的行的字线施加第一参考电压，对未选中的存储器阵列的行的字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；

对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的第一电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压；

维持源极线和位线为第一电压差，监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号；

当需要把存储单元设置到擦除状态时，编程时将所述电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，停止编程使得存储单元不再处于过度擦除状态；当需要把存储单元设置到其它状态时，编程时将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，停止编程。

与现有技术相比，本申请第一方面提供的实施例通过监控与存储单元的源极连接的源极线或与漏极连接的位线上的电流，并将所述电流转换成电压输出信号；当需要把存储单元设置到擦除状态时，编程时将所述电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，停止编程使得存储单元不再处于过度擦除状态；当需要把存储单元设置到其它状态时，编程时将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，停止编程。本发明提供了避免过度擦除同时精确控制编程目标的方法，通过本申请的方案可以有效监控存储单元编程状态，解决了存在过度擦除状态的情况。

第二方面，本申请实施例提供了一种存储器阵列的编程电路，所述电路包括，存储器阵列和监控电路，所述存储器阵列与所述监控电路连接；

所述存储器阵列包括按行和列布置的多个存储单元；

所述监控电路与所述存储器阵列中的存储单元的源极连接的源极线或与漏极连接的位线一一对应连接，所述监控电路用于监控所述源极线或所述位线上的电流，并将所述电流转换为电压输出信号，当需要把存储单元设置到擦除状态时，编程时所述监控电路还用于将所述电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，停止编程使得存储单元不再处于过度擦除状态；当需要把存储单元设置到其它状态时，编程时所述监控电路还用于将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，停止编程。

与现有技术相比，本申请第二方面提供的实施例的有益效果与第一方面相同，在此不再赘述。

第三方面，本申请还提供了一种存储器芯片，所述存储器芯片包括第二方面任一项技术方案所述的编程电路，且所述存储器器芯片中包括按行和列布置的多个存储单元，存储单元为一个SONOS管。

与现有技术相比，本申请第三方面提供的实施例的有益效果与第一方面相同，在此不再赘述。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：

图1为本申请一个具体实施例中提供的SONOS管的结构图；

图2为本申请一个具体实施例中提供的一种存储器阵列的示意图；

图3为本申请一个具体实施例中提供的一种存储器阵列编程方法的流程图；

图4为现有技术中存储器阵列中的存储单元擦除和编程状态下的阈值电压分布图；

图5为本申请一个具体实施例中提供的一种存储器阵列编程电路的结构图；

图6为本申请一个具体实施例中提供的一种存储器阵列编程电路的结构图；

图7为本申请一个具体实施例中提供的一种存储器阵列编程电路的结构图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

根据本申请的某些实施例，SONOS管中电荷俘获层是绝缘层。按照惯例，SONOS代表“半导体-氧化物-氮化物-氧化物-半导体”，其中第一个“半导体”是指沟道区材料，第一个“氧化物”是指隧道介质层，“氮化物”是指电荷、捕获介电层，第二“氧化物”是指顶部介电层(也称为阻挡介电层)，第二“半导体”是指栅极层。然而，SONOS管不限于这些特定材料，并且可以使用其他材料层。

图1示出了根据本申请实施例的基于N型的示例性SONOS管的横截面。SONOS管包括P型硅衬底101，其具有N 源极和N 漏极扩散层102，其限定沟道区域，紧靠沟道区域103上方为约2nm厚的氧化物薄层104，称为隧道介质层。紧接在隧道介质物层上方的是约100nm厚的氮化物层105。紧接在氮化物层上方为另一个约3至10nm厚的氧化物层106，称为阻挡介质层。隧道介质层，氮化物层和阻挡介质物层一起被称为ONO叠层108。紧接在阻挡介质物层上方的是控制栅极107，其通常由多晶硅制成。

图2为一具体实施例提供的一种存储器阵列的示意图，在图2中，每个存储单元包括SONOS管200，本申请提供的存储器阵列由多个行(行0-行m和多个列(列0-列n)存储单元组成，同一行中SONOS管的栅极共享公共控制字线CG，本申请提供的存储器阵列中共有m条公共控制字线CG，分别为公共控制字线CG0～CGm，公共控制字线CG0～CGm用于对每个存储单元执行编程操作；所有列中的每个SONOS管的源极共享公用源极线CSL，作为本申请的另外的实施例，也可以每个列中的每个SONOS管的源极共享单独的每个列的公共源极线；每个列中的每个SONOS管的漏极共享单独的每个列的公共位线BL，本申请提供的存储器阵列中共有n条公共位线BL，分别为公共位线BL0～BLn，与其他类型的非易失性存储器一样，SONOS型存储器中的读取和写入操作是逐行执行的。

图2为本发明实施例中的存储器阵列结构，但是作为本发明的实施例，不限于图2的存储器阵列结构。

图3为本发明实施例提供的一种存储器阵列的编程方法，所述存储器阵列包括按行和列布置的多个存储单元，本实施例中的存储器阵列结构为图2所示，所述方法具体包括以下步骤：

步骤S301，对选中的存储器阵列的行的字线施加第一参考电压，对未选中的存储器阵列的行的字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；

需要说明的是，对于选中编程的行的字线置于高电位(优选4.4V -15％)，对于未选中的行的字线电压置于低电位(优选-2.3V -15％)以避免其数据被干扰。

步骤S302，对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的第一电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压；

需要说明的是，对于该选中的行上需要编程的存储单元，在位线上施加编程电压(-3.1V -15％)，对于该选中的行不需要编程的存储单元，在位线上施加编程抑制电压(通常在 1V左右)。

步骤S303，维持源极线和位线为第一电压差，监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号；

步骤S304，当需要把存储单元设置到擦除状态时，编程时将所述电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，停止编程使得存储单元不再处于过度擦除状态；当需要存储单元设置到其它状态时，编程时将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，停止编程。

需要说明的是，在源极线施加一个电压，和位线有一个小的电压差ΔP(绝对值<200mV，正负都可以)，使得在编程的同时位线和源极线会有一个小电流，此时SONOS管工作在线性区，每一路编程器配置一个电荷积分器和一个监测控制器，待写入的数据对应于一个特定的电荷注入量、特定的电导以及在电压差ΔP下的电流，监测控制器将待写入的数据转化成一个目标电流，当通过电荷积分器将积累的电荷转换为电压输出信号达到预期值时，停止编程操作(把位线置于抑制编程电压)。

对于设置到擦除状态的存储单元，不使用编程抑制电压，而是使用上述监控方法，确保电压输出信号达到擦除状态预设值时，停止编程使得存储单元不再处于过度擦除状态，位线/源极线电压的选择要确保在规定时间内可以完成编程。

作为本申请的一个优选实施例，为了抑制处于擦除状态的存储单元漏电，未选中行的存储单元的栅极连接的字线电压设定为负值，优选-1.5V---2.5V之间。

作为本申请的一个优选实施例，把擦除状态的阈值电压提高，从-1V左右提高到，优选-0.5V--0V。

作为本申请的优先实施例，本申请将擦除状态的阈值电压提高，从-1V左右提高至-0.5V--0V之间，提高了擦除状态的阈值电压，除了可以成功避免读取状态下存储单元的漏电，同时不必担心和编程(‘1’)状态下的存储单元阈值电压过于接近而难以分辨，本申请的技术方案还具有以下优势：1、擦除阈值电压和编程阈值电压差别变小，擦除和编程的速度都会提高；2、制约SONOS管寿命的主要因素是在编程过程中电子会嵌入到氧化层内，使得两个状态下的阈值电压都升高，提升擦除状态的阈值电压留足最低阈值电压上升的空间，结合存储器阵列的擦除操作监控，会大幅度地提高使用寿命。

需要说明的是的，在本申请中，对存储器阵列进行读操作时，选中行的字线电压提高，从0V提高到最高可能的阈值电压附近 -15％，就可以有效解决漏电问题。

基于上述编程方法，本发明设计的存储单位为SONOS管，不需要增加一个选择管NMOS管来控制漏电。因为通过未选中行的存储单元的栅极连接的字线电压的设置可以抑制处于擦除状态的存储单元漏电，所以无需进行增大芯片面积在设置一个NMOS管来控制漏电。与现有技术相比，本发明比增加一个选择管的存储单元的技术成本更低；且没有传统单SONOS管的漏电问题，从而可以有更高的读取速度，比现有计算中的三阶段擦除-编程的方法速度更快。

图4为现有技术中存储器阵列中的存储单元擦除和编程状态下的阈值电压分布图，如图4所示，每一个存储单元在擦除(‘0’)和编程(‘1’)状态下的阈值电压会有所不同，虽然大部分都在-1V和1V附近，少数会有较大的偏离，但这少数单元如果发生读写错误，对于一个存储芯片仍然是不可接受的。这样，几乎没有空间选择让两种状态的阈值电压更接近，否则图4中的两个峰会接触。本发明提供的编程方法不但避免的过度擦除问题，对每一个编程的存储单元进行单独监控，也避免了编程后的阈值电压分布在如图4所示的比较宽的范围，所有在同样状态下的存储单元的阈值电压都一致。控制了阈值电压的分布，使得在设计上可以选择让擦除(‘0’)和编程(‘1’)两个状态的阈值电压更接近，仍然可以在读取时分辨两个状态。

本发明提供了避免过度擦除同时精确控制编程目标的方法，这样传统单SONOS管存储器阈值电压的双峰分布可以极大程度地收窄。这样处于擦除(‘0’)状态的阈值电压可以提升至接近0V而避免读取状态下的漏电，同时不必担心和编程(‘1’)状态下的存储单元的阈值电压过于接近而难以分辨。在对存储单元的读取操作时，选中行的字线置于0V-0.5V之间，未选中行置于-1.5---2.5V之间，就可以有效解决漏电问题。

图5为本发明实施例提供的一种编程电路，具体编程电路的结构及具体的工作过程如下文进行描述。

图5为本发明一个实施例提供的一种编程电路的结构图，本发明提供了避免过度擦除同时精确控制编程目标的电路，该编程电路适用于源极线SL和位线BL平行的SONOS型存储器阵列，图5中，存储器阵列500包括按行和列布置的存储单元，编程电路包括监控电路502，监控电路502与存储单元的源极连接的源极线SL0～SLn一一对应连接或与存储单元的漏极连接的位线BL0-BLn一一对应连接，对每一个存储单元单独监控，图5中只是示出了监控电路502与存储单元的源极连接的源极线一一对应连接。每个位线BL0-n分别施加电压VB0-VBn，VB0-n Δ作为每一个监控电路502的参考电压，监控电路502用于监控所述源极线或所述位线上的电流，并将所述电流转换为电压输出信号，当需要把存储单元设置到擦除状态时，编程时所述监控电路502还用于将所述电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，通过开关控制编程电路停止编程使得存储单元不再处于过度擦除状态；也就是说，在编程的过程中，可以对处于过度擦除的存储单元注入电荷，纠正处于过度擦除的存储单元。当需要把存储单元设置到其它状态时，编程时所述监控电路502还用于将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，通过开关控制编程电路停止编程。

图6为本发明另一个实施例提供的一种编程电路的结构图，本发明提供了避免过度擦除同时精确控制编程目标的电路，如图6所示，该监控电路适用于源极线SL和位线BL平行的SONOS型存储器阵列，具体的编程电路中的监控电路602包括，电荷积分器603和监测控制器604，对每一个存储单元进行单独监控，电流测量器603的输入端分别与存储单元的源极连接源极线SL0和SLn-1一一对应连接，每个位线BL0-n分别施加电压VB0-VBn，VB0-n Δ作为每一个电荷积分器603的参考电压，电荷积分器603的输出端与监测控制器604连接，所述电荷积分器603将积累的电荷转换为电压输出信号，所述监测控制器604通过给定时间内积累的电荷来测量电流，结束一次测量后重置电荷积分器；当需要把存储单元设置到擦除状态时，编程时监测控制器604用于将电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，通过开关控制编程电路停止编程使得存储单元不再处于过度擦除状态；也就是说，在编程的过程中，可以对处于过度擦除的存储单元注入电荷，纠正处于过度擦除的存储单元。当需要把存储单元设置到其它状态时，编程时所述监控电路602还用于将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，通过开关控制编程电路停止编程。

如图7为本发明另一个实施例提供的一种编程电路的结构图，本发明提供了避免过度擦除同时精确控制编程目标的电路，如图7所示，监测电路也可以接到被选中需要编程的存储单元的漏极连接的位线BL上，这个实施例适用于共享源极线的SONOS阵列，每一条被选中需要编程的存储单元的漏极连接的位线BL连接到电荷积分器703的输入端，公共源极线CSL施加电压VB，VB Δ作为每一个电荷积分器703的参考电压，编程电路中的监控电路702包括，电荷积分器703和监测控制器704，对每一个存储单元进行单独监控，电荷积分器703的输入端分别与存储单元的源极连接源极线SL0和SLn-1一一对应连接，电荷积分器703的输出端与监测控制器704连接，所述电荷积分器703将积累的电荷转换为电压输出信号，所述监测控制器704通过给定时间内积累的电荷来测量电流，结束一次测量后重置电荷积分器；当需要把存储单元设置到擦除状态时，编程时监测控制器704用于将电压输出信号与擦除状态预设值进行对比，当电压输出信号达到擦除状态预设值时，通过开关控制编程电路停止编程使得存储单元不再处于过度擦除状态；也就是说，在编程的过程中，可以对处于过度擦除的存储单元注入电荷，纠正处于过度擦除的存储单元。当需要把存储单元设置到其它状态时，编程时所述监控电路702还用于将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当电压输出信号达到参考电压值，通过开关控制编程电路停止编程操作。本申请还提供了一种存储器芯片，所述存储器芯片包括上述的编程电路，且所述存储器器芯片中包括按行和列布置的多个存储单元，每个存储单元为一个SONOS管。

在对存储器芯片进行读操作时，选中行字线电压为0-0.5V，未选中行的电压为-1.5V--2.5V，可以有效解决漏电问题。

本申请在对存储器芯片进行擦除操作时，擦除时间的设定以确保存储单元至少达到擦除状态。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。