独立存储校准数据的扩展模块、组件和组件校准方法与流程

1.本发明涉及一种独立存储校准数据的扩展模块、组件和组件校准方法。


背景技术：

2.在工业运动控制领域，某些产品需要设计成主模块即可独立工作、又可以支持扩展模块式的架构。扩展模块拥有扩展的数个通道的模拟量输入或模拟量输出功能。出于降低成本的考虑，希望扩展模块上的模拟电路共用主模块上的adc采样电路，扩展模块上只保留信号调理电路和端口保护电路即可。
3.例如，在模拟量输入的情况下，为了达到产品模拟量精度的要求，产线需要对每一个产品做校准。但是每个通道的整个回路的校准数据即和主模块有关，又和扩展模块有关，校准数据该存在哪个板卡上就成了一个问题。简言之，无论是将校准数据存在主模块上还是存在扩展模块上，都必须让扩展模块和主模块以固定的搭配的模式销售，用户不能替换同型号的其他扩展模块，这在用户使用便利性上是非常不好的。
4.作为一个替代的方案，也在扩展模块上单独再做上额外的adc采样电路或者dac输出电路，使得扩展模块上的模拟量通道的校准数据只与扩展模块上的元器件有关，而与主模块完全无关。此时可以将扩展模块的校准数据存储在扩展模块的存储器上。但，这种替代方案的硬件成本非常高。


技术实现要素：

5.针对上述需求，本发明提出了一种全新的解决方案，使得主模块和扩展模块构成的组件既可以共用主模块的adc采样电路，又允许灵活切换不同的扩展模块。既能提供足够的灵活性，又能降低制造和使用成本。本发明可以应用于各种工业测量或者控制设备上，如变频器、plc、dcs、各种测量仪表。
6.根据本发明的一个方面，提供了一种独立存储校准数据的扩展模块，包括：
7.第一接口，适于接收来自外部的第一输入信号；
8.第二接口，适于输出所述扩展模块的第一输出信号；
9.信号处理电路，连接于所述第一接口和所述第二接口之间，以及
10.第一存储器，所述第一存储器内存储第一校准数据，所述第一校准数据与所述扩展模块相关联。在扩展模块中独立存储第一校准数据有助于主模块更换不同的扩展模块，且不需要反复校准。
11.根据本发明的一个实施例，在上述的扩展模块中，所述第一校准数据至少包括所述扩展模块的斜率以及所述扩展模块的截距。
12.根据本发明的一个实施例，在上述的扩展模块中，所述扩展模块的所述第一输入信号和第一输出信号之间的转换关系是线性的。
13.根据本发明的另一方面，提供了一种组件，包括主模块和扩展模块，其中
14.所述扩展模块进一步包括：
15.第一接口，适于接收来自外部的第一输入信号；
16.第二接口，适于输出所述扩展模块的第一输出信号；
17.信号处理电路，连接于所述第一接口和所述第二接口之间，以及
18.第一存储器，所述第一存储器内存储第一校准数据，所述第一校准数据与所述扩展模块相关联；
19.所述主模块进一步包括：
20.第三接口，适于与所述扩展模块的第二接口对接；
21.第二存储器，所述第二存储器内存储第二校准数据，所述第二校准数据与所述主模块相关联，
22.控制器，适于与所述扩展模块的第一存储器通信，以读取所述第一校准数据。
23.一方面，本发明的扩展模块可以共用主模块上的adc采样电路，降低扩展模块的制造成本。另一方面，本发明可以方便主模块更换不同的扩展模块，且不需要反复校准。
24.根据本发明的一个实施例，在上述的组件中，所述主模块上进一步设置有adc采样电路，所述adc采样电路由所述主模块和所述扩展模块共用。
25.根据本发明的一个实施例，在上述的组件中，所述第二校准数据至少包括所述主模块的斜率和所述主模块的截距。
26.根据本发明的一个实施例，在上述的组件中，所述主模块进一步包括适于接收来自外部的第二输入信号的第四接口。
27.根据本发明的一个实施例，在上述的组件中，所述主模块和扩展模块的从输入信号到输出信号的转换关系都是线性的。
28.根据本发明的一个实施例，在上述的组件中，所述主模块上设置有第五接口，所述扩展模块上设置有与所述第五接口相对应的第六接口，其中所述控制器与所述扩展模块的第一存储器基于i2c或者spi通信协议经由所述第五接口和第六接口进行通信。
29.根据本发明的又一方面，提供了一种组件校准方法，所述组件包括主模块和扩展模块，所述组件校准方法包括：
30.在所述主模块和扩展模块彼此连接形成的所述组件上电时，所述主模块的控制器读取所述扩展模块上的第一存储器内存储的第一校准数据，其中所述第一校准数据与所述扩展模块相关联；
31.所述主模块的控制器读取所述主模块上的第二存储器内存储的第二校准数据，其中所述第二校准数据与所述主模块相关联；
32.将所述第一校准数据和第二校准数据结合，以形成第三校准数据；
33.将所述第三校准数据存储于所述主模块上作为所述组件的校准数据。
34.根据本发明的一个实施例，在上述的组件校准方法中，所述第一校准数据至少包括所述扩展模块的斜率以及所述扩展模块的截距，且所述第二校准数据至少包括所述主模块的斜率和所述主模块的截距。
35.根据本发明的一个实施例，在上述的组件校准方法中，所述第三校准数据包括总斜率和总截距，其中所述总斜率是所述扩展模块的斜率同所述主模块的斜率的乘积，其中所述总截距是所述扩展模块的截距同所述主模块的斜率的乘积与所述主模块的截距之和。
36.根据本发明的一个实施例，在上述的组件校准方法中，所述主模块和扩展模块的
从输入信号到输出信号的转换关系都是线性的。
37.应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。
附图说明
38.包括附图是为提供对本发明进一步的理解，它们被收录并构成本技术的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
39.图1示出了根据本发明的组件的一个实施例的结构框图。
40.图2示出了根据本发明的组件校准方法的一个实施例的流程图。
41.附图标记说明：
42.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
扩展模块
43.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一接口
44.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二接口
45.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
信号处理电路
46.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一存储器
47.20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
主模块
48.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三接口
49.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二存储器
50.203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制器
51.204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
adc采样电路
52.205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四接口
53.206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
多路复用器
具体实施方式
54.现在将详细参考附图描述本发明的实施例。现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。
55.参考附图来更详细地讨论本发明的基本原理和优选实施例。首先，如图1所示，本发明的独立存储校准数据的扩展模块10主要包括：第一接口101、第二接口102、信号处理电路103和第一存储器104。
56.第一接口101适于接收来自外部的第一输入信号(vi)。第二接口102适于输出扩展模块10的第一输出信号(vo)。信号处理电路103连接于第一接口101和第二接口102之间。例如，在图1所示的实施例中，该信号处理电路103由一个运算放大器(opa)和端口保护电路构成，但本发明不限于此。第一存储器104例如可以采用电可擦只读存储器(eeprom)。较佳的，可以采用具有来自microchip的11aa010t芯片的eeprom，其只有三个pin脚，分别是vcc、gnd和i2c通信，因此只用了1根线便可以实现主模块与扩展模块上eeprom的通信。根据本发明，
该第一存储器104内存储有与扩展模块10相关联的第一校准数据。作为一个优选实施例，该第一校准数据仅与扩展模块10相关联，而与同扩展模块10相连接的主模块无关。例如，第一校准数据至少包括扩展模块10的斜率以及扩展模块10的截距。这样，才能允许将扩展模块同主模块进行对接，同时不必重复校准。上述技术方案的优势将在以下结合主模块进行的描述中变得更加明晰。
57.图1所示的是由扩展模块10和主模块20构成的一个组件。除了以上讨论的扩展模块10之外，组件中的主模块20主要包括：第三接口201、第二存储器202和控制器203。
58.其中，第三接口201适于与扩展模块10的第二接口102对接，以接收来自扩展模块10的第一输出信号(vo)。第二存储器202内存储有与主模块相关联的第二校准数据。优选的，该第二校准数据仅与主模块20相关联，而与同该主模块20相连接的扩展模块无关。与第一校准数据类似，该第二校准数据至少包括主模块20的斜率和主模块20的截距。控制器203，例如mcu，适于与扩展模块10的第一存储器104通信，例如通过i2c或者spi等通信方式，以读取上述的第一校准数据。作为一个示例，可以在主模块20上增设一个第五接口，并在扩展模块10上增设与该第五接口相对应的第六接口。上述的控制器203与扩展模块10的第一存储器104基于i2c或者spi通信协议经由该第五接口和第六接口进行通信。本发明的组件采用了将主模块和扩展模块的校准数据分开存储的方案。
59.在图1所示的组件中，主模块20上可以进一步设置有adc采样电路204。在根据本发明的方案中，adc采样电路204是由主模块20和扩展模块10共用的。即，扩展模块10中可以省去adc采样电路结构，而仅保留信号处理和端口保护电路，从而降低成本。
60.此外，该主模块20还可以包括适于接收来自外部的第二输入信号(例如模拟信号)的第四接口205以及连接在adc采样电路204和第三、第四接口201、205之间的多路复用器206等等。
61.以下，基于图1所示的组件的结构，详细讨论本发明的组件的运行原理。作为一个前提，本发明中的主模块20和扩展模块10的从输入信号到输出信号的转换关系都是线性的。以下以输入信号为电压为例做论述：
62.扩展模块10上从输入到输出的关系式如下：
63.vo＝gain1*vi offset1；
64.其中，vo是扩展模块10的输出电压(上述的第一输出信号)，vi是扩展模块10的输入电压(上述的第一输入信号)，gain1是扩展模块10的斜率,offset1是扩展模块10的截距。如以上已讨论的，将gain1和offset1作为第一校准数据存储在扩展模块10的第一存储器104中。
65.主模块20的从输入到输出的关系式如下：
66.adc_code＝gain2*vo offset2；
67.其中，adc_code是模数转换(adc)电路最终转换的数字码值，gain2是主模块20的斜率，offset2是主模块20的截距。如以上已讨论的，将gain2和offset2作为第二校准数据存储在主模块20的第二存储器202中。
68.那么组件的总转化关系是：
69.adc_code＝gain1*gain2*vi offset1*gain2 offset2；
70.令gain＝gain1*gain2,offset＝offset1*gain2 offset2；
71.则adc_code＝gain*vi offset。
72.即，可以通过该总转化关系，得到组件的第三校准数据，该第三校准数据包括总斜率(gain)和总截距(offset)，其中总斜率是扩展模块的斜率同主模块的斜率的乘积，其中总截距是扩展模块的截距同主模块的斜率的乘积与主模块的截距之和。
73.基于上述转化关系，就允许通过扩展模块10的第一存储器104中存储的第一校准数据和主模块20的第二存储器202中存储的第二校准数据，来得到组件的第三校准数据。由于第一校准数据仅与扩展模块10有关且第二校准数据仅与主模块20有关，因此可以允许不同扩展模块10和主模块20的连接。此外，该方案还无需重复进行校准，只需要在主模块和扩展模块对接后进行一次运算即可得到组件的总校准数据。
74.以下结合图2来详细讨论根据本发明的组件校准方法300的一个实施例。该组件校准方法300主要包括以下步骤：
75.步骤s301：在主模块和扩展模块彼此连接形成的组件上电时，主模块的控制器读取扩展模块上的第一存储器内存储的第一校准数据，其中第一校准数据与扩展模块相关联；
76.步骤s302：主模块的控制器读取主模块上的第二存储器内存储的第二校准数据，其中第二校准数据与主模块相关联；
77.步骤s303：将第一校准数据和第二校准数据结合，以形成第三校准数据；
78.步骤s304：将第三校准数据存储于主模块上作为组件的校准数据。
79.上述步骤s301可以是在每次组件上电时都执行，以让主模块20读取扩展模块10上第一存储器里的这部分校准数据，然后把两部分校准数据结合在一起产生第三校准数据，然后将新的第三校准数据存储在主模块上，然后用其参与运算即可。需要注意的是，本发明对步骤s301和步骤s302的顺序不作限定。
80.综上，本发明的上述技术方案允许客户自由搭配主模块和扩展模块，又实现了低成本的需求。
81.本领域技术人员可显见，可对本发明的上述示例性实施例进行各种修改和变型而不偏离本发明的精神和范围。因此，旨在使本发明覆盖落在所附权利要求书及其等效技术方案范围内的对本发明的修改和变型。