技术领域本发明涉及一种电子装置、压力传感器、高度计、电子设备以及移动体。
背景技术：
已知一种电子装置，其具有使用半导体制造工艺而形成的空洞部(例如，参照专利文献1)。作为这种电子装置的一个示例，例如可列举出专利文献1中所记载的电子装置，该电子装置包括：基板；被配置在基板的上方的功能元件；和划分形成收纳有功能元件的空洞部的覆盖结构体，覆盖结构体具有：具有与空洞部连通的贯穿孔并且被配置在空洞部的上方的第一覆盖层；与被配置在第一覆盖层的上方并且封堵第一覆盖层的贯穿孔的第二覆盖层。此处，空洞部通过经由第一覆盖层的贯穿孔的蚀刻而被形成。此外，在专利文献1所记载的电子装置中，覆盖结构体具有在俯视观察时呈对功能元件进行包围的形状的包围壁。该包围壁通过第一金属层以及第二金属层从基板侧起以第一金属层、第二金属层的顺序依次被层叠而构成。而且，第二金属层与第一覆盖层被形成为一体。但是，在专利文献1所记载的电子装置中，由于在第一金属层与第二金属层之间配置有通孔配线，因此存在如下的问题，即，在第二金属层(第一覆盖层)上会按照通孔配线的形状而形成有高低差，该高低差会成为第二金属层的裂纹的产生原因。例如，在发生了气压变化时等，应力会集中于第二金属层的高低差处，从而会在第二金属层中产生裂纹。当在第二金属层中产生裂纹时，会变得容易发生第一覆盖层以及第二覆盖层的压溃，或者在通过经由第一覆盖层的贯穿孔的蚀刻而形成空洞部时，蚀刻液侵入非预期的位置处从而产生空洞部的真空泄漏或包围壁的强度不足等问题。专利文献1：日本特开2013-45893号公报
技术实现要素：
本发明的目的在于，提供一种具有优异的可靠性的电子装置，此外，提供具备所涉及的电子设备的压力传感器、高度计、电子设备以及移动体。这样的目的通过如下的本发明而被达成。应用例1本发明的电子装置，其特征在于，具备：基板；壁部，其以在对所述基板进行俯视观察时呈环状的方式而被配置在所述基板的一面侧；通孔配线，其被配置在所述基板的所述一面侧；覆盖层，其相对于所述壁部而处于与所述基板的相反的一侧，并以在俯视观察时与所述通孔配线分离的方式而被配置，并且与所述基板以及所述壁部一起构成了内部空间。根据这样的电子装置，由于覆盖层以在俯视观察时与通孔配线分离的方式而被配置，因此能够防止或缓解在覆盖层上按照通孔配线的形状而形成高低差的情况。因此，能够防止或缓解在覆盖层中产生裂纹的情况。由此，能够提供具有优异的可靠性的电子装置。应用例2在本发明的电子装置中，优选为，所述覆盖层具有贯穿孔。由此，在制造电子装置时，能够将贯穿孔作为释放孔(releasehole)来使用，并且通过经由释放孔的蚀刻(释放蚀刻(releaseetching))来形成内部空间。此外，在通过这样的蚀刻来形成内部空间时，如果在覆盖层上产生高低差或裂纹，则蚀刻液会侵入到非预期的位置处从而产生内部空间的真空泄漏或壁部的强度不足等问题。因而，当在这样的电子装置中应用本发明时，能够防止或缓解所涉及的问题。应用例3在本发明的电子装置中，优选为，具备密封层，所述密封层处于所述覆盖层的与所述内部空间相反的一侧，并以在所述俯视观察时与所述通孔配线分离的方式而被配置，且封堵所述贯穿孔。由此，能够防止或缓解密封层的剥离。应用例4在本发明的电子装置中，优选为，所述壁部含有硅化合物。由此，能够使用半导体制造工艺来形成壁部。应用例5在本发明的电子装置中，优选为，在将所述覆盖层的厚度设为A，将所述内部空间的宽度设为B时，A/B处于0.005以上且0.008以下的范围内。当A/B处于这样的范围内时，覆盖层容易压溃，如果在覆盖层上产生了高低差，则在覆盖层中容易产生裂纹。因而，当在这样的情况下应用本发明时，其效果将变得显著。应用例6在本发明的电子装置中，优选为，具备配线层，所述配线层具有被配置在所述覆盖层与所述基板之间的部分。由此，能够通过配线层而使释放蚀刻时的面方向上的蚀刻速度降低。因此，能够通过适当地设计配线层的形状来调节内部空间的俯视观察时的形状。应用例7在本发明的电子装置中，优选为，所述基板于在俯视观察时至少一部分与顶部重叠的位置处，具有通过受压而发生挠曲变形的隔膜部，所述隔膜部具备通过变形而输出电信号的传感器元件。由此，能够实现可对压力进行检测的电子装置(物理量传感器)。应用例8在本发明的电子装置中，优选为，具备电路部，所述电路部被配置在所述基板的所述一面侧。由此，能够实现将隔膜部与电路部单芯片化的电子装置。应用例9本发明的压力传感器的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的压力传感器。应用例10本发明的高度计的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的高度计。应用例11本发明的电子设备的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的电子设备。应用例12本发明的移动体的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的移动体。附图说明图1为表示本发明的第一实施方式所涉及的电子装置(物理量传感器)的剖视图。图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图3为表示用于对图1所示的物理量传感器的作用进行说明的图，(a)为表示加压状态的剖视图，(b)为表示加压状态的俯视图。图4为表示图1所示的物理量传感器的制造工序的图。图5为表示图1所示的物理量传感器的制造工序的图。图6为表示图1所示的物理量传感器的制造工序的图。图7为表示本发明的第二实施方式所涉及的电子装置(物理量传感器)的剖视图。图8为表示图7所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图9为表示本发明的第三实施方式所涉及的电子装置(振子)的剖视图。图10为用于对图9所示的振子所具备的谐振子进行说明的图，(a)为剖视图，(b)为俯视图。图11为表示本发明的压力传感器的一个示例的剖视图。图12为表示本发明的高度计的一个示例的立体图。图13为表示本发明的电子设备的一个示例的主视图。图14为表示本发明的移动体的一个示例的立体图。具体实施方式以下，根据附图所示的各个实施方式来对本发明的电子装置、压力传感器、高度计、电子设备以及移动体详细地进行说明。1.电子装置第一实施方式图1为表示本发明的第一实施方式所涉及的电子装置(物理量传感器)的剖视图。图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图3为用于对图1所示的物理量传感器的作用进行说明的图，图3(a)为表示加压状态的剖视图，图3(b)为表示加压状态的俯视图。另外，在下文中，为了便于说明，将图1中的上侧称为“上”，下侧称为“下”。图1所示的作为电子装置的物理量传感器1具备：具有隔膜部20的基板2；配置于隔膜部20上的作为功能元件的多个压敏电阻元件5(传感器元件)；同基板2一起形成空洞部S(内部空间)的层叠结构体6；以及配置于基板2与层叠结构体6之间的中间层3。以下，依次对构成物理量传感器1的各个部分进行说明。基板基板2具有：半导体基板21；设置于半导体基板21的一面上的绝缘膜22；以及设置在绝缘膜22的与半导体基板21相反的一侧的面上的绝缘膜23。半导体基板21为，依次层叠有由单晶硅构成的硅层211(处理层(handlelayer))、由硅氧化膜构成的氧化硅层212(盒层(BOXlayer))、由单晶硅构成的硅层213(装置层(devicelayer))而形成的SOI(SiliconOnInsulator,绝缘体上硅)基板。另外，半导体基板21并不局限于SOI基板，例如，也可以是单晶硅基板等其他半导体基板。绝缘膜22例如为硅氧化膜，具有绝缘性。另外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，在半导体基板21(硅层213)与绝缘膜23(硅氮化膜)之间存在绝缘膜22(硅氧化膜)，由此能够通过绝缘膜22来减少绝缘膜23成膜时所产生的应力向半导体基板21传递的现象。另外，绝缘膜22在半导体基板21以及其上方形成半导体电路的情况下，能够作为元件间分离膜来使用。此外，绝缘膜22、23并不局限于前述的构成材料，另外，也可以根据需要而省略绝缘膜22、23中的任一方。在这样的基板2的绝缘膜23上配置有被实施了图案形成的中间层3。该中间层3以在俯视观察时包围隔膜部20的周围的方式而被形成，在中间层3的上表面与基板2的上表面之间且在隔膜部20的中心侧(内侧)形成相当于中间层3的厚度量的高低差部。由此，当隔膜部20通过受压而发生了挠曲变形时，能够使应力向隔膜部20的与高低差部之间的边界部分集中。因此，通过在所涉及的边界部分(或者其附近)配置压敏电阻元件5，从而能够提高检测灵敏度。该中间层3例如由单晶硅、多晶硅(polysilicon)或者非晶体硅构成。另外，中间层3例如可以向单晶硅、多晶硅(polysilicon)或者非晶体硅中掺杂(扩散或者注入)磷、硼等杂质来构成。在该情况下，由于中间层3具有导电性，因此例如能够将中间层3的一部作为电路部69所具有的MOS(Metal-OxideSemiconductor，金属氧化物半导体)晶体管(未图示)的栅电极来使用。此外，还能够将中间层3的一部分作为配线来使用。在这样的基板2上设置有与周围的部分相比为薄壁且通过受压而发生挠曲变形的隔膜部20。隔膜部20通过在半导体基板21的下表面设置有底的凹部24而被形成。即，隔膜部20被构成为包括在基板2的一面开口的凹部24的底部。该隔膜部20的下表面成为受压面25。在本实施方式中，如图2所示，隔膜部20具有正方形(矩形)的俯视形状。在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20由氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层构成。在此，如后文所述，氧化硅层212能够在物理量传感器1的制造工序中在通过蚀刻而形成凹部24时被用作蚀刻停止层，从而能够减少隔膜部20的厚度在每个制品中的偏差。另外，凹部24也可以不贯穿硅层211，从而隔膜部20由硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层构成。压敏电阻元件(功能元件)如图1所示，多个压敏电阻元件5分别被形成于隔膜部20的空洞部S侧。在此，压敏电阻元件5被形成在半导体基板21的硅层213中。如图2所示，多个压敏电阻元件5由配置在隔膜部20的外周部的多个压敏电阻元件5a、5b、5c、5d构成。对应于在从基板2的厚度方向俯视观察(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四条边，而分别配置压敏电阻元件5a、压敏电阻元件5b、压敏电阻元件5c、压敏电阻元件5d。压敏电阻元件5a沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5a的两端部电连接有一对配线214a。同样，压敏电阻元件5b沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5b的两端部电连接有一对配线214b。另一方面，压敏电阻元件5c沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5c的两端部电连接有一对配线214c。同样，压敏电阻元件5d沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5d的两端部，电连接有一对配线214d。另外，在下文中，将配线214a、214b、214c、214d统称为“配线214”。这样的压敏电阻元件5以及配线214分别由例如掺杂(扩散或者注入)了磷、硼等杂质的硅(单晶硅)构成。在此，配线214中的杂质的掺杂浓度高于压敏电阻元件5中的杂质的掺杂浓度。此外，配线214也可以由金属构成。此外，多个压敏电阻元件5例如被构成为，自然状态下的电阻值彼此相等。以上所说明的压敏电阻元件5通过配线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，在该桥接电路中，具有与压敏电阻元件5的电阻值相对应的电位差的信号作为检测信号而被输出。层叠结构体层叠结构体6以在其与前述的基板2之间划分形成空洞部S的方式而形成。在此，层叠结构体6被配置在隔膜部20的压敏电阻元件5侧，并同隔膜部20(或者基板2)一起划分形成(构成)空洞部S(内部空间)。该层叠结构体6具有：以在俯视观察时包围压敏电阻元件5的方式而被形成于基板2上的层间绝缘膜61；被形成于层间绝缘膜61上的配线层62；被形成于配线层62以及层间绝缘膜61上的层间绝缘膜63；被形成于层间绝缘膜63上且具有具备多个细孔642(贯穿孔)的覆盖层641的配线层64；被形成于配线层64以及层间绝缘膜63上的表面保护膜65；以及被设置在覆盖层641上的密封层66。层间绝缘膜61、63分别由例如硅氧化膜构成。此外，配线层62、64以及密封层66分别由铝等金属构成。此外，密封层66密封覆盖层641所具有的多个细孔642。此外，表面保护膜65以依次层叠作为硅氧化膜的SiO2层651以及作为硅氮化膜的SiN层652的方式而被构成。在此，SiN层652主要具有表面保护的功能，SiO2层651主要具有提高与SiN层652之间的紧贴性与平坦性的功能。此外，配线层62具有：被配置在层间绝缘膜61与层间绝缘膜63之间的配线部621；与配线部621连接并贯穿层间绝缘膜61的通孔配线622；在层间绝缘膜61和层间绝缘膜63之间被配置于与通孔配线622相比靠空洞部S侧处的保护部623。此外，配线层64具有：覆盖空洞部S并具有多个细孔642的覆盖层641；贯穿层间绝缘膜63并且与配线层62的配线部621连接的通孔配线643。此外，虽然未图示，但配线层64具有与通孔配线643连接并且从表面保护膜65露出的衬垫部。此处，具有由配线层62的配线部621以及通孔配线622、配线层64的通孔配线643形成的配线的电路部69与压敏电阻元件5电连接。此外，虽然未图示，但电路部69具有与所涉及的配线连接的MOS晶体管。如此，由于电路部69被配置在基板2的一面侧(压敏电阻元件5侧)，从而能够实现将隔膜部20与电路部69单芯片化的物理量传感器1。在这样的层叠结构体6中，由层间绝缘膜61、63形成的结构体构成了，在基板2的一面侧，以俯视观察时包围压敏电阻元件5的方式而被配置为环状的“壁部60”。此外，通孔配线622、643被配置在基板2的一面侧(压敏电阻元件5侧)，覆盖层641以在俯视观察时与通孔配线622分离的方式而被配置在相对于壁部60而与基板2相反的一侧，并且与基板2以及壁部一起构成了空洞部S(内部空间)。由此，能够防止或者缓解在覆盖层641上按照通孔配线622的形状而形成有高低差的情况。因此，能够防止或缓解在覆盖层641中产生裂纹的情况。由此，能够提供一种具有优异的可靠性的物理量传感器1。另外，关于这一点将在后文中详细叙述。此外，这样的层叠结构体6能够使用如CMOS工艺之类的半导体制造工艺而形成。另外，在硅层213上以及其上方制造有作为半导体电路的电路部69，该电路部69除了前文所述的配线以及MOS晶体管之外，还具有根据需要而形成的电容器、电感器、电阻、二极管、配线(包括与压敏电阻元件5连接的配线)等电路要素。通过基板2与层叠结构体6而划分形成的空洞部S为密闭的空间。该空洞部S作为压力基准室而发挥功能，所述压力基准室成为物理量传感器1进行检测的压力的基准值。在本实施方式中，空洞部S处于真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将物理量传感器1作为以真空状态为基准而检测压力的“绝对压力传感器”来使用，从而提高了其便利性。但是，空洞部S也可以不是真空状态，而是大气压，也可以是气压低于大气压的减压状态，还可以是气压高于大气压的加压状态。此外，可以向空洞部S充入氮气、稀有气体等惰性气体。以上，对于物理量传感器1的结构进行了简单说明。这种结构的物理量传感器1中，如图3(a)所示，隔膜部20根据隔膜部20的受压面25所受到的压力P而发生变形，由此，如图3(b)所示，压敏电阻元件5a、5b、5c、5d发生变形，从而压敏电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压敏电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，基于该输出，能够求出由受压面25受到的压力的大小。更具体地说，在产生前述的隔膜部20的变形之前的自然状态下，例如，在压敏电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积相等，桥接电路的输出(电位差)为零。另一方面，当产生前述的隔膜部20的变形时，如图3(b)所示，压敏电阻元件5a、5b将产生沿着其长边方向的压缩变形以及沿着宽度方向的拉伸变形，并且压敏电阻元件5c、5d将产生沿其长边方向的拉伸变形以及沿其宽度方向的压缩变形。因此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少。通过这样的压敏电阻元件5a、5b、5c、5d的变形，将产生压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差，与该差相应的输出(电位差)从桥接电路被输出。基于该来自桥接电路的输出，能够求出由受压面25受到的压力的大小(绝对压力)。在此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少，因此能够增大压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。如此，在物理量传感器1中，基板2所具有的隔膜部20被设置于在俯视观察时与覆盖层641重叠的位置处，并通过受压而发生挠曲变形。由此，能够实现可检测压力的物理量传感器1。此外，由于被配置于隔膜部20上的压敏电阻元件5为通过变形而输出电信号的传感器元件，因此能够提高压力的检测灵敏度。此外，由于如前文所述那样在俯视观察时隔膜部20的轮廓呈矩形，因此能够提高压力的检测灵敏度。壁部以及覆盖层以下，对壁部60以及覆盖层641进行详细叙述。通常情况下，当如后文所述那样将层间绝缘膜61、配线层62、层间绝缘膜63以及配线层64按照该顺序而依次层叠形成时，虽然图1中省略了图示，但在通孔配线622上的层间绝缘膜63或表面保护膜65上会按照通孔配线622的形状而形成高低差(凹部)。当在该高低差上形成覆盖层641时，在覆盖层641上也会形成高低差，应力容易集中在该高低差部分，从而存在有在覆盖层641中产生裂纹的情况。因此，如前文所述，覆盖层641以在俯视观察时与通孔配线622分离的方式而被配置在相对于壁部60而与基板2相反的一侧。即，在俯视观察时，覆盖层641不与通孔配线622重叠。由此，能够将覆盖层641的外周部配置在层间绝缘膜63的平坦的区域上，从而能够防止或缓解在覆盖层641上按照通孔配线622的形状而形成有高低差的情况。因此，能够防止或缓解在覆盖层641中产生裂纹的情况。由此，能够提供具有优异的可靠性的物理量传感器1。特别地，在将覆盖层641的厚度设为A，将空洞部S的宽度设为B的情况下，A/B处于0.005以上且0.008以下的范围内时，覆盖层641容易压溃，当在覆盖层641上产生了高低差时，覆盖层641容易产生裂纹。因而，在这样的情况下应用本发明时，其效果将变得显著。此外，在如后文详细叙述的那样制造物理量传感器1时，将细孔642作为释放孔而使用，并通过经由细孔642的蚀刻(释放蚀刻)而形成空洞部S，但在通过这样的蚀刻而形成空洞部S时，如果在覆盖层641上产生有高低差或裂纹，蚀刻液会侵入到非预期的位置，从而产生空洞部S的真空泄漏或壁部60的强度不足等问题。因而，当在这样的物理量传感器1中应用本发明时，能够防止或缓解所涉及的问题。此外，在如上述方式样将覆盖层641配置为在俯视观察时不与通孔配线622重叠的情况下，壁部60的壁面主要由层间绝缘膜61、63构成。因而，壁部60含有硅化合物(例如SiO2)。如后文所述，这样的壁部60能够使用半导体制造工艺来形成。在本实施方式中，配线层62的保护部623具有被配置在覆盖层641与基板2之间的部分(参照图1、2)。由此，能够通过保护部623而使释放蚀刻时的面方向上的蚀刻速度下降。因此，能够通过适当地设计保护部623的形状来调节空洞部S的俯视观察时的形状。此处，在保护部623与基板2之间以及保护部623与覆盖层641之间未配置有通孔配线。因而，如前文所述那样，能够防止或缓解在覆盖层641或密封层66上形成高低差的情况。另外，虽然在图2中，以保护部623沿着在俯视观察时呈四边形的隔膜部20的各个边而设置有四个的情况为例进行了图示，但也可以以在俯视观察时包围隔膜部20的周围的方式而形成为环状。此外，虽然保护部623与电路部69既可以电连接也可以不电连接，但优选为与固定电位(例如接地电位)电连接。由此，能够将保护部623用作磁屏障。此外，密封层66以在俯视观察时与通孔配线622、643分离的方式而被配置在覆盖层641的与空洞部S相反的一侧。由此，能够将密封层66的外周部配置在表面保护膜65的平坦的区域上，从而能够防止或缓解密封层66的剥离。物理量传感器的制造方法接下来，对物理量传感器1的制造方法简单地进行说明。图4至图6为表示图1所示的物理量传感器的制造工序的图。以下，根据这些图来对物理量传感器1的制造方法进行说明。元件形成工序首先，如图4(a)所示，准备为SOI基板的半导体基板21。然后，通过向半导体基板21的硅层213掺杂(离子注入)磷(n型)或硼(p型)等杂质，从而如图4(b)所示那样，形成多个压敏电阻元件5以及配线214。例如，当以 80keV进行硼的离子注入的情况下，对于压敏电阻元件5的离子注入浓度为1×1014atoms/cm2左右。此外，对于配线214的离子注入浓度多于压敏电阻元件5。例如，在以10keV进行硼的离子注入的情况下，对于配线214的离子注入浓度设为5×1015atoms/cm2左右。此外，在在进行了前述的离子注入后，例如，以1000℃左右实施20分钟左右的退火。绝缘膜等形成工序接下来，如图4(c)所示，在硅层213上依次形成绝缘膜22、绝缘膜23以及中间层3。绝缘膜22、23的形成能够分别通过例如溅射法、CVD(ChemicalVaporDeposition，化学气相沉积)法等来实施。中间层3例如能够通过如下的方式而形成，即，通过溅射法、CVD法等而使多晶硅成膜之后，根据需要而向该膜掺杂(离子注入)磷、硼等杂质，之后，通过蚀刻而进行图案形成的方式。层间绝缘膜和配线层形成工序接下来，如图4(d)所示，在绝缘膜23上形成牺牲层41。该牺牲层41通过后文叙述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜61，并具有供配线层62贯穿的贯穿孔411。牺牲层41的形成通过如下的方式而进行，即，通过溅射法、CVD法等形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。此外，牺牲层41的厚度不被特别地限定，例如可被设为1500nm以上且5000nm以下的程度。接下来，如图5(a)所示，以填充被形成在牺牲层41上的贯穿孔411的方式而形成配线层62。配线层62的形成例如能够通过如下的方式而进行，即，通过溅射法、CVD法等形成了同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未图示，但在使用铝来形成配线层62的情况下，也可以在实施铝的成膜之前，先在贯穿孔411的壁面上形成例如由Ti层以及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。此外，配线层62的厚度不被特别地限定，例如被设为300nm以上且900nm以下的程度。接下来，如图5(b)所示，在牺牲层41上以及配线层62上形成牺牲层42。该牺牲层42通过后述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜63，并具有供配线层64贯穿的贯穿孔421。牺牲层42的形成与前文所述的牺牲层41的形成相同，也以如下的方式而进行，即，通过溅射法、CVD法等来形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。此外，牺牲层42的厚度不被特别地限定，例如被设为1500nm以上且5000nm以下的程度。接下来，如图5(c)所示，以填充被形成在牺牲层42上的贯穿孔421的方式而形成配线层64。配线层64的形成例如能够以如下方式来实施，即，在通过溅射法、CVD法等而形成同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未图示，但在使用铝来形成配线层64的情况下，也可以在实施铝的成膜之前，先在贯穿孔421的各壁面上形成例如由Ti层及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。此外，配线层64的厚度不被特别地限定，例如被设为300nm以上且900nm以下的程度。通过以上所述的方式而形成了牺牲层41、42及配线层62、64。另外，由这样的牺牲层41、42以及配线层62、64形成的层叠结构使用通常的CMOS工艺而形成，其层叠数根据需要而被适当设定。即，还存在根据需要而层叠更多的牺牲层或配线层的情况。之后，如图5(d)所示，通过溅射法、CVD法等形成表面保护膜65。由此，在后述的空洞部形成工序中的蚀刻时，能够对牺牲层41、42的成为层间绝缘膜61、63的部分进行保护。此处，在形成前文所述的具有SiO2层651以及SiN层652的表面保护膜65时，在以同样的方式依次形成了SiO2层及SiN层之后，通过对这些层进行图案形成从而形成SiO2层651以及SiN层652。另外，表面保护膜65的结构并不限定于前文所述的结构。作为表面保护膜65的构成材料，例如可列举出硅氧化膜、硅氮化膜、聚酰亚胺膜、环氧树脂膜等具有用于从水分、灰尘、损伤等中保护元件的耐性的膜，尤其优选为硅氮化膜。表面保护膜65的厚度不被特别地限定，例如被设为500nm以上且2000nm以下的程度。空洞部形成工序接下来，通过除去牺牲层41、42的一部分，从而如图6(a)所示那样，在绝缘膜23与覆盖层641之间形成空洞部S(腔室)。由此，形成了层间绝缘膜61、63。空洞部S的形成通过如下的方式而进行，即，通过经由被形成于覆盖层641上的多个细孔642的蚀刻(释放蚀刻)而去除牺牲层41、42的一部分的方式。此处，在作为所涉及的蚀刻而使用了湿式蚀刻的情况下，从多个细孔642提供氟酸、缓冲的氟酸等蚀刻液，而在使用了干式蚀刻的情况下，从多个细孔642供给氢氟酸气体等蚀刻气体。在进行这样的蚀刻时，绝缘膜23作为蚀刻停止层而发挥功能。此外，由于绝缘膜23具有相对于蚀刻液的耐性，因此还具有从蚀刻液中保护相对于绝缘膜23而靠下侧的结构部(例如，绝缘膜22、压敏电阻元件5、配线214等)的功能。此外，所涉及的蚀刻实施至在俯视观察时空洞部S的基板2侧的端部包含基板2的凹部24为止。由此，在后述的凹部24的形成工序中，能够形成由凹部24的底部构成的隔膜部20。密封工序接下来，如图6(b)所示，通过溅射法、CVD法等而在覆盖层641上形成由硅氧化膜、硅氮化膜、Al、Cu、W、Ti、TiN等金属膜等构成的密封层66，从而对各细孔642进行密封。由此，空洞部S通过密封层66而被密封，从而获得层叠结构体6。此处，密封层66的厚度不被特别地限定，例如被设为1000nm以上且5000nm以下的程度。隔膜形成工序接下来，在根据需要而对硅层211的下表面进行了磨削后，通过蚀刻而去除(加工)硅层211的下表面的一部分，从而如图6(c)所示那样，形成凹部24。由此，形成隔着空洞部S而与覆盖层641对置的隔膜部20。此处，在对硅层211的下表面的一部分进行去除时，氧化硅层212作为蚀刻停止层而发挥功能。由此，能够高精度地规定隔膜部20的厚度。另外，作为去除硅层211的下表面的一部分的方法，既可以为干式蚀刻，也可以为湿式蚀刻等。通过以上的工序，能够制造出物理量传感器1。第二实施方式接下来，对本发明的第二实施方式进行说明。图7为表示本发明的第二实施方式所涉及的电子设备(物理量传感器)的剖视图。图8为表示图7所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。虽然在接下来对本发明的第二实施方式进行说明，但以与前述的实施方式的不同点为中心而进行说明，对于相同的事项则省略其说明。本实施方式除了配线层的结构不同之外，与前述的第一实施方式相同。图7所示的物理量传感器1A(电子装置)除了省略了保护部623，并且空洞部S的俯视观察时的形状随此而有所不同之外，与前文所述的第一实施方式的物理量传感器1相同。即，物理量传感器1A具备层叠结构体6A，所述层叠结构体6A具有配线层62A，所述配线层62A具有配线部621以及通孔配线622，在覆盖层641与基板2之间未配置有配线层62A。在这样的物理量传感器1A中，如图8所示，空洞部S的壁部60A的俯视观察时的形状呈圆形。通过以上所说明的第二实施方式，也能够实现优异的可靠性。第三实施方式接下来，对本发明的第三实施方式进行说明。图9为表示本发明的第三实施方式所涉及的电子装置(振子)的剖视图。图10为用于对图9所示的振子所具备的谐振子进行说明的图，图10(a)为剖视图，图10(b)为俯视图。以下，虽然对本发明的第三实施方式进行说明，但是以与前文所述的实施方式的不同点为中心而进行说明，对于相同的事项则省略其说明。本实施方式除了将本发明的电子装置应用于振子中以外，均与前文所述的第一实施方式相同。图9所示的电子装置1B除了具备基板2B以及谐振子5B(功能元件)以取代基板2以及压敏电阻元件5以外，被构成为与前文所述的第一实施方式的物理量传感器1相同。即，电子装置1B具备：基板2B；谐振子5B，其为被配置于基板2B上的功能元件；层叠结构体6，其与基板2B一起形成空洞部S(内部空间)；中间层3，其被配置于基板2B和层叠结构体6之间。在此，基板2B具有：半导体基板21B；绝缘膜22，其被设置于半导体基板21B的一面上；绝缘膜23，其被设置于绝缘膜22的与半导体基板21B相反的一侧的面上。半导体基板21B为平板，例如为单晶硅基板。另外，作为半导体基板21B也可以使用SOI基板。谐振子5B具有四个下部电极51、下部电极52以及被支承于下部电极52上的上部电极53。四个下部电极51(固定电极)由在俯视观察时，隔着下部电极52而沿着第一方向(图10(b)中的左右方向)并排的两个下部电极51a、51b和隔着下部电极52而沿着与第一方向正交的第二方向(图10(b)中的上下方向)并排的两个下部电极51c、51d构成。此外，四个下部电极51分别以在俯视观察时与下部电极52分离的方式而被配置。两个下部电极51a、51b被构成为，经由未图示的配线而互相电连接，从而彼此成为相同的电位。同样地，两个下部电极51c、51d被构成为，经由未图示的配线而互相电连接，从而彼此成为相同的电位。上部电极53(振动体)具有：四个可动部531(可动电极)；固定部532，其被固定于下部电极52上；连结部533，其对各可动部531与固定部532进行连结。四个可动部531以对应于前文所述的四个下部电极51的方式而被设置，各可动部531相对于所对应的下部电极51以隔开间隔的方式而对置。即，四个可动部531由以隔着固定部532而沿着第一方向(图10(b)中的左右方向)并排的两个可动部531a、531b和隔着固定部532而沿着与第一方向正交的第二方向(图10(b)中的上下方向)并排的两个可动部531c、531d构成。这种下部电极51、52以及上部电极53分别通过向单晶硅、多晶硅(polysilicon)或非晶体硅掺杂(扩散或注入)磷、硼等杂质而构成，从而具有导电性。此外，下部电极51、52能够与中间层3一并形成。在以此方式构成的电子装置1B中，向下部电极51a、51b与上部电极53之间施加有周期性地变化的第一电压(交变电压)，并且向下部电极51c、51d与上部电极53之间施加除了相位偏移180°以外均与第一电压相同的第二电压。于是，在可动部531a、531b向相对于下部电极51a、51b接近的方向和远离的方向交替地位移而进行弯曲振动的同时，可动部531c、531d以与可动部531a、531b反相的方式，向相对于下部电极51c、51d接近的方向和远离的方向交替地位移而进行弯曲振动。即，在可动部531a、531b向相对于下部电极51a、51b接近的方向进行位移时，可动部531c、531d向相对于下部电极51c、51d远离的方向进行位移，另一方面，在可动部531a、531b向相对于下部电极51a、51b远离的方向进行位移时，可动部531c、531d向相对于下部电极51c、51d接近的方向进行位移。如此，通过使可动部531a、531b与可动部531c、531d以反相的方式进行振动，从而能够使从可动部531a、531b传递至固定部532的振动和从可动部531c、531d传递至固定部532的振动相互抵消。其结果为，能够减少这些振动经由固定部532而泄漏至外部的情况，即减少振动泄漏，从而提高电子装置1B的振动效率。如此，电子装置1B中，由于可动部531的数量为多个，从而能够减少从可动部531向外部的振动泄漏。这种电子装置1B例如通过与振荡电路(驱动电路)组合，从而能够作为将预定的频率的信号取出的振荡器而使用。另外，所涉及的振荡电路能够作为半导体电路而被设置于基板2B上。2.压力传感器接下来，对具备本发明的电子装置的压力传感器(本发明的压力传感器)进行说明。图11为表示本发明的压力传感器的一个示例的剖视图。如图11所示，本发明的压力传感器100具备物理量传感器1、对物理量传感器1进行收纳的框体101和将从物理量传感器1获得的信号运算为压力数据的运算部102。物理量传感器1经由配线103而与运算部102电连接。物理量传感器1通过未图示的固定单元而被固定在框体101的内侧。此外，在框体101中，具有用于使物理量传感器1的隔膜部20与例如大气(框体101的外侧)连通的贯穿孔104。通过这样的压力传感器100，隔膜部20经由贯穿孔104而受到压力。将该通过受压的信号经由配线103而向运算部发送，并运算为压力数据。该运算出的压力数据能够通过未图示的显示部(例如个人计算机的显示器等)而进行显示。3.高度计接下来，对具备本发明的电子装置的高度计(本发明的高度计)的一个示例进行说明。图12为表示本发明的高度计的一个示例的立体图。高度计200能够如手表那样佩戴在手腕上。此外，在高度计200的内部搭载有物理量传感器1(压力传感器100)，在显示部201上能够显示当前位置的海拔高度或当前位置的气压等。另外，在该显示部201上能够显示当前时刻、使用者的心搏数、天气等各种信息。4.电子设备接下来，对应用了具备本发明的电子装置的电子设备的导航系统进行说明。图13为表示本发明的电子设备的一个示例的主视图。在导航系统300中具备：未图示的地图信息；从GPS(全球定位系统：GlobalPositioningSystem)取得位置信息的取得单元；通过陀螺仪传感器、加速度传感器与车速数据的自主导航单元；物理量传感器1；以及显示预定的位置信息和行进道路信息的显示部301。根据该导航系统，不仅能够取得位置信息，还能够取得高度信息。例如当行驶于与一般道路在位置信息上表示大致相同的位置的高架道路时，在不具有高度信息的情况下，无法通过导航系统而判断出是在一般道路上行驶还是在高架道路上行驶，从而作为优先信息而将一般道路的信息提供给使用者。因此，在本实施方式所涉及的导航系统300中，能够通过物理量传感器1取得高度信息，从而能够对由于从一般道路进入高架道路而产生的高度变化进行检测，并向使用者提供高架道路的行驶状态下的导航信息。另外，显示部301成为例如使液晶面板显示器、有机EL(OrganicElectro-Luminescence，有机电致发光)显示器等能够实现小型化且轻薄化的结构。另外，具备本发明的电子装置的电子设备并不限定于上述的设备，例如能够应用于个人计算机、移动电话、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、各种测量设备、计量仪器类(例如，车辆、飞机、船舶的计量仪器类)、飞行模拟器等中。5.移动体接下来，对应用了本发明电子装置的移动体(本发明的移动体)进行说明。图14为表示本发明的移动体的一个示例的立体图。如图14所示，移动体400具有车身401和四个车轮402，并被构成为利用被设置于车身401中的未图示的动力源(发动机)而使车轮402旋转。在这样的移动体400中内置有导航系统300(物理量传感器1)。以上，虽然根据图示的各实施方式而对本发明的电子装置、压力传感器、高度计、电子设备以及移动体进行了说明，但是本发明并不限定于此，各部分的结构能够替换为具有相同的功能的任意的结构。此外，也可以附加其他的任意的结构物。此外，对于被设置在一个隔膜部上的压敏电阻元件(功能元件)的数量，虽然在前文所述的实施方式中以四个的情况为例而进行了说明，但并不限定于此，例如也可以为一个以上且三个以下，或五个以上。此外，压敏电阻元件的配置与形状等也并不限定于前文所述的实施方式，例如也可以在前文所述的实施方式中，将压敏电阻元件配置在隔膜部的中央部。此外，虽然在前文所述的实施方式中，以使用压敏电阻元件以作为对隔膜部的挠曲进行检测的传感器元件的情况为例而进行了说明，但作为所涉及的元件，并不限定于此，例如也可以为谐振子。此外，虽然在前文所述的实施方式中，以将本发明的电子装置应用于物理量传感器或振子中的情况为例而进行了说明，但并不限定于此，也能够将本发明应用于如下的各种电子装置中，即，如前文所述那样使用半导体制造工艺而在基板上形成壁部以及顶部，并通过基板、壁部以及顶部而形成内部空间的各种电子装置。符号说明1…物理量传感器；1A…物理量传感器；1B…电子装置；2…基板；2B…基板；3…中间层；5…压敏电阻元件；5B…谐振子；5a…压敏电阻元件；5b…压敏电阻元件；5c…压敏电阻元件；5d…压敏电阻元件；6…层叠结构体；20…隔膜部；21…半导体基板；21B…半导体基板；22…绝缘膜；23…绝缘膜；24…凹部；25…受压面；41…牺牲层；42…牺牲层；51…下部电极；51a…下部电极；51b…下部电极；51c…下部电极；51d…下部电极；52…下部电极；53…上部电极；60…壁部；61…层间绝缘膜；62…配线层；62A…配线层；63…层间绝缘膜；64…配线层；65…表面保护膜；66…密封层；69…电路部；100…压力传感器；101…框体；102…运算部；103…配线；104…贯穿孔；200…高度计；201…显示部；211…硅层；212…氧化硅层；213…硅层；214…配线；214a…配线；214b…配线；214c…配线；214d…配线；300…导航系统；301…显示部；400…移动体；401…车身；402…车轮；411…贯穿孔；421…贯穿孔；531…可动部；531a…可动部；531b…可动部；531c…可动部；531d…可动部；532…固定部；533…连结部；621…配线部；622…通孔配线；623…保护部；641…覆盖层；642…细孔；643…通孔配线；651…SiO2层；652…SiN层；P…压力；S…空洞部。
背景技术：
已知一种电子装置，其具有使用半导体制造工艺而形成的空洞部(例如，参照专利文献1)。作为这种电子装置的一个示例，例如可列举出专利文献1中所记载的电子装置，该电子装置包括：基板；被配置在基板的上方的功能元件；和划分形成收纳有功能元件的空洞部的覆盖结构体，覆盖结构体具有：具有与空洞部连通的贯穿孔并且被配置在空洞部的上方的第一覆盖层；与被配置在第一覆盖层的上方并且封堵第一覆盖层的贯穿孔的第二覆盖层。此处，空洞部通过经由第一覆盖层的贯穿孔的蚀刻而被形成。此外，在专利文献1所记载的电子装置中，覆盖结构体具有在俯视观察时呈对功能元件进行包围的形状的包围壁。该包围壁通过第一金属层以及第二金属层从基板侧起以第一金属层、第二金属层的顺序依次被层叠而构成。而且，第二金属层与第一覆盖层被形成为一体。但是，在专利文献1所记载的电子装置中，由于在第一金属层与第二金属层之间配置有通孔配线，因此存在如下的问题，即，在第二金属层(第一覆盖层)上会按照通孔配线的形状而形成有高低差，该高低差会成为第二金属层的裂纹的产生原因。例如，在发生了气压变化时等，应力会集中于第二金属层的高低差处，从而会在第二金属层中产生裂纹。当在第二金属层中产生裂纹时，会变得容易发生第一覆盖层以及第二覆盖层的压溃，或者在通过经由第一覆盖层的贯穿孔的蚀刻而形成空洞部时，蚀刻液侵入非预期的位置处从而产生空洞部的真空泄漏或包围壁的强度不足等问题。专利文献1：日本特开2013-45893号公报
技术实现要素：
本发明的目的在于，提供一种具有优异的可靠性的电子装置，此外，提供具备所涉及的电子设备的压力传感器、高度计、电子设备以及移动体。这样的目的通过如下的本发明而被达成。应用例1本发明的电子装置，其特征在于，具备：基板；壁部，其以在对所述基板进行俯视观察时呈环状的方式而被配置在所述基板的一面侧；通孔配线，其被配置在所述基板的所述一面侧；覆盖层，其相对于所述壁部而处于与所述基板的相反的一侧，并以在俯视观察时与所述通孔配线分离的方式而被配置，并且与所述基板以及所述壁部一起构成了内部空间。根据这样的电子装置，由于覆盖层以在俯视观察时与通孔配线分离的方式而被配置，因此能够防止或缓解在覆盖层上按照通孔配线的形状而形成高低差的情况。因此，能够防止或缓解在覆盖层中产生裂纹的情况。由此，能够提供具有优异的可靠性的电子装置。应用例2在本发明的电子装置中，优选为，所述覆盖层具有贯穿孔。由此，在制造电子装置时，能够将贯穿孔作为释放孔(releasehole)来使用，并且通过经由释放孔的蚀刻(释放蚀刻(releaseetching))来形成内部空间。此外，在通过这样的蚀刻来形成内部空间时，如果在覆盖层上产生高低差或裂纹，则蚀刻液会侵入到非预期的位置处从而产生内部空间的真空泄漏或壁部的强度不足等问题。因而，当在这样的电子装置中应用本发明时，能够防止或缓解所涉及的问题。应用例3在本发明的电子装置中，优选为，具备密封层，所述密封层处于所述覆盖层的与所述内部空间相反的一侧，并以在所述俯视观察时与所述通孔配线分离的方式而被配置，且封堵所述贯穿孔。由此，能够防止或缓解密封层的剥离。应用例4在本发明的电子装置中，优选为，所述壁部含有硅化合物。由此，能够使用半导体制造工艺来形成壁部。应用例5在本发明的电子装置中，优选为，在将所述覆盖层的厚度设为A，将所述内部空间的宽度设为B时，A/B处于0.005以上且0.008以下的范围内。当A/B处于这样的范围内时，覆盖层容易压溃，如果在覆盖层上产生了高低差，则在覆盖层中容易产生裂纹。因而，当在这样的情况下应用本发明时，其效果将变得显著。应用例6在本发明的电子装置中，优选为，具备配线层，所述配线层具有被配置在所述覆盖层与所述基板之间的部分。由此，能够通过配线层而使释放蚀刻时的面方向上的蚀刻速度降低。因此，能够通过适当地设计配线层的形状来调节内部空间的俯视观察时的形状。应用例7在本发明的电子装置中，优选为，所述基板于在俯视观察时至少一部分与顶部重叠的位置处，具有通过受压而发生挠曲变形的隔膜部，所述隔膜部具备通过变形而输出电信号的传感器元件。由此，能够实现可对压力进行检测的电子装置(物理量传感器)。应用例8在本发明的电子装置中，优选为，具备电路部，所述电路部被配置在所述基板的所述一面侧。由此，能够实现将隔膜部与电路部单芯片化的电子装置。应用例9本发明的压力传感器的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的压力传感器。应用例10本发明的高度计的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的高度计。应用例11本发明的电子设备的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的电子设备。应用例12本发明的移动体的特征在于，具备本发明的电子装置。由此，能够提供一种具有优异的可靠性的移动体。附图说明图1为表示本发明的第一实施方式所涉及的电子装置(物理量传感器)的剖视图。图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图3为表示用于对图1所示的物理量传感器的作用进行说明的图，(a)为表示加压状态的剖视图，(b)为表示加压状态的俯视图。图4为表示图1所示的物理量传感器的制造工序的图。图5为表示图1所示的物理量传感器的制造工序的图。图6为表示图1所示的物理量传感器的制造工序的图。图7为表示本发明的第二实施方式所涉及的电子装置(物理量传感器)的剖视图。图8为表示图7所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图9为表示本发明的第三实施方式所涉及的电子装置(振子)的剖视图。图10为用于对图9所示的振子所具备的谐振子进行说明的图，(a)为剖视图，(b)为俯视图。图11为表示本发明的压力传感器的一个示例的剖视图。图12为表示本发明的高度计的一个示例的立体图。图13为表示本发明的电子设备的一个示例的主视图。图14为表示本发明的移动体的一个示例的立体图。具体实施方式以下，根据附图所示的各个实施方式来对本发明的电子装置、压力传感器、高度计、电子设备以及移动体详细地进行说明。1.电子装置第一实施方式图1为表示本发明的第一实施方式所涉及的电子装置(物理量传感器)的剖视图。图2为表示图1所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。图3为用于对图1所示的物理量传感器的作用进行说明的图，图3(a)为表示加压状态的剖视图，图3(b)为表示加压状态的俯视图。另外，在下文中，为了便于说明，将图1中的上侧称为“上”，下侧称为“下”。图1所示的作为电子装置的物理量传感器1具备：具有隔膜部20的基板2；配置于隔膜部20上的作为功能元件的多个压敏电阻元件5(传感器元件)；同基板2一起形成空洞部S(内部空间)的层叠结构体6；以及配置于基板2与层叠结构体6之间的中间层3。以下，依次对构成物理量传感器1的各个部分进行说明。基板基板2具有：半导体基板21；设置于半导体基板21的一面上的绝缘膜22；以及设置在绝缘膜22的与半导体基板21相反的一侧的面上的绝缘膜23。半导体基板21为，依次层叠有由单晶硅构成的硅层211(处理层(handlelayer))、由硅氧化膜构成的氧化硅层212(盒层(BOXlayer))、由单晶硅构成的硅层213(装置层(devicelayer))而形成的SOI(SiliconOnInsulator,绝缘体上硅)基板。另外，半导体基板21并不局限于SOI基板，例如，也可以是单晶硅基板等其他半导体基板。绝缘膜22例如为硅氧化膜，具有绝缘性。另外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，在半导体基板21(硅层213)与绝缘膜23(硅氮化膜)之间存在绝缘膜22(硅氧化膜)，由此能够通过绝缘膜22来减少绝缘膜23成膜时所产生的应力向半导体基板21传递的现象。另外，绝缘膜22在半导体基板21以及其上方形成半导体电路的情况下，能够作为元件间分离膜来使用。此外，绝缘膜22、23并不局限于前述的构成材料，另外，也可以根据需要而省略绝缘膜22、23中的任一方。在这样的基板2的绝缘膜23上配置有被实施了图案形成的中间层3。该中间层3以在俯视观察时包围隔膜部20的周围的方式而被形成，在中间层3的上表面与基板2的上表面之间且在隔膜部20的中心侧(内侧)形成相当于中间层3的厚度量的高低差部。由此，当隔膜部20通过受压而发生了挠曲变形时，能够使应力向隔膜部20的与高低差部之间的边界部分集中。因此，通过在所涉及的边界部分(或者其附近)配置压敏电阻元件5，从而能够提高检测灵敏度。该中间层3例如由单晶硅、多晶硅(polysilicon)或者非晶体硅构成。另外，中间层3例如可以向单晶硅、多晶硅(polysilicon)或者非晶体硅中掺杂(扩散或者注入)磷、硼等杂质来构成。在该情况下，由于中间层3具有导电性，因此例如能够将中间层3的一部作为电路部69所具有的MOS(Metal-OxideSemiconductor，金属氧化物半导体)晶体管(未图示)的栅电极来使用。此外，还能够将中间层3的一部分作为配线来使用。在这样的基板2上设置有与周围的部分相比为薄壁且通过受压而发生挠曲变形的隔膜部20。隔膜部20通过在半导体基板21的下表面设置有底的凹部24而被形成。即，隔膜部20被构成为包括在基板2的一面开口的凹部24的底部。该隔膜部20的下表面成为受压面25。在本实施方式中，如图2所示，隔膜部20具有正方形(矩形)的俯视形状。在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20由氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层构成。在此，如后文所述，氧化硅层212能够在物理量传感器1的制造工序中在通过蚀刻而形成凹部24时被用作蚀刻停止层，从而能够减少隔膜部20的厚度在每个制品中的偏差。另外，凹部24也可以不贯穿硅层211，从而隔膜部20由硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层构成。压敏电阻元件(功能元件)如图1所示，多个压敏电阻元件5分别被形成于隔膜部20的空洞部S侧。在此，压敏电阻元件5被形成在半导体基板21的硅层213中。如图2所示，多个压敏电阻元件5由配置在隔膜部20的外周部的多个压敏电阻元件5a、5b、5c、5d构成。对应于在从基板2的厚度方向俯视观察(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四条边，而分别配置压敏电阻元件5a、压敏电阻元件5b、压敏电阻元件5c、压敏电阻元件5d。压敏电阻元件5a沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5a的两端部电连接有一对配线214a。同样，压敏电阻元件5b沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5b的两端部电连接有一对配线214b。另一方面，压敏电阻元件5c沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5c的两端部电连接有一对配线214c。同样，压敏电阻元件5d沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5d的两端部，电连接有一对配线214d。另外，在下文中，将配线214a、214b、214c、214d统称为“配线214”。这样的压敏电阻元件5以及配线214分别由例如掺杂(扩散或者注入)了磷、硼等杂质的硅(单晶硅)构成。在此，配线214中的杂质的掺杂浓度高于压敏电阻元件5中的杂质的掺杂浓度。此外，配线214也可以由金属构成。此外，多个压敏电阻元件5例如被构成为，自然状态下的电阻值彼此相等。以上所说明的压敏电阻元件5通过配线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，在该桥接电路中，具有与压敏电阻元件5的电阻值相对应的电位差的信号作为检测信号而被输出。层叠结构体层叠结构体6以在其与前述的基板2之间划分形成空洞部S的方式而形成。在此，层叠结构体6被配置在隔膜部20的压敏电阻元件5侧，并同隔膜部20(或者基板2)一起划分形成(构成)空洞部S(内部空间)。该层叠结构体6具有：以在俯视观察时包围压敏电阻元件5的方式而被形成于基板2上的层间绝缘膜61；被形成于层间绝缘膜61上的配线层62；被形成于配线层62以及层间绝缘膜61上的层间绝缘膜63；被形成于层间绝缘膜63上且具有具备多个细孔642(贯穿孔)的覆盖层641的配线层64；被形成于配线层64以及层间绝缘膜63上的表面保护膜65；以及被设置在覆盖层641上的密封层66。层间绝缘膜61、63分别由例如硅氧化膜构成。此外，配线层62、64以及密封层66分别由铝等金属构成。此外，密封层66密封覆盖层641所具有的多个细孔642。此外，表面保护膜65以依次层叠作为硅氧化膜的SiO2层651以及作为硅氮化膜的SiN层652的方式而被构成。在此，SiN层652主要具有表面保护的功能，SiO2层651主要具有提高与SiN层652之间的紧贴性与平坦性的功能。此外，配线层62具有：被配置在层间绝缘膜61与层间绝缘膜63之间的配线部621；与配线部621连接并贯穿层间绝缘膜61的通孔配线622；在层间绝缘膜61和层间绝缘膜63之间被配置于与通孔配线622相比靠空洞部S侧处的保护部623。此外，配线层64具有：覆盖空洞部S并具有多个细孔642的覆盖层641；贯穿层间绝缘膜63并且与配线层62的配线部621连接的通孔配线643。此外，虽然未图示，但配线层64具有与通孔配线643连接并且从表面保护膜65露出的衬垫部。此处，具有由配线层62的配线部621以及通孔配线622、配线层64的通孔配线643形成的配线的电路部69与压敏电阻元件5电连接。此外，虽然未图示，但电路部69具有与所涉及的配线连接的MOS晶体管。如此，由于电路部69被配置在基板2的一面侧(压敏电阻元件5侧)，从而能够实现将隔膜部20与电路部69单芯片化的物理量传感器1。在这样的层叠结构体6中，由层间绝缘膜61、63形成的结构体构成了，在基板2的一面侧，以俯视观察时包围压敏电阻元件5的方式而被配置为环状的“壁部60”。此外，通孔配线622、643被配置在基板2的一面侧(压敏电阻元件5侧)，覆盖层641以在俯视观察时与通孔配线622分离的方式而被配置在相对于壁部60而与基板2相反的一侧，并且与基板2以及壁部一起构成了空洞部S(内部空间)。由此，能够防止或者缓解在覆盖层641上按照通孔配线622的形状而形成有高低差的情况。因此，能够防止或缓解在覆盖层641中产生裂纹的情况。由此，能够提供一种具有优异的可靠性的物理量传感器1。另外，关于这一点将在后文中详细叙述。此外，这样的层叠结构体6能够使用如CMOS工艺之类的半导体制造工艺而形成。另外，在硅层213上以及其上方制造有作为半导体电路的电路部69，该电路部69除了前文所述的配线以及MOS晶体管之外，还具有根据需要而形成的电容器、电感器、电阻、二极管、配线(包括与压敏电阻元件5连接的配线)等电路要素。通过基板2与层叠结构体6而划分形成的空洞部S为密闭的空间。该空洞部S作为压力基准室而发挥功能，所述压力基准室成为物理量传感器1进行检测的压力的基准值。在本实施方式中，空洞部S处于真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将物理量传感器1作为以真空状态为基准而检测压力的“绝对压力传感器”来使用，从而提高了其便利性。但是，空洞部S也可以不是真空状态，而是大气压，也可以是气压低于大气压的减压状态，还可以是气压高于大气压的加压状态。此外，可以向空洞部S充入氮气、稀有气体等惰性气体。以上，对于物理量传感器1的结构进行了简单说明。这种结构的物理量传感器1中，如图3(a)所示，隔膜部20根据隔膜部20的受压面25所受到的压力P而发生变形，由此，如图3(b)所示，压敏电阻元件5a、5b、5c、5d发生变形，从而压敏电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压敏电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，基于该输出，能够求出由受压面25受到的压力的大小。更具体地说，在产生前述的隔膜部20的变形之前的自然状态下，例如，在压敏电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积相等，桥接电路的输出(电位差)为零。另一方面，当产生前述的隔膜部20的变形时，如图3(b)所示，压敏电阻元件5a、5b将产生沿着其长边方向的压缩变形以及沿着宽度方向的拉伸变形，并且压敏电阻元件5c、5d将产生沿其长边方向的拉伸变形以及沿其宽度方向的压缩变形。因此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少。通过这样的压敏电阻元件5a、5b、5c、5d的变形，将产生压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差，与该差相应的输出(电位差)从桥接电路被输出。基于该来自桥接电路的输出，能够求出由受压面25受到的压力的大小(绝对压力)。在此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少，因此能够增大压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。如此，在物理量传感器1中，基板2所具有的隔膜部20被设置于在俯视观察时与覆盖层641重叠的位置处，并通过受压而发生挠曲变形。由此，能够实现可检测压力的物理量传感器1。此外，由于被配置于隔膜部20上的压敏电阻元件5为通过变形而输出电信号的传感器元件，因此能够提高压力的检测灵敏度。此外，由于如前文所述那样在俯视观察时隔膜部20的轮廓呈矩形，因此能够提高压力的检测灵敏度。壁部以及覆盖层以下，对壁部60以及覆盖层641进行详细叙述。通常情况下，当如后文所述那样将层间绝缘膜61、配线层62、层间绝缘膜63以及配线层64按照该顺序而依次层叠形成时，虽然图1中省略了图示，但在通孔配线622上的层间绝缘膜63或表面保护膜65上会按照通孔配线622的形状而形成高低差(凹部)。当在该高低差上形成覆盖层641时，在覆盖层641上也会形成高低差，应力容易集中在该高低差部分，从而存在有在覆盖层641中产生裂纹的情况。因此，如前文所述，覆盖层641以在俯视观察时与通孔配线622分离的方式而被配置在相对于壁部60而与基板2相反的一侧。即，在俯视观察时，覆盖层641不与通孔配线622重叠。由此，能够将覆盖层641的外周部配置在层间绝缘膜63的平坦的区域上，从而能够防止或缓解在覆盖层641上按照通孔配线622的形状而形成有高低差的情况。因此，能够防止或缓解在覆盖层641中产生裂纹的情况。由此，能够提供具有优异的可靠性的物理量传感器1。特别地，在将覆盖层641的厚度设为A，将空洞部S的宽度设为B的情况下，A/B处于0.005以上且0.008以下的范围内时，覆盖层641容易压溃，当在覆盖层641上产生了高低差时，覆盖层641容易产生裂纹。因而，在这样的情况下应用本发明时，其效果将变得显著。此外，在如后文详细叙述的那样制造物理量传感器1时，将细孔642作为释放孔而使用，并通过经由细孔642的蚀刻(释放蚀刻)而形成空洞部S，但在通过这样的蚀刻而形成空洞部S时，如果在覆盖层641上产生有高低差或裂纹，蚀刻液会侵入到非预期的位置，从而产生空洞部S的真空泄漏或壁部60的强度不足等问题。因而，当在这样的物理量传感器1中应用本发明时，能够防止或缓解所涉及的问题。此外，在如上述方式样将覆盖层641配置为在俯视观察时不与通孔配线622重叠的情况下，壁部60的壁面主要由层间绝缘膜61、63构成。因而，壁部60含有硅化合物(例如SiO2)。如后文所述，这样的壁部60能够使用半导体制造工艺来形成。在本实施方式中，配线层62的保护部623具有被配置在覆盖层641与基板2之间的部分(参照图1、2)。由此，能够通过保护部623而使释放蚀刻时的面方向上的蚀刻速度下降。因此，能够通过适当地设计保护部623的形状来调节空洞部S的俯视观察时的形状。此处，在保护部623与基板2之间以及保护部623与覆盖层641之间未配置有通孔配线。因而，如前文所述那样，能够防止或缓解在覆盖层641或密封层66上形成高低差的情况。另外，虽然在图2中，以保护部623沿着在俯视观察时呈四边形的隔膜部20的各个边而设置有四个的情况为例进行了图示，但也可以以在俯视观察时包围隔膜部20的周围的方式而形成为环状。此外，虽然保护部623与电路部69既可以电连接也可以不电连接，但优选为与固定电位(例如接地电位)电连接。由此，能够将保护部623用作磁屏障。此外，密封层66以在俯视观察时与通孔配线622、643分离的方式而被配置在覆盖层641的与空洞部S相反的一侧。由此，能够将密封层66的外周部配置在表面保护膜65的平坦的区域上，从而能够防止或缓解密封层66的剥离。物理量传感器的制造方法接下来，对物理量传感器1的制造方法简单地进行说明。图4至图6为表示图1所示的物理量传感器的制造工序的图。以下，根据这些图来对物理量传感器1的制造方法进行说明。元件形成工序首先，如图4(a)所示，准备为SOI基板的半导体基板21。然后，通过向半导体基板21的硅层213掺杂(离子注入)磷(n型)或硼(p型)等杂质，从而如图4(b)所示那样，形成多个压敏电阻元件5以及配线214。例如，当以 80keV进行硼的离子注入的情况下，对于压敏电阻元件5的离子注入浓度为1×1014atoms/cm2左右。此外，对于配线214的离子注入浓度多于压敏电阻元件5。例如，在以10keV进行硼的离子注入的情况下，对于配线214的离子注入浓度设为5×1015atoms/cm2左右。此外，在在进行了前述的离子注入后，例如，以1000℃左右实施20分钟左右的退火。绝缘膜等形成工序接下来，如图4(c)所示，在硅层213上依次形成绝缘膜22、绝缘膜23以及中间层3。绝缘膜22、23的形成能够分别通过例如溅射法、CVD(ChemicalVaporDeposition，化学气相沉积)法等来实施。中间层3例如能够通过如下的方式而形成，即，通过溅射法、CVD法等而使多晶硅成膜之后，根据需要而向该膜掺杂(离子注入)磷、硼等杂质，之后，通过蚀刻而进行图案形成的方式。层间绝缘膜和配线层形成工序接下来，如图4(d)所示，在绝缘膜23上形成牺牲层41。该牺牲层41通过后文叙述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜61，并具有供配线层62贯穿的贯穿孔411。牺牲层41的形成通过如下的方式而进行，即，通过溅射法、CVD法等形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。此外，牺牲层41的厚度不被特别地限定，例如可被设为1500nm以上且5000nm以下的程度。接下来，如图5(a)所示，以填充被形成在牺牲层41上的贯穿孔411的方式而形成配线层62。配线层62的形成例如能够通过如下的方式而进行，即，通过溅射法、CVD法等形成了同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未图示，但在使用铝来形成配线层62的情况下，也可以在实施铝的成膜之前，先在贯穿孔411的壁面上形成例如由Ti层以及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。此外，配线层62的厚度不被特别地限定，例如被设为300nm以上且900nm以下的程度。接下来，如图5(b)所示，在牺牲层41上以及配线层62上形成牺牲层42。该牺牲层42通过后述的空洞部形成工序而被去除一部分，剩余部分成为层间绝缘膜63，并具有供配线层64贯穿的贯穿孔421。牺牲层42的形成与前文所述的牺牲层41的形成相同，也以如下的方式而进行，即，通过溅射法、CVD法等来形成硅氧化膜，并通过蚀刻而对该硅氧化膜进行图案形成的方式。此外，牺牲层42的厚度不被特别地限定，例如被设为1500nm以上且5000nm以下的程度。接下来，如图5(c)所示，以填充被形成在牺牲层42上的贯穿孔421的方式而形成配线层64。配线层64的形成例如能够以如下方式来实施，即，在通过溅射法、CVD法等而形成同样的导体膜之后，对该导体膜进行图案形成处理的方式。虽然未图示，但在使用铝来形成配线层64的情况下，也可以在实施铝的成膜之前，先在贯穿孔421的各壁面上形成例如由Ti层及TiN层构成的粘合层。此外，也可以在同样地使铝成膜之后，在该膜上形成例如由TiN层构成的防反射层。此外，配线层64的厚度不被特别地限定，例如被设为300nm以上且900nm以下的程度。通过以上所述的方式而形成了牺牲层41、42及配线层62、64。另外，由这样的牺牲层41、42以及配线层62、64形成的层叠结构使用通常的CMOS工艺而形成，其层叠数根据需要而被适当设定。即，还存在根据需要而层叠更多的牺牲层或配线层的情况。之后，如图5(d)所示，通过溅射法、CVD法等形成表面保护膜65。由此，在后述的空洞部形成工序中的蚀刻时，能够对牺牲层41、42的成为层间绝缘膜61、63的部分进行保护。此处，在形成前文所述的具有SiO2层651以及SiN层652的表面保护膜65时，在以同样的方式依次形成了SiO2层及SiN层之后，通过对这些层进行图案形成从而形成SiO2层651以及SiN层652。另外，表面保护膜65的结构并不限定于前文所述的结构。作为表面保护膜65的构成材料，例如可列举出硅氧化膜、硅氮化膜、聚酰亚胺膜、环氧树脂膜等具有用于从水分、灰尘、损伤等中保护元件的耐性的膜，尤其优选为硅氮化膜。表面保护膜65的厚度不被特别地限定，例如被设为500nm以上且2000nm以下的程度。空洞部形成工序接下来，通过除去牺牲层41、42的一部分，从而如图6(a)所示那样，在绝缘膜23与覆盖层641之间形成空洞部S(腔室)。由此，形成了层间绝缘膜61、63。空洞部S的形成通过如下的方式而进行，即，通过经由被形成于覆盖层641上的多个细孔642的蚀刻(释放蚀刻)而去除牺牲层41、42的一部分的方式。此处，在作为所涉及的蚀刻而使用了湿式蚀刻的情况下，从多个细孔642提供氟酸、缓冲的氟酸等蚀刻液，而在使用了干式蚀刻的情况下，从多个细孔642供给氢氟酸气体等蚀刻气体。在进行这样的蚀刻时，绝缘膜23作为蚀刻停止层而发挥功能。此外，由于绝缘膜23具有相对于蚀刻液的耐性，因此还具有从蚀刻液中保护相对于绝缘膜23而靠下侧的结构部(例如，绝缘膜22、压敏电阻元件5、配线214等)的功能。此外，所涉及的蚀刻实施至在俯视观察时空洞部S的基板2侧的端部包含基板2的凹部24为止。由此，在后述的凹部24的形成工序中，能够形成由凹部24的底部构成的隔膜部20。密封工序接下来，如图6(b)所示，通过溅射法、CVD法等而在覆盖层641上形成由硅氧化膜、硅氮化膜、Al、Cu、W、Ti、TiN等金属膜等构成的密封层66，从而对各细孔642进行密封。由此，空洞部S通过密封层66而被密封，从而获得层叠结构体6。此处，密封层66的厚度不被特别地限定，例如被设为1000nm以上且5000nm以下的程度。隔膜形成工序接下来，在根据需要而对硅层211的下表面进行了磨削后，通过蚀刻而去除(加工)硅层211的下表面的一部分，从而如图6(c)所示那样，形成凹部24。由此，形成隔着空洞部S而与覆盖层641对置的隔膜部20。此处，在对硅层211的下表面的一部分进行去除时，氧化硅层212作为蚀刻停止层而发挥功能。由此，能够高精度地规定隔膜部20的厚度。另外，作为去除硅层211的下表面的一部分的方法，既可以为干式蚀刻，也可以为湿式蚀刻等。通过以上的工序，能够制造出物理量传感器1。第二实施方式接下来，对本发明的第二实施方式进行说明。图7为表示本发明的第二实施方式所涉及的电子设备(物理量传感器)的剖视图。图8为表示图7所示的物理量传感器的压敏电阻元件(传感器元件)以及壁部的配置的俯视图。虽然在接下来对本发明的第二实施方式进行说明，但以与前述的实施方式的不同点为中心而进行说明，对于相同的事项则省略其说明。本实施方式除了配线层的结构不同之外，与前述的第一实施方式相同。图7所示的物理量传感器1A(电子装置)除了省略了保护部623，并且空洞部S的俯视观察时的形状随此而有所不同之外，与前文所述的第一实施方式的物理量传感器1相同。即，物理量传感器1A具备层叠结构体6A，所述层叠结构体6A具有配线层62A，所述配线层62A具有配线部621以及通孔配线622，在覆盖层641与基板2之间未配置有配线层62A。在这样的物理量传感器1A中，如图8所示，空洞部S的壁部60A的俯视观察时的形状呈圆形。通过以上所说明的第二实施方式，也能够实现优异的可靠性。第三实施方式接下来，对本发明的第三实施方式进行说明。图9为表示本发明的第三实施方式所涉及的电子装置(振子)的剖视图。图10为用于对图9所示的振子所具备的谐振子进行说明的图，图10(a)为剖视图，图10(b)为俯视图。以下，虽然对本发明的第三实施方式进行说明，但是以与前文所述的实施方式的不同点为中心而进行说明，对于相同的事项则省略其说明。本实施方式除了将本发明的电子装置应用于振子中以外，均与前文所述的第一实施方式相同。图9所示的电子装置1B除了具备基板2B以及谐振子5B(功能元件)以取代基板2以及压敏电阻元件5以外，被构成为与前文所述的第一实施方式的物理量传感器1相同。即，电子装置1B具备：基板2B；谐振子5B，其为被配置于基板2B上的功能元件；层叠结构体6，其与基板2B一起形成空洞部S(内部空间)；中间层3，其被配置于基板2B和层叠结构体6之间。在此，基板2B具有：半导体基板21B；绝缘膜22，其被设置于半导体基板21B的一面上；绝缘膜23，其被设置于绝缘膜22的与半导体基板21B相反的一侧的面上。半导体基板21B为平板，例如为单晶硅基板。另外，作为半导体基板21B也可以使用SOI基板。谐振子5B具有四个下部电极51、下部电极52以及被支承于下部电极52上的上部电极53。四个下部电极51(固定电极)由在俯视观察时，隔着下部电极52而沿着第一方向(图10(b)中的左右方向)并排的两个下部电极51a、51b和隔着下部电极52而沿着与第一方向正交的第二方向(图10(b)中的上下方向)并排的两个下部电极51c、51d构成。此外，四个下部电极51分别以在俯视观察时与下部电极52分离的方式而被配置。两个下部电极51a、51b被构成为，经由未图示的配线而互相电连接，从而彼此成为相同的电位。同样地，两个下部电极51c、51d被构成为，经由未图示的配线而互相电连接，从而彼此成为相同的电位。上部电极53(振动体)具有：四个可动部531(可动电极)；固定部532，其被固定于下部电极52上；连结部533，其对各可动部531与固定部532进行连结。四个可动部531以对应于前文所述的四个下部电极51的方式而被设置，各可动部531相对于所对应的下部电极51以隔开间隔的方式而对置。即，四个可动部531由以隔着固定部532而沿着第一方向(图10(b)中的左右方向)并排的两个可动部531a、531b和隔着固定部532而沿着与第一方向正交的第二方向(图10(b)中的上下方向)并排的两个可动部531c、531d构成。这种下部电极51、52以及上部电极53分别通过向单晶硅、多晶硅(polysilicon)或非晶体硅掺杂(扩散或注入)磷、硼等杂质而构成，从而具有导电性。此外，下部电极51、52能够与中间层3一并形成。在以此方式构成的电子装置1B中，向下部电极51a、51b与上部电极53之间施加有周期性地变化的第一电压(交变电压)，并且向下部电极51c、51d与上部电极53之间施加除了相位偏移180°以外均与第一电压相同的第二电压。于是，在可动部531a、531b向相对于下部电极51a、51b接近的方向和远离的方向交替地位移而进行弯曲振动的同时，可动部531c、531d以与可动部531a、531b反相的方式，向相对于下部电极51c、51d接近的方向和远离的方向交替地位移而进行弯曲振动。即，在可动部531a、531b向相对于下部电极51a、51b接近的方向进行位移时，可动部531c、531d向相对于下部电极51c、51d远离的方向进行位移，另一方面，在可动部531a、531b向相对于下部电极51a、51b远离的方向进行位移时，可动部531c、531d向相对于下部电极51c、51d接近的方向进行位移。如此，通过使可动部531a、531b与可动部531c、531d以反相的方式进行振动，从而能够使从可动部531a、531b传递至固定部532的振动和从可动部531c、531d传递至固定部532的振动相互抵消。其结果为，能够减少这些振动经由固定部532而泄漏至外部的情况，即减少振动泄漏，从而提高电子装置1B的振动效率。如此，电子装置1B中，由于可动部531的数量为多个，从而能够减少从可动部531向外部的振动泄漏。这种电子装置1B例如通过与振荡电路(驱动电路)组合，从而能够作为将预定的频率的信号取出的振荡器而使用。另外，所涉及的振荡电路能够作为半导体电路而被设置于基板2B上。2.压力传感器接下来，对具备本发明的电子装置的压力传感器(本发明的压力传感器)进行说明。图11为表示本发明的压力传感器的一个示例的剖视图。如图11所示，本发明的压力传感器100具备物理量传感器1、对物理量传感器1进行收纳的框体101和将从物理量传感器1获得的信号运算为压力数据的运算部102。物理量传感器1经由配线103而与运算部102电连接。物理量传感器1通过未图示的固定单元而被固定在框体101的内侧。此外，在框体101中，具有用于使物理量传感器1的隔膜部20与例如大气(框体101的外侧)连通的贯穿孔104。通过这样的压力传感器100，隔膜部20经由贯穿孔104而受到压力。将该通过受压的信号经由配线103而向运算部发送，并运算为压力数据。该运算出的压力数据能够通过未图示的显示部(例如个人计算机的显示器等)而进行显示。3.高度计接下来，对具备本发明的电子装置的高度计(本发明的高度计)的一个示例进行说明。图12为表示本发明的高度计的一个示例的立体图。高度计200能够如手表那样佩戴在手腕上。此外，在高度计200的内部搭载有物理量传感器1(压力传感器100)，在显示部201上能够显示当前位置的海拔高度或当前位置的气压等。另外，在该显示部201上能够显示当前时刻、使用者的心搏数、天气等各种信息。4.电子设备接下来，对应用了具备本发明的电子装置的电子设备的导航系统进行说明。图13为表示本发明的电子设备的一个示例的主视图。在导航系统300中具备：未图示的地图信息；从GPS(全球定位系统：GlobalPositioningSystem)取得位置信息的取得单元；通过陀螺仪传感器、加速度传感器与车速数据的自主导航单元；物理量传感器1；以及显示预定的位置信息和行进道路信息的显示部301。根据该导航系统，不仅能够取得位置信息，还能够取得高度信息。例如当行驶于与一般道路在位置信息上表示大致相同的位置的高架道路时，在不具有高度信息的情况下，无法通过导航系统而判断出是在一般道路上行驶还是在高架道路上行驶，从而作为优先信息而将一般道路的信息提供给使用者。因此，在本实施方式所涉及的导航系统300中，能够通过物理量传感器1取得高度信息，从而能够对由于从一般道路进入高架道路而产生的高度变化进行检测，并向使用者提供高架道路的行驶状态下的导航信息。另外，显示部301成为例如使液晶面板显示器、有机EL(OrganicElectro-Luminescence，有机电致发光)显示器等能够实现小型化且轻薄化的结构。另外，具备本发明的电子装置的电子设备并不限定于上述的设备，例如能够应用于个人计算机、移动电话、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、各种测量设备、计量仪器类(例如，车辆、飞机、船舶的计量仪器类)、飞行模拟器等中。5.移动体接下来，对应用了本发明电子装置的移动体(本发明的移动体)进行说明。图14为表示本发明的移动体的一个示例的立体图。如图14所示，移动体400具有车身401和四个车轮402，并被构成为利用被设置于车身401中的未图示的动力源(发动机)而使车轮402旋转。在这样的移动体400中内置有导航系统300(物理量传感器1)。以上，虽然根据图示的各实施方式而对本发明的电子装置、压力传感器、高度计、电子设备以及移动体进行了说明，但是本发明并不限定于此，各部分的结构能够替换为具有相同的功能的任意的结构。此外，也可以附加其他的任意的结构物。此外，对于被设置在一个隔膜部上的压敏电阻元件(功能元件)的数量，虽然在前文所述的实施方式中以四个的情况为例而进行了说明，但并不限定于此，例如也可以为一个以上且三个以下，或五个以上。此外，压敏电阻元件的配置与形状等也并不限定于前文所述的实施方式，例如也可以在前文所述的实施方式中，将压敏电阻元件配置在隔膜部的中央部。此外，虽然在前文所述的实施方式中，以使用压敏电阻元件以作为对隔膜部的挠曲进行检测的传感器元件的情况为例而进行了说明，但作为所涉及的元件，并不限定于此，例如也可以为谐振子。此外，虽然在前文所述的实施方式中，以将本发明的电子装置应用于物理量传感器或振子中的情况为例而进行了说明，但并不限定于此，也能够将本发明应用于如下的各种电子装置中，即，如前文所述那样使用半导体制造工艺而在基板上形成壁部以及顶部，并通过基板、壁部以及顶部而形成内部空间的各种电子装置。符号说明1…物理量传感器；1A…物理量传感器；1B…电子装置；2…基板；2B…基板；3…中间层；5…压敏电阻元件；5B…谐振子；5a…压敏电阻元件；5b…压敏电阻元件；5c…压敏电阻元件；5d…压敏电阻元件；6…层叠结构体；20…隔膜部；21…半导体基板；21B…半导体基板；22…绝缘膜；23…绝缘膜；24…凹部；25…受压面；41…牺牲层；42…牺牲层；51…下部电极；51a…下部电极；51b…下部电极；51c…下部电极；51d…下部电极；52…下部电极；53…上部电极；60…壁部；61…层间绝缘膜；62…配线层；62A…配线层；63…层间绝缘膜；64…配线层；65…表面保护膜；66…密封层；69…电路部；100…压力传感器；101…框体；102…运算部；103…配线；104…贯穿孔；200…高度计；201…显示部；211…硅层；212…氧化硅层；213…硅层；214…配线；214a…配线；214b…配线；214c…配线；214d…配线；300…导航系统；301…显示部；400…移动体；401…车身；402…车轮；411…贯穿孔；421…贯穿孔；531…可动部；531a…可动部；531b…可动部；531c…可动部；531d…可动部；532…固定部；533…连结部；621…配线部；622…通孔配线；623…保护部；641…覆盖层；642…细孔；643…通孔配线；651…SiO2层；652…SiN层；P…压力；S…空洞部。
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
