阵列基板及制作方法、显示面板与流程

1.本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法、显示面板。


背景技术：

2.随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，lcd)。
3.现有的一种显示装置包括薄膜晶体管阵列基板(thin film transistor arraysubstrate，tft array substrate)、彩膜基板(color filter substrate，cf substrate) 以及填充在薄膜晶体管阵列基板和彩膜基板基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板与彩膜基板上分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
4.现有tft中的源极和漏极通常是与数据线采用同一层金属膜经过图案化处理制成的，数据线、源极和漏极通常采用金属铜制成，而采用金属制成的源极和漏极容易使金属中离子扩散到tft沟道中，使得有源层的导电性能增加，导致阈值电压偏移、迁移率下降以及漏电流增大等异常，引起tft特性变差。现有tft中有源层通常是设于源极和漏极的下方，在蚀刻tft沟道时通常也会蚀刻到有源层，导致有源层的性能变差，也会引起tft特性变差。
5.为了解决这个问题，有的tft中将有源层设置与源极和漏极的上方，从而避免了在蚀刻tft沟道时对有源层的影响，但是这会导致新的问题出现，即在蚀刻有源层时，又会蚀刻到数据线，导致数据线的性能变差，目前还没有能兼顾两个问题的解决方案。


技术实现要素：

6.为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、显示面板，以解决现有技术中金属制成的源极和漏极容易使金属中离子扩散到tft沟道中，引起tft特性变差的问题。
7.本发明的目的通过下述技术方案实现：
8.本发明提供一种阵列基板，包括：
9.基底；
10.设于所述基底上的第一金属层，所述第一金属层包括扫描线和栅极；
11.覆盖所述扫描线和所述栅极的第一绝缘层；
12.设于所述第一绝缘层上侧的第一透明金属氧化物层，所述第一透明金属氧化物层包括源极和漏极；
13.设于所述第一绝缘层上侧的第二金属层，所述第二金属层包括数据线，所述数据线与所述源极导电连接；
14.设于所述第一绝缘层上侧的半导体层，所述半导体层包括连接所述源极和所述漏极的有源层；
15.设于所述第一绝缘层上侧的像素电极，所述像素电极与所述漏极导电连接。
16.进一步地，所述半导体层设于所述第一透明金属氧化物层的上侧并与所述第一透明金属氧化物层的上表面相接触，所述有源层覆盖住所述源极和所述漏极；所述半导体层还包括覆盖所述第二金属层上表面的保护部。
17.进一步地，所述第一透明金属氧化物层还包括所述像素电极；所述阵列基板还包括覆盖所述半导体层的第二绝缘层以及设于所述第二绝缘层上的第二透明金属氧化物层，所述第二透明金属氧化物层包括公共电极。
18.进一步地，所述阵列基板还包括依次设置的平坦层、第二透明金属氧化物层、绝缘间隔层以及第三透明金属氧化物层，所述平坦层覆盖于所述半导体层远离所述基底的一侧，所述第二透明金属氧化物层包括公共电极，所述第三透明金属氧化物层包括所述像素电极。
19.进一步地，所述第二金属层还包括位于非显示区的外围走线，所述第二透明金属氧化物层还包括连接所述外围走线的桥接电极。
20.本发明还提供一种阵列基板的制作方法，所述制作方法用于制作如上所述的阵列基板，所述制作方法包括：
21.提供基底；
22.在所述基底上形成第一金属层，对所述第一金属层进行蚀刻并形成图案化的扫描线和栅极；
23.在所述基底上形成覆盖所述扫描线和所述栅极的第一绝缘层；
24.在所述第一绝缘层的上侧形成第一透明金属氧化物层，对所述第一透明金属氧化物层进行蚀刻并形成图案化的源极和漏极；
25.在所述第一绝缘层的上侧形成第二金属层，对所述第二金属层进行蚀刻并形成图案化的数据线，所述数据线与所述源极导电连接；
26.在所述第一绝缘层的上侧形成半导体层，对所述半导体层进行蚀刻并形成图案化的有源层，所述有源层与所述源极和所述漏极电性连接；
27.在所述第一绝缘层的上侧形成像素电极，所述像素电极与所述漏极导电连接。
28.进一步地，所述第一透明金属氧化物层设于所述第一绝缘层的上表面并与所述第一绝缘层的上表面相接触，所述半导体层设于所述第一透明金属氧化物层的上表面并与所述第一透明金属氧化物层的上表面相接触；所述半导体层还设于所述第二金属层的上表面并与所述第二金属层的上表面相接触，对所述半导体层进行蚀刻时还形成覆盖所述第二金属层的保护部。
29.进一步地，对所述第一透明金属氧化物层进行蚀刻时还形成所述像素电极；所述制作方法还包括：
30.在所述基底上形成覆盖所述半导体层的第二绝缘层以及在所述第二绝缘层上形成第二透明金属氧化物层，对所述第二透明金属氧化物层进行蚀刻并形成图案化的公共电极。
31.进一步地，所述制作方法还包括：
32.在所述基底上形成覆盖所述半导体层的平坦层以及在所述平坦层上形成第二透明金属氧化物层，对所述第二透明金属氧化物层进行蚀刻并形成图案化的公共电极；
33.在所述基底上形成覆盖所述第二透明金属氧化物层的绝缘间隔层，对所述平坦层
和所述绝缘间隔层进行蚀刻并形成与所述漏极对应的接触孔；
34.在所述绝缘间隔层形成第三透明金属氧化物层，对所述第三透明金属氧化物层进行蚀刻并形成图案化的所述像素电极，所述像素电极通过所述接触孔与所述漏极连接。
35.进一步地，所述制作方法还包括：
36.在对所述第二金属层进行蚀刻时还在非显示区形成外围走线；
37.在对所述第二透明金属氧化物层进行蚀刻时还形成连接所述外围走线的桥接电极。
38.本发明还提供一种显示面板，包括如上所述的阵列基板以及与所述阵列基板相对设置的对置基板以及设于所述阵列基板和所述对置基板之间的液晶层，所述对置基板上设有上偏光片，所述阵列基板上设有下偏光片，所述上偏光片的透光轴与所述下偏光片的透光轴相互垂直。
39.本发明有益效果在于：通过将源极和漏极采用透明金属氧化物层制成，透明金属氧化物的性能比较稳定，从而使得源极和漏极不会向tft沟道扩散离子，提高了tft的稳定性，避免了tft阈值电压偏移、迁移率下降以及漏电流增大的问题。
附图说明
40.图1是本发明实施例一中阵列基板的截面示意图；
41.图2a
‑
2g是本发明实施例一中阵列基板的制作方法的截面制作流程示意图；
42.图3a
‑
3d是本发明实施例一中阵列基板的制作方法的平面制作流程示意图；
43.图4是本发明实施例一中显示面板的截面结构示意图；
44.图5是本发明实施例二中阵列基板的截面示意图；
45.图6是本发明实施例二中显示面板的截面结构示意图。
具体实施方式
46.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示面板的具体实施方式、结构、特征及其功效，详细说明如下：
47.[实施例一]
[0048]
图1是本发明实施例一中阵列基板的截面示意图，图2a
‑
2g是本发明实施例一中阵列基板的制作方法的截面制作流程示意图，图3a
‑
3d是本发明实施例一中阵列基板的制作方法的平面制作流程示意图，图4是本发明实施例一中显示面板的截面结构示意图。
[0049]
如图1所示，本发明实施例一提供的一种阵列基板，包括：
[0050]
基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
[0051]
设于基底10上的第一金属层11(图3a)，第一金属层11包括扫描线111(图 3a)和栅极112，扫描线111和栅极112导电连接。其中，第一金属层11可以采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)，或铜和铝(cu/al)等制成。
[0052]
覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101整面的设置在基底10上并覆盖栅极112和扫描线111，第一绝缘层101的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
[0053]
设于第一绝缘层101上侧的第一透明金属氧化物层12，第一透明金属氧化物层12包括源极121和漏极122，第一透明金属氧化物层12采用氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。
[0054]
设于第一绝缘层101上侧的第二金属层13，第二金属层13包括数据线 131，数据线131与源极121导电连接。第二金属层13可以采用铜和钼铌 (cu/monb)，或铜和钼(cu/mo)等制成。可以理解地是，本发明中第二金属层 13不包含源极121和漏极122，优选地，第二金属层13在基底10上的投影与栅极112在基底10上的投影不相交叠，即第二金属层13与薄膜晶体管具有一定间距，以避免第二金属层13中的离子向tft沟道扩散。
[0055]
设于第一绝缘层101上侧的半导体层14，半导体层14包括连接源极121 和漏极122的有源层141。其中，半导体层14采用金属氧化物制成，例如铟镓锌氧化物(indium gallium zinc oxide，igzo)、铟镓锌锡氧化物(igzto)、 lnizo或itzo等。
[0056]
设于第一绝缘层101上侧的像素电极123，像素电极123与漏极122导电连接。
[0057]
本实施例中，半导体层14设于第一透明金属氧化物层12的上侧并与第一透明金属氧化物层12的上表面相接触，有源层141覆盖住源极121和漏极 122。即本实施例中，先制作源极121和漏极122，再在源极121和漏极122 的上侧制作有源层141，从而在蚀刻第一透明金属氧化物层12并制作源极121 和漏极122时，避免蚀刻到有源层141，从而对有源层141造成损伤，导致有源层141的性能变差。当然，在其他实施例中，也可以先制作有源层141，再制作源极121和漏极122，但在制作源极121和漏极122时会对沟道内的有源层141造成损伤，从而导致有源层141的性能变差。
[0058]
进一步地，半导体层14还包括覆盖第二金属层13表面上的保护部142。即先制作数据线131，再制作半导体层14，在对半导体层14进行蚀刻时，保留对应第二金属层13区域的半导体层14并形成覆盖第二金属层13的保护部 142，从而对第二金属层13进行保护，避免蚀刻半导体层14或制作后续工艺时对数据线131造成损伤，以影响数据线131和外围走线132的性能。
[0059]
本实施例中，第一透明金属氧化物层12还包括像素电极123。即像素电极123和源极121、漏极122采用同一道工艺制成，而且可以使得像素电极 123和漏极122直接接触，无需制作接触孔，从而减少整个制作工艺的流程。当然，在其他实施例中，像素电极123和源极121、漏极122可以采用不同工艺制成，可以额外通过一层透明金属氧化物制作像素电极123。例如在作用完平坦层103后，再通过一层透明金属氧化物制作像素电极123，像素电极123通过接触孔与漏极122导电连接，可以参考图5所示。
[0060]
本实施例中，阵列基板还包括覆盖半导体层14的第二绝缘层102以及设于第二绝缘层102上的第二透明金属氧化物层15，第二透明金属氧化物层15 包括公共电极151。第二绝缘层102的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合，第二透明金属氧化物层15采用氧化铟锡(ito)或氧化铟锌(izo) 等透明金属氧化物制成。本实施例中，像素电极123位于公共电极151的下侧，像素电极123为对应子像素的面状电极，公共电极151为整面的面状电极并在对应子像素的区域具有狭缝，以形成边缘场开关模式(fringe fieldswitching，ffs)。当然，在其他实施例中，像素电极123位于公共电极151 的上侧，或阵列基板也可不用设置公共电极151，而将公共电极151设置于对置基板20上，以形成tn显示模式或va显示模式。
[0061]
进一步地，第二金属层13还包括位于非显示区的外围走线132，第二透明金属氧化物层15还包括连接外围走线132的桥接电极152。外围走线132 例如可以为绑定区的一些金属导线(信号输入线)，而覆盖外围走线132的保护部142在桥接孔处需进行还原处理，例如使用氢气注入或等离子溅射等工艺处理，使得半导体转变成导体，有利于降低桥接孔处与桥接电极152的接触阻抗。
[0062]
本实施例中还提供一种阵列基板的制作方法，该制作方法用于制作如上所述的阵列基板。如图2a
‑
2g 以及3a
‑
3d所示，该制作方法包括：
[0063]
如图2a和图3a所示，提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
[0064]
在基底10上形成第一金属层11(图3a)，对第一金属层11进行蚀刻并形成图案化的扫描线111(图3a)和栅极112，扫描线111和栅极112导电连接。其中，第一金属层11可以采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)，或铜和铝(cu/al)等制成。
[0065]
在基底10上形成覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101整面的设置在基底10上并覆盖栅极 112和扫描线111，第一绝缘层101的材料为氧化硅(siox)、氮化硅(sinx)或二者的组合。
[0066]
如图2b
‑
2d和图3b所示，本实施例中，在第一绝缘层101的上侧依次形成第一透明金属氧化物层12和第二金属层13，第一透明金属氧化物层12与第一绝缘层101的上表面相接触，采用半色调掩膜工艺对第一透明金属氧化物层12和第二金属层13进行蚀刻。半色调掩膜工艺具体为，在第二金属层 13的上表面覆盖光阻，使用半色调掩膜板(half tone mask)对光阻进行曝光显影，从而使得光阻形成光阻全保留区域、光阻半保留区域以及光阻不保留区域(即没有光阻)。其中，不保留区域对应tft沟道以及其他需要将第一透明金属氧化物层12和第二金属层13均蚀刻掉的区域，全保留区域对应数据线 131和外围走线132等第一透明金属氧化物层12和第二金属层13均保留的区域，而半保留区域对应源极121、漏极122以及像素电极123等只保留第一透明金属氧化物层12不保留第二金属层13的区域。在使用半色调掩膜板对光阻进行曝光显影后，先分别采用金属蚀刻液和透明金属氧化物蚀刻液对第二金属层13和第一透明金属氧化物层12进行蚀刻，例如采用铝酸和王水对第二金属层13和第一透明金属氧化物层12进行蚀刻，从而使得第一透明金属氧化物层12上形成源极121、漏极122以及像素电极123，如图2c所示。然后对光阻进行灰化处理，去除光阻半保留区域，再采用金属蚀刻液(铝酸) 对第二金属层13进行蚀刻，最后去除光阻，从而使得第二金属层13形成数据线131和外围走线132，数据线131直接与源极121导电连接。通过采用半色调掩膜工艺可以减少制作工艺的流程，至于半色调掩膜工艺可以参考现有技术，这里不再具体赘述。当然，在其他实施例中，第一透明金属氧化物层12和第二金属层13也可分别采用两道掩膜工艺进行蚀刻，并不以此为限。
[0067]
进一步地，在形成像素电极123后，还需要对像素电极123进行过火和退火处理，使得非晶态的透明金属氧化物转变为多晶态的透明金属氧化物，以增加像素电极123的导电性能。
[0068]
如图2e和图3c所示，在第一绝缘层101的上侧形成半导体层14，对半导体层14进行蚀刻并形成图案化的有源层141，有源层141与源极121和漏极122电性连接。
[0069]
本实施例中，半导体层14设于第一透明金属氧化物层12的上表面并与第一透明金
属氧化物层12的上表面相接触，而且半导体层14还设于第二金属层13的上表面并与第二金属层13的上表面相接触，即制作完源极121、漏极122、像素电极123、数据线131和外围走线132之后，紧接着就覆盖半导体层14，然后对半导体层14进行蚀刻时还形成覆盖第二金属层13的保护部142，即保护部142覆盖住所有的第二金属层13，例如保护部142覆盖数据线131和外围走线132，而有源层141覆盖源极121和漏极122的区域。通过先制作源极121和漏极122，再在源极121和漏极122的上侧制作有源层141，从而在蚀刻第一透明金属氧化物层12并制作源极121和漏极122时，可以避免蚀刻到有源层141，从而防止对有源层141造成损伤，保证有源层 141的性能。而且先制作数据线131，再制作半导体层14，在对半导体层14 进行蚀刻时，保留第二金属层13区域的半导体层14并形成保护部142，从而对第二金属层13进行保护，避免蚀刻半导体层14或制作后续工艺时对数据线131和外围走线132造成损伤，以影响数据线131的性能。当然，在其他实施例中，也可以先制作有源层141，再制作数据线131和外围走线132。
[0070]
如图2f
‑
2g和图3d所示，在基底10上形成覆盖半导体层14的第二绝缘层102以及在第二绝缘层102上形成第二透明金属氧化物层15，对第二透明金属氧化物层15进行蚀刻并形成图案化的公共电极151。公共电极151在对应像素电极123的区域为具有狭缝的梳状电极。本实施例中，在覆盖第二透明金属氧化物层15之前，先对第二绝缘层102对应外围走线132的区域进行蚀刻并形成桥接孔，第二透明金属氧化物层15在外围区域(非显示区域)形成桥接电极152，桥接电极152覆盖多个外围走线132的桥接孔并将多个外围走线132电性连接。
[0071]
进一步地，在覆盖第二透明金属氧化物层15之前，还需要对桥接孔内的半导体层14进行还原处理，例如使用氢气注入或等离子溅射等工艺处理，使得半导体转变成导体，有利于降低桥接孔处与桥接电极152的接触阻抗。
[0072]
本实施例中还提供一种显示面板，如图4所示，显示面板包括如上所述的阵列基板、与阵列基板相对设置的对置基板20以及设于阵列基板和对置基板20之间的液晶层30，对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131的配向方向相平行。可以理解地是，阵列基板和对置基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
[0073]
本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线111、数据线131、薄膜晶体管以及外围非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(r)、绿(g)、蓝(b)三色的色阻材料，并对应形成红(r)、绿(g)、蓝(b)三色的子像素。
[0074]
[实施例二]
[0075]
图5是本发明实施例二中阵列基板的截面示意图，图6是本发明实施例二中显示面板的截面结构示意图。如图5和图6所示，本发明实施例二提供的阵列基板及制作方法、显示面板与实施例一(图1至图4)中的阵列基板及制作方法、显示面板基本相同，不同之处在于，在本实施例中，第一透明金属氧化物层12不包括像素电极123。具体地，阵列基板还包括依
次设置的平坦层103、第二透明金属氧化物层15、绝缘间隔层104以及第三透明金属氧化物层16，平坦层103覆盖于半导体层14远离基底10的一侧，第二透明金属氧化物层15包括公共电极151，第三透明金属氧化物层16包括像素电极123。即本实施例中，额外制作一层透明金属氧化物来制作像素电极123，并且还设有平坦层103将公共电极151和像素电极123垫高，使得公共电极151和像素电极123之间形成的电场更容易驱动液晶分子，降低驱动功耗。
[0076]
本实施例中，平坦层103与基底10之间设有第二绝缘层102，即先制作覆盖半导体层14的第二绝缘层102，再制作覆盖第二绝缘层102的平坦层 103。当然，在其他实施例中，也可以不用设置第二绝缘层102，直接覆盖平坦层103。
[0077]
本实施例中，公共电极151位于像素电极123的上侧，公共电极151为整面结构的电极，像素电极123为具有狭缝的梳状结构。
[0078]
本实施例中还提供一种阵列基板的制作方法，该制作方法用于制作如上所述的阵列基板。本实施例中的制作方法与实施例一中的制作方法基本相同，不同之处在于：
[0079]
可参照图2c
‑
2d和图3b，本实施例中在对第一透明金属氧化物层12进行蚀刻时，形成源极121、漏极122，并不会形成像素电极123。而在覆盖第二绝缘层102之后接着覆盖平坦层103，并对平坦层103和第二绝缘层102进行蚀刻并在外围非显示区形成桥接孔。再覆盖第二透明金属氧化物层15，对第二透明金属氧化物层15进行蚀刻并形成公共电极151和桥接电极152。在覆盖第二透明金属氧化物层15之前，需要对桥接孔内的半导体层14进行还原处理，例如使用氢气注入或等离子溅射等工艺处理，使得半导体转变成导体，有利于降低桥接孔处与桥接电极152的接触阻抗。
[0080]
进一步地，在第二透明金属氧化物层15的上表面覆盖绝缘间隔层104，对绝缘间隔层104、平坦层103和第二绝缘层102进行蚀刻并形成与漏极122 对应的接触孔。然后覆盖第三透明金属氧化物层16，对第三透明金属氧化物层16进行蚀刻并形成像素电极123，像素电极123通过接触孔与漏极122导电接触。
[0081]
当然，在其他实施例中，可以在覆盖绝缘间隔层104之后对绝缘间隔层 104、平坦层103和第二绝缘层102进行蚀刻并一同形成接触孔和桥接孔，而桥接电极152则由第三透明金属氧化物层16形成。
[0082]
本实施例中还提供一种显示面板，如图6所示，显示面板包括如上所述的阵列基板、与阵列基板相对设置的对置基板20以及设于阵列基板和对置基板20之间的液晶层30，对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131的配向方向相平行。可以理解地是，阵列基板和对置基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
[0083]
本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线111、数据线131、薄膜晶体管以及外围非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(r)、绿(g)、蓝(b)三色的色阻材料，并对应形成红(r)、绿(g)、蓝(b)三色的子像素。
[0084]
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例
一相同，这里不再赘述。
[0085]
[实施例三]
[0086]
本发明实施例三提供的阵列基板及制作方法、显示面板与实施例一或实施例二中的阵列基板及制作方法、显示面板基本相同，不同之处在于，在本实施例中，公共电极设置为对应子像素的区域且具有狭缝的块状电极，然后再通过公共电极线将所有的公共电极导电连接在一起并施加相同的公共信号。
[0087]
本实施例中，采用第一透明金属氧化物层制作公共电极线，公共电极通过第二绝缘层上的过孔与公共电极线导通。与现有的使用第一金属层制作公共电极线相比，由于本实施例中第一透明金属氧化物层与公共电极之间仅间隔第二绝缘层或平坦层，因此可以进一步减小过孔面积，提高开口率。
[0088]
具体地，可以通过半色调掩膜工艺对第一透明金属氧化物层处理，在形成源极和漏极的同时形成公共电极线，以减少制作工艺的流程，至于半色调掩膜工艺可以参考现有技术，这里不再具体赘述。还需要对公共电极线3进行过火和退火处理，使得非晶态的透明金属氧化物转变为多晶态的透明金属氧化物，以增加公共电极线的导电性能。
[0089]
在其它实施例中，还可以采用第二金属层制作公共电极线。具体地，可以通过半色调掩膜工艺同时第一透明金属氧化物和第二金属层处理，在形成数据线的同时形成公共电极线，以减少制作工艺的流程。
[0090]
在本实施例中，同样对半层体层处理以在公共电极线上形成保护部，后续可以使用氢气注入或等离子溅射等工艺处理，使得半导体转变成导体，有利于降低过孔处与公共电极的接触阻抗。
[0091]
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一或实施例二相同，这里不再赘述。
[0092]
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本技术请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
[0093]
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。