一种栅极驱动电路及其驱动方法和显示装置与流程

1.本发明涉及显示技术领域，更为具体地说，涉及一种栅极驱动电路及其驱动方法和显示装置。


背景技术：

2.现有的显示装置边框区包括有栅极驱动电路，用于为显示区像素单元提供栅极驱动信号，以对显示区的像素单元进行扫描，实现图像显示的目的。但是，现有的栅极驱动电路具有较大的驱动延迟，降低了显示装置的性能。


技术实现要素：

3.有鉴于此，本发明提供了一种栅极驱动电路及其驱动方法和显示装置，有效解决了现有技术存在的技术问题，在保证栅极驱动电路能够实现双向扫描的基础上，降低了栅极驱动电路的驱动延迟，提高了显示装置的性能。
4.为实现上述目的，本发明提供的技术方案如下：
5.一种栅极驱动电路，包括：第一虚拟移位寄存器、第二虚拟移位寄存器和第一级移位寄存器至第n级移位寄存器，n为大于2的正整数；
6.第一虚拟移位寄存器的输出端与第一级移位寄存器的反向关闭输入端电连接，第一虚拟移位寄存器的反向扫描输入端与第一级移位寄存器的输出端电连接，第一级移位寄存器的正向扫描输入端接入正向扫描触发信号；
7.第i级移位寄存器的输出端与第i 1级移位寄存器的正向扫描输入端电连接，第i 1级移位寄存器的输出端与第i级移位寄存器的反向扫描输入端电连接，i为大于或等于1且小于n的整数；
8.第二虚拟移位寄存器的输出端与第n级移位寄存器的正向关闭输入端电连接，第二虚拟移位寄存器的正向扫描输入端与第n级移位寄存器的输出端电连接，第n级移位寄存器的反向扫描输入端接入反向扫描触发信号。
9.相应的，本发明还提供了一种栅极驱动电路的驱动方法，应用于上述的栅极驱动电路，包括：
10.在正向扫描时，控制正向扫描触发信号触发第一级移位寄存器，使第一级移位寄存器至第n级移位寄存器依次输出扫描信号，且在第n级移位寄存器输出扫描信号后，第二虚拟移位寄存器响应第n级移位寄存器输出的扫描信号，而将关断信号输出至第n级移位寄存器的正向关闭输入端，其中，第一虚拟移位寄存器保持输出无效电平信号；
11.在反向扫描时，控制反向扫描触发信号触发第n级移位寄存器，使第n级移位寄存器至第一级移位寄存器依次输出扫描信号，且在第一级移位寄存器输出扫描信号后，第一虚拟移位寄存器响应第一级移位寄存器输出的扫描信号，而将关断信号输出至第一级移位寄存器的反向关闭输入端，其中，第二虚拟移位寄存器保持输出无效电平信号。
12.相应的，本发明还提供了一种显示装置，显示装置包括上述的栅极驱动电路。
13.相较于现有技术，本发明提供的技术方案至少具有以下优点：
14.本发明提供了一种栅极驱动电路及其驱动方法和显示装置，包括：第一虚拟移位寄存器、第二虚拟移位寄存器和第一级移位寄存器至第n级移位寄存器，n为大于2的正整数；第一虚拟移位寄存器的输出端与第一级移位寄存器的反向关闭输入端电连接，第一虚拟移位寄存器的反向扫描输入端与第一级移位寄存器的输出端电连接，第一级移位寄存器的正向扫描输入端接入正向扫描触发信号；第i级移位寄存器的输出端与第i 1级移位寄存器的正向扫描输入端电连接，第i 1级移位寄存器的输出端与第i级移位寄存器的反向扫描输入端电连接，i为大于或等于1且小于n的整数；第二虚拟移位寄存器的输出端与第n级移位寄存器的正向关闭输入端电连接，第二虚拟移位寄存器的正向扫描输入端与第n级移位寄存器的输出端电连接，第n级移位寄存器的反向扫描输入端接入反向扫描触发信号。
15.由上述内容可知，本发明提供的技术方案，通过第二虚拟移位寄存器能够在栅极驱动电路正向扫描时关断第n级移位寄存器，且通过第一虚拟移位寄存器能够在栅极驱动电路反向扫描时关断第一级移位寄存器，进而保证显示装置能够实现正反双向扫描的功能。
16.并且，本发明提供的第一级移位寄存器直接接入正向扫描触发信号，使得正向扫描触发信号无需经过第一虚拟移位寄存器而直接作用于第一级移位寄存器，降低正向扫描时栅极驱动电路的驱动延迟问题；以及，第n级移位寄存器直接接触反向扫描触发信号，使得反向扫描触发信号无需经过第二虚拟移位寄存器而直接作用于第n级移位寄存器，降低反向扫描时栅极驱动电路的驱动延迟问题。由此，本发明提供的技术方案，在保证栅极驱动电路能够实现双向扫描的基础上，降低了栅极驱动电路的驱动延迟，提高了显示装置的性能。
附图说明
17.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
18.图1为本发明实施例提供的一种栅极驱动电路的结构示意图；
19.图2为本发明实施例提供的另一种栅极驱动电路的结构示意图；
20.图3为本发明实施例提供的一种移位寄存器的结构示意图；
21.图4为本发明实施例提供的另一种移位寄存器的结构示意图；
22.图5为本发明实施例提供的一种时序图；
23.图6为本发明实施例提供的一种第一虚拟移位寄存器的结构示意图；
24.图7为本发明实施例提供的另一种第一虚拟移位寄存器的结构示意图；
25.图8为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图；
26.图9为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图；
27.图10为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图；
28.图11为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图；
29.图12为本发明实施例提供的一种第二虚拟移位寄存器的结构示意图；
30.图13为本发明实施例提供的另一种第二虚拟移位寄存器的结构示意图；
31.图14为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图；
32.图15为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图；
33.图16为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图；
34.图17为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图；
35.图18为本发明实施例提供的一种第一级移位寄存器的结构示意图；
36.图19为本发明实施例提供的另一种第一级移位寄存器的结构示意图；
37.图20为本发明实施例提供的一种第n级移位寄存器的结构示意图；
38.图21为本发明实施例提供的另一种第n级移位寄存器的结构示意图；
39.图22为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
40.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
41.正如背景技术所述，现有的显示装置边框区包括有栅极驱动电路，用于为显示区像素单元提供栅极驱动信号，以对显示区的像素单元进行扫描，实现图像显示的目的。但是，现有的栅极驱动电路具有较大的驱动延迟，降低了显示装置的性能。
42.基于此，本发明实施例提供了一种栅极驱动电路及其驱动方法和显示装置，有效解决了现有技术存在的技术问题，在保证栅极驱动电路能够实现双向扫描的基础上，降低了栅极驱动电路的驱动延迟，提高了显示装置的性能。
43.为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图22对本发明实施例提供的技术方案进行详细的描述。
44.参考图1所示，为本发明实施例提供的一种栅极驱动电路的结构示意图，其中，图示中每一移位寄存器的输出端通过out标记，每一移位寄存器的正向扫描输入端通过set标记，每一移位寄存器的反向扫描输入端通过end标记，反向关闭输入端通过dset标记，正向关闭输入端通过dend标记。本发明实施例提供的栅极驱动电路包括：第一虚拟移位寄存器dsr11、第二虚拟移位寄存器dsr12和第一级移位寄存器sr11至第n级移位寄存器sr1n，n为大于2的正整数。
45.第一虚拟移位寄存器dsr11的输出端与第一级移位寄存器sr11的反向关闭输入端电连接，第一虚拟移位寄存器dsr11的反向扫描输入端与第一级移位寄存器sr11的输出端电连接，第一级移位寄存器sr11的正向扫描输入端接入正向扫描触发信号stv11。
46.第i级移位寄存器sr1i的输出端与第i 1级移位寄存器sr1(i 1)的正向扫描输入端电连接，第i 1级移位寄存器sr1(i 1)的输出端与第i级移位寄存器sr1i的反向扫描输入端电连接，i为大于或等于1且小于n的整数。
47.第二虚拟移位寄存器dsr12的输出端与第n级移位寄存器sr1n的正向关闭输入端电连接，第二虚拟移位寄存器dsr12的正向扫描输入端与第n级移位寄存器sr1n的输出端电连接，第n级移位寄存器sr1n的反向扫描输入端接入反向扫描触发信号stv12。
48.相应上述栅极驱动电路，本发明实施例提供了一种栅极驱动电路的驱动方法，包括：
49.在正向扫描时，控制正向扫描触发信号触发第一级移位寄存器，使第一级移位寄存器至第n级移位寄存器依次输出扫描信号，且在第n级移位寄存器输出扫描信号后，第二虚拟移位寄存器响应第n级移位寄存器输出的扫描信号，而将关断信号输出至第n级移位寄存器的正向关闭输入端，其中，第一虚拟移位寄存器保持输出无效电平信号。
50.在反向扫描时，控制反向扫描触发信号触发第n级移位寄存器，使第n级移位寄存器至第一级移位寄存器依次输出扫描信号，且在第一级移位寄存器输出扫描信号后，第一虚拟移位寄存器响应第一级移位寄存器输出的扫描信号，而将关断信号输出至第一级移位寄存器的反向关闭输入端，其中，第二虚拟移位寄存器保持输出无效电平信号。
51.可以理解的，本发明实施例提供的技术方案，通过第二虚拟移位寄存器能够在栅极驱动电路正向扫描时关断第n级移位寄存器，且通过第一虚拟移位寄存器能够在栅极驱动电路反向扫描时关断第一级移位寄存器，进而保证显示装置能够实现正反双向扫描的功能。
52.并且，本发明实施例提供的第一级移位寄存器直接接入正向扫描触发信号，使得正向扫描触发信号无需经过第一虚拟移位寄存器而直接作用于第一级移位寄存器，降低正向扫描时栅极驱动电路的驱动延迟问题；以及，第n级移位寄存器直接接触反向扫描触发信号，使得反向扫描触发信号无需经过第二虚拟移位寄存器而直接作用于第n级移位寄存器，降低反向扫描时栅极驱动电路的驱动延迟问题。由此，本发明实施例提供的技术方案，在保证栅极驱动电路能够实现双向扫描的基础上，降低了栅极驱动电路的驱动延迟，提高了显示装置的性能。
53.在本发明一实施例中，本发明提供的栅极驱动电路还可以包括更多的虚拟移位寄存器和更多级移位寄存器，其中图1所示栅极驱动电路仅为设定栅极驱动电路中基础单元；亦即，设定栅极驱动电路可以包括图1所示的多个栅极驱动电路且定义为第一栅极驱动电路至第m栅极驱动电路，m为大于或等于2的整数。其中，设定栅极驱动电路正向扫描时，第一栅极驱动电路至第m栅极驱动电路的正向扫描出发信号依次输出，使得第一栅极驱动电路至第m栅极驱动电路中第i级移位寄存器依次输出扫描信号后，第一栅极驱动电路至第m栅极驱动电路中第i 1级移位寄存器再依次输出扫描信号。同样的，设定栅极驱动电路反向扫描时，第m栅极驱动电路至第一栅极驱动电路的反向扫描出发信号依次输出，使第m栅极驱动电路至第一栅极驱动电路中第i 1级移位寄存器依次输出扫描信号后，第m栅极驱动电路至第一栅极驱动电路中第i级移位寄存器再依次输出扫描信号，完成设定栅极驱动电路的正反扫过程。
54.具体如图2所示，为本发明实施例提供的另一种栅极驱动电路的结构示意图，其中，图2以包括第一栅极驱动电路和第二栅极驱动电路为例进行说明，第一栅极驱动电路包括第一虚拟移位寄存器dsr11、第二虚拟移位寄存器dsr12和第一级移位寄存器sr11至第n级移位寄存器sr1n；及第二栅极驱动电路包括第一虚拟移位寄存器dsr21、第二虚拟移位寄存器dsr22和第一级移位寄存器sr21至第n级移位寄存器sr2n。其中，第一栅极驱动电路和第二栅极驱动电路中虚拟移位寄存器与移位寄存器之间及第i级移位寄存器和第i 1级移位寄存器之间连接关系与图1相同。其中，正向扫描时第一栅极驱动电路的正向扫描触发信
号stv11和第二栅极驱动电路的正向扫描触发信号stv21依次输出，使得第一栅极驱动电路至第二栅极驱动电路中第i级移位寄存器依次输出扫描信号后，第一栅极驱动电路至第二栅极驱动电路中第i 1级移位寄存器再依次输出扫描信号。及反向扫描时第二栅极驱动电路的反向扫描触发信号stv12和第一栅极驱动电路的反向扫描触发信号stv22依次输出，使第二栅极驱动电路至第一栅极驱动电路中第i 1级移位寄存器依次输出扫描信号后，第二栅极驱动电路至第一栅极驱动电路中第i级移位寄存器再依次输出扫描信号。
55.可选的，本发明图2所示的栅极驱动电路中，可以将第一栅极驱动电路的第一级移位寄存器sr11至第n级移位寄存器sr1n，和第二栅极驱动电路的第一级移位寄存器sr21至第n级移位寄存器sr2n交替排列布局设置。同样的，将第一栅极驱动电路的第一虚拟移位寄存器dsr11和第二虚拟移位寄存器dsr12，分别与第二栅极驱动电路的第一虚拟移位寄存器dsr21和第二虚拟移位寄存器dsr22交替排列布局设置，对此本发明不做具体限制，需要根据实际应用进行具体设计。
56.如图3所示，为本发明实施例提供的一种移位寄存器的结构示意图，其中，本发明实施例提供的第一虚拟移位寄存器、第二虚拟移位寄存器和第一级移位寄存器至第n级移位寄存器，均包括：预充电模块100、第一下拉模块210、第二下拉模块220和输出模块300。
57.预充电模块100的输出端与第一节点p电连接。
58.第一下拉模块210与第一节点p电连接，第一下拉模块210响应第一节点p的信号而控制参考电平端vg与第二节点q之间的接通状态。
59.第二下拉模块220与第二节点q电连接，第二下拉模块220响应第一时钟信号ckb而控制第二节点的q信号，且响应第二节点q的信号而控制参考电平端vg与第一节点p、及参考电平端vg与移位寄存器的输出端gout之间的接通状态。
60.输出模块300与第一节点p电连接，输出模块300响应第一节点p的信号而控制第一时钟信号ckb与移位寄存器的输出端gout之间的接通状态，及输出模块300响应第二时钟信号ck而控制参考电平端vg与移位寄存器的输出端gout之间的接通状态。
61.在本发明一实施例中，本发明实施例提供的预充电模块、第一下拉模块、第二下拉模块和输出模块可以由晶体管构成，其中晶体管可以均为n型晶体管或者均为p型晶体管，对此本发明不做具体限制。下面通过具体电路结构对本发明提供的技术方案进行更详细的描述，且以所有晶体管为n型晶体管为例进行说明。
62.如图4所示，为本发明实施例提供的另一种移位寄存器的结构示意图，其中图4所示为第二移位寄存器至第n
‑
1移位寄存器的电路组成结构，第二移位寄存器至第n
‑
1移位寄存器的任意一移位寄存器中，移位寄存器的预充电模块包括第九晶体管t9和第十晶体管t10，第九晶体管t9的栅极为移位寄存器的正向扫描输入端set而与上一级移位寄存器的输出端电连接，第九晶体管t9的第一端接入第一电压端dir1，第九晶体管t9的第二端与第一节点p电连接。第十晶体管t10的栅极为移位寄存器的反向扫描输入端end而与下一级移位寄存器的输出端电连接，第十晶体管的第一端与第二电压端dir2电连接，第十晶体管t10的第二端与第一节点p电连接。
63.如图4所示，移位寄存器的第一下拉模块包括第十一晶体管t11，第十一晶体管t11的栅极与第一节点p电连接，第十一晶体管t11的第一端与第二节点q电连接，第十一晶体管t11的第二端与参考电平端vg电连接。
64.如图4所示，移位寄存器的第二下拉模块包括第十二晶体管t12、第十三晶体管t13和第一电容c1，第一电容c1的第一极板接入第一时钟信号ckb，第一电容c1的第二极板与第二节点q电连接，第十二晶体管t12的栅极与第二节点q电连接，第十二晶体管t12的第一端与第一节点p电连接，第十二晶体管t12的第二端与参考电平端vg电连接，第十三晶体管t13的栅极与第二节点q电连接，第十三晶体管t13的第一端与移位寄存器的输出端gout电连接，第十三晶体管t13的第二端与参考电平端vg电连接。
65.如图4所示，移位寄存器的输出模块包括第十四晶体管t14、第十五晶体管t15和第二电容c2，第二电容c2的第一极板与第一节点p电连接，第二电容c2的第二极板与移位寄存器的输出端gout电连接，第十四晶体管t14的栅极与第一节点p电连接，第十四晶体管t14的第一端接入第一时钟信号ckb，第十四晶体管t14的第二端与移位寄存器的输出端gout电连接，第十五晶体管t15的栅极接入第二时钟信号ck，第十五晶体管t15的第一端与移位寄存器的输出端gout电连接，第十五晶体管t15的第二端与参考电平端vg电连接。其中，第一时钟信号ckb和第二时钟信号ck相位反相(即第一时钟信号ckb为上升沿时，第二时钟信号ck为下降沿；以及，第一时钟信号ckb为下降沿时，第二时钟信号ck为上升沿)，及第一电压端dir1和第二电压端dir2的电平相反(即第一电压端dir1为高电平时，第二电压端dir2为低电平；以及，第一电压端dir1为低电平时，第二电压端dir2为高电平)。
66.结合图4和图5所示，图5为本发明实施例提供的一种时序图，其中参考电平端vg输出低电平，第一电压端dir1输出电平与第二电压端dir2输出电平相反；其中在栅极驱动电路正扫时，第一电压端dir1输出高电平，而第二电压端dir2输出低电平；及在栅极驱动电路反扫时，第一电压端dir1输出低电平，而第二电压端dir2输出高电平。下面以栅极驱动电路正扫时第一电压端dir1输出高电平，而第二电压端dir2输出低电平为例进行说明。图4所示移位寄存器的工作包括三个阶段为第一阶段t1、第二阶段t2和第三阶段t3：
67.在第一阶段t1时，正向扫描输入端set接入高电平触发信号而控制第九晶体管t9将第一电压端dir1的高电平传输至第一节点p。第一节点p控制第十一晶体管t11和第十四晶体管t14导通，使得第二节点q与参考电平端vg接通，移位寄存器的输出端gout和第一时钟信号ckb接通；同时，第二时钟信号ck控制第十五晶体管t15导通，使得移位寄存器的输出端gout与参考电平端vg接通。此时第一节点p的电位为高电平，第二节点q的电位为低电平，移位寄存器的输出端gout为低电平。
68.在第二阶段t2时，由于电容c2的自举效应，使得第一节点p电位较第一阶段t1时更高，第一节点p控制第十一晶体管t11和第十四晶体管t14导通，使得第二节点q与参考电平端vg接通，移位寄存器的输出端gout和第一时钟信号ckb接通；而第十五晶体管t15响应第二时钟信号ck的低电平而截止。此时第一节点p的电位为高电平，第二节点q的电位为低电平，移位寄存器的输出端gout为第一时钟信号ckb所传输的高电平。
69.在第三阶段t3时，反向扫描输入端end接入高电平，而控制第十晶体管t10将第一节点p和第二电压端dir2接通，第一节点p此时为第二电压端dir2传输的低电平，而控制栅极与第一节点p电连接的晶体管截止。第二时钟信号ck控制第十五晶体管t15导通，使得移位寄存器的输出端gout与参考电平端vg接通。此时第一节点p的电位为低电平，第二节点q的电位为低电平，移位寄存器的输出端gout为低电平。以及，经过第三阶段t3后，第二节点q的电位随第一时钟信号ckb的高电平进行高电平转换，进而在第二节点q的电位为高电平
时，控制第十二晶体管t12和第十三晶体管t13导通，使得第一节点p和移位寄存器的输出端gout均与参考电平端vg电连接，保持第一节点p和移位寄存器的输出端gout的电位为低电平。
70.需要说明的是，在栅极驱动电路反扫时，图4所示移位寄存器在第一阶段至第三阶段的工作原理与栅极驱动电路正扫时相同，区别在于：反扫时第一阶段由反向扫描输入端接入高电平，而控制第十晶体管将第二电压端的高电平传输至第一节点，而第九晶体管响应正向扫描输入端的低电平而截止；及反扫时第三阶段由正向扫描输入端接入高电平，而控制第九晶体管将第一电压端的低电平传输至第一节点，而第十晶体管响应反向扫描输入端的低电平而截止，对此本发明不做多余赘述。
71.进一步的，本发明实施例提供的移位寄存器还可以包括有复位模块，复位模块用于响应复位信号而控制参考电平端与第一节点、参考电平端与移位寄存器的输出端的接通状态，其中复位模块用于在栅极驱动电路工作前对第一节点和移位寄存器的输出端的电位进行复位处理。具体如图4所示，本发明实施例提供的移位寄存器的复位模块包括第十六晶体管t16和第十七晶体管t17，第十六晶体管t16和第十七晶体管t17的栅极均接入复位信号re，第十六晶体管t16的第一端与第一节点p电连接，第十六晶体管t16的第二端与参考电平端vg电连接，第十七晶体管t17的第一端与移位寄存器的输出端gout电连接，第十七晶体管t17的第二端与参考电平端vg电连接。
72.如图6所示，为本发明实施例提供的一种第一虚拟移位寄存器的结构示意图，其中，第一虚拟移位寄存器的预充电模块包括：第一晶体管t1，第一晶体管t1的栅极接入常关控制信号vgx，第一晶体管t1的第一端接入第一电压端dir1，第一晶体管t1的第二端与第一节点p电连接；第二晶体管t2，第二晶体管t2的栅极与第一级移位寄存器的输出端电连接(第二晶体管t2的栅极即第一虚拟移位寄存器的反向扫描输入端end)，第二晶体管t2的第一端与第二电压端dir2电连接，第二晶体管t2的第二端与第一节点p电连接。
73.可以理解的，本发明实施例提供的第一虚拟移位寄存器的预充电模块中，由于第一晶体管的栅极接入常关控制信号，常关控制信号能够控制第一晶体管保持截止状态，进而能够使得第一电压端与第一节点之间的通路保持断开状态。由于第一电压端无法将信号传输至第一节点，能够使得第一虚拟移位寄存器在正扫时保持输出无效电平信号。以及，栅极驱动电路反扫时，第一虚拟移位寄存器的反向扫描输入端接入第一级移位寄存器的输出端输出的扫描信号后，控制第二晶体管将第二电压端与第一节点接通，在第一虚拟移位寄存器的各组成结构的工作处理后，输出关断信号至第一级移位寄存器的反向关闭输入端，进而关断第一级移位寄存器。本发明实施例提供的虚拟移位寄存器和移位寄存器的晶体管制备工艺可以相同，进而便于电路的制备，提高制备效率和降低制备成本，对此本发明不做具体限制。
74.如图7所示，为本发明实施例提供的另一种第一虚拟移位寄存器的结构示意图，其中，第一虚拟移位寄存器的预充电模块包括：第二晶体管t2，第二晶体管t2的栅极与第一级移位寄存器的输出端电连接(第二晶体管t2的栅极即第一虚拟移位寄存器的反向扫描输入端end)，第二晶体管t2的第一端与第二电压端dir2电连接，第二晶体管t2的第二端与第一节点p电连接。
75.可以理解的，本发明图7所示第一虚拟移位寄存器的预充电模块，相较于图6所示
第一虚拟移位寄存器的预充电模块，将第一晶体管去除，以减小栅极驱动电路的面积，提高布线空间。对此，将不会有第一电压端的信号传输至第一节点，能够使得第一虚拟移位寄存器在正扫时保持输出无效电平信号。以及，栅极驱动电路反扫时，第一虚拟移位寄存器的反向扫描输入端接入第一级移位寄存器的输出端输出的扫描信号后，控制第二晶体管将第二电压端与第一节点接通，在第一虚拟移位寄存器的各组成结构的工作处理后，输出关断信号至第一级移位寄存器的反向关闭输入端，进而关断第一级移位寄存器。
76.在本发明一实施例中，在图6和图7所示第一虚拟移位寄存器的基础上，还可以增加晶体管以保持与第二移位寄存器至第n
‑
1移位寄存器的结构器件数量基本对称或自身电路结构基本对称的设置。具体如图8所示，为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图，图8所示第一虚拟移位寄存器的预充电模块与图6所示第一虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图8提供的第一虚拟移位寄存器的预充电模块还包括：第一辅助晶体管t11，第一辅助晶体管t11的栅极与第一级移位寄存器的输出端电连接，第一辅助晶体管t11的第一端与第二电压端dir2电连接，第一辅助晶体管t11的第二端与第一节点p电连接。
77.或者如图9所示，为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图，图9所示第一虚拟移位寄存器的预充电模块与图7所示第一虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图9提供的第一虚拟移位寄存器的预充电模块还包括：第一辅助晶体管t11，第一辅助晶体管t11的栅极与第一级移位寄存器的输出端电连接，第一辅助晶体管t11的第一端与第二电压端dir2电连接，第一辅助晶体管t11的第二端与第一节点p电连接。
78.或者如图10所示，为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图，图10所示第一虚拟移位寄存器的预充电模块与图6所示第一虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图10提供的第一虚拟移位寄存器的预充电模块还包括：第一辅助晶体管t11，第一辅助晶体管t11的栅极与第一级移位寄存器的输出端电连接，第一辅助晶体管t11的第一端与第二电压端dir2电连接，第一辅助晶体管t11的第二端与第一节点p电连接；第二辅助晶体管t12，第二辅助晶体管t12的栅极接入常关控制信号vgx，第二辅助晶体管t12的第一端接入第一电压端dir1，第二辅助晶体管ti2的第二端与第一节点p电连接。
79.或者如图11所示，为本发明实施例提供的又一种第一虚拟移位寄存器的结构示意图，图11所示第一虚拟移位寄存器的预充电模块与图6所示第一虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图11提供的第一虚拟移位寄存器的预充电模块还包括：第二辅助晶体管t12，第二辅助晶体管t12的栅极接入常关控制信号vgx，第二辅助晶体管t12的第一端接入第一电压端dir1，第二辅助晶体管ti2的第二端与第一节点p电连接。
80.如图12所示，为本发明实施例提供的一种第二虚拟移位寄存器的结构示意图，其中，第二虚拟移位寄存器的预充电模块包括：第三晶体管t3，第三晶体管t3的栅极与第n级移位寄存器的输出端电连接(第三晶体管t3的栅极即为第二虚拟移位寄存器的正向扫描输入端set)，第三晶体管t3的第一端与第一电压端dir1电连接，第三晶体管t3的第二端与第一节点p电连接；第四晶体管t4，第四晶体管t4的栅极接入常关控制信号vgx，第四晶体管t4的第一端与第二电压端dir2电连接，第四晶体管t4的第二端与第一节点p电连接。
81.可以理解的，本发明实施例提供的第二虚拟移位寄存器的预充电模块中，由于第四晶体管的栅极接入常关控制信号，常关控制信号能够控制第四晶体管保持截止状态，进而能够使得第二电压端与第一节点之间的通路保持断开状态。由于第二电压端无法将信号传输至第一节点，能够使得第二虚拟移位寄存器在反扫时保持输出无效电平信号。以及，栅极驱动电路正扫时，第二虚拟移位寄存器的正向扫描输入端接入第n级移位寄存器的输出端输出的扫描信号后，控制第三晶体管将第一电压端与第一节点接通，在第二虚拟移位寄存器的各组成结构的工作处理后，输出关断信号至第n级移位寄存器的正向关闭输入端，进而关断第n级移位寄存器。本发明实施例提供的虚拟移位寄存器和移位寄存器的晶体管制备工艺可以相同，进而便于电路的制备，提高制备效率和降低制备成本，对此本发明不做具体限制
82.如图13所示，为本发明实施例提供的另一种第二虚拟移位寄存器的结构示意图，其中，第二虚拟移位寄存器的预充电模块包括：第三晶体管t3，第三晶体管t3的栅极与第n级移位寄存器的输出端电连接，第三晶体管t3的第一端与第一电压端dir1电连接，第三晶体管t3的第二端与第一节点p电连接。
83.可以理解的，本发明图13所示第二虚拟移位寄存器的预充电模块，相较于图12所示第二虚拟移位寄存器的预充电模块，将第四晶体管去除，以减小栅极驱动电路的面积，提高布线空间。对此，将不会有第二电压端的信号传输至第一节点，能够使得第二虚拟移位寄存器在反扫时保持输出无效电平信号。以及，栅极驱动电路正扫时，第二虚拟移位寄存器的正向扫描输入端接入第n级移位寄存器的输出端输出的扫描信号后，控制第三晶体管将第一电压端与第一节点接通，在第二虚拟移位寄存器的各组成结构的工作处理后，输出关断信号至第n级移位寄存器的正向关闭输入端，进而关断第n级移位寄存器。
84.在本发明一实施例中，在图12和图13所示第二虚拟移位寄存器的基础上，还可以增加晶体管以保持与第二移位寄存器至第n
‑
1移位寄存器的结构器件数量基本对称或自身电路结构基本对称的设置。具体如图14所示，为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图，图14所示第一虚拟移位寄存器的预充电模块与图12所示第二虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图14提供的第二虚拟移位寄存器的预充电模块还包括：第三辅助晶体管t13，第三辅助晶体管t13的栅极与第n级移位寄存器的输出端电连接，第三辅助晶体管t13的第一端与第一电压端dir1电连接，第三辅助晶体管t13的第二端与第一节点p电连接。
85.或者如图15所示，为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图，图15所示第一虚拟移位寄存器的预充电模块与图13所示第二虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图15提供的第二虚拟移位寄存器的预充电模块还包括：第三辅助晶体管t13，第三辅助晶体管t13的栅极与第n级移位寄存器的输出端电连接，第三辅助晶体管t13的第一端与第一电压端dir1电连接，第三辅助晶体管t13的第二端与第一节点p电连接。
86.或者如图16所示，为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图，图16所示第一虚拟移位寄存器的预充电模块与图12所示第二虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图16提供的第二虚拟移位寄存器的预充电模块还包括：第三辅助晶体管t13，第三辅助晶体管t13的栅极与第n级移位寄存器的输出端电连接，第三辅
助晶体管t13的第一端与第一电压端dir1电连接，第三辅助晶体管t13的第二端与第一节点p电连接；第四辅助晶体管t14，第四辅助晶体管t14的栅极接入常关控制信号vgx，第四辅助晶体管t14的第一端与第二电压端dir2电连接，第四辅助晶体管t14的第二端与第一节点p电连接。
87.或者如图17所示，为本发明实施例提供的又一种第二虚拟移位寄存器的结构示意图，图17所示第一虚拟移位寄存器的预充电模块与图12所示第二虚拟移位寄存器的预充电模块部分相同，区别在于：本发明图17提供的第二虚拟移位寄存器的预充电模块还包括：第四辅助晶体管t14，第四辅助晶体管t14的栅极接入常关控制信号vgx，第四辅助晶体管t14的第一端与第二电压端dir2电连接，第四辅助晶体管t14的第二端与第一节点p电连接。
88.如图18所示，为本发明实施例提供的一种第一级移位寄存器的结构示意图，其中，本发明实施例提供的第一级移位寄存器的预充电模块包括：第五晶体管t5，第五晶体管t5的栅极接入正向扫描触发信号stv11(第五晶体管t5的栅极即为第一级移位寄存器的正向扫描输入端set)，第五晶体管t5的第一端与第一电压端dir1电连接，第五晶体管t5的第二端与第一节点p电连接；第六晶体管t6，第六晶体管t6的栅极与第二级移位寄存器的输出端电连接(第六晶体管t6的栅极即为第一级移位寄存器的反向扫描输入端end)，第六晶体管t6的第一端与第二电压端dir2电连接，第六晶体管t6的第二端与第一节点p电连接；第五辅助晶体管t15，第五辅助晶体管t15的栅极与第一虚拟移位寄存器的输出端电连接(第五辅助晶体管t15的栅极即为第一级移位寄存器的反向关闭输入端dset)，第五辅助晶体管t15的第一端与第一电压端dir1或第五辅助晶体管的栅极电连接(其中第五辅助晶体管的第一端及其栅极电连接结构示意图未示出)，第五辅助晶体管t15的第二端与第一节点p电连接。
89.可以理解的，本发明实施例提供的第一级移位寄存器，在栅极驱动电路正扫时接入正向扫描触发信号，以触发第一级移位寄存器进行工作而输出扫描信号至第二级移位寄存器。并且，在栅极驱动电路反扫时，第一级移位寄存器接入第二级移位寄存器输出的扫描信号后开启工作，且第一级移位寄存器输出扫描信号至第一虚拟移位寄存器的反向扫描输入端，以使得第一虚拟移位寄存器进行工作而输出关断信号至第一级移位寄存器的反向关闭输入端，通过关断信号将第一级移位寄存器的当前工作关断，完成栅极驱动电路的反向扫描过程。
90.在本发明一实施例中，在图18所示第一级移位寄存器的基础上，还可以增加晶体管以保持与第二移位寄存器至第n
‑
1移位寄存器的结构器件数量基本对称或自身电路结构基本对称的设置。如图19所示，为本发明实施例提供的另一种第一级移位寄存器的结构示意图，其中，图19所示的第一级移位寄存器的预充电模块与图18所示的第一级移位寄存器的预充电模块部分相同，区别在于：本发明图19提供的所示第一级移位寄存器的预充电模块还包括：第六辅助晶体管t16，第六辅助晶体管t16的栅极与第二级移位寄存器的输出端电连接(第六辅助晶体管t16的栅极即为第一级移位寄存器的反向扫描输入端end)，第六辅助晶体管t16的第一端与第二电压端dir2电连接，第六辅助晶体管t16的第二端与第一节点p电连接。
91.如图20所示，为本发明实施例提供的一种第n级移位寄存器的结构示意图，其中，第n级移位寄存器的预充电模块包括：第七晶体管t7，第七晶体管t7的栅极与第n
‑
1级移位寄存器的输出端电连接(第七晶体管t7的栅极即为第n级移位寄存器的正向扫描输入端
set)，第七晶体管t7的第一端与第一电压端dir1电连接，第七晶体管t7的第二端与第一节点p电连接；第八晶体管t8，第八晶体管t8的栅极接入反向扫描触发信号stv12，第八晶体管t8的第一端与第二电压端dir2电连接，第八晶体管t2的第二端与第一节点p电连接；第七辅助晶体管t17，第七辅助晶体管t17的栅极与第二虚拟移位寄存器的输出端电连接(第七辅助晶体管t17的栅极即为第n级移位寄存器的正向关闭输入端dend)，第七辅助晶体管t17的第一端与第二电压端dir2或第七辅助晶体管的栅极电连接(其中第七辅助晶体管的第一端与其栅极电连接结构未示出)，第七辅助晶体管t17的第二端与第一节点p电连接。
92.在本发明一实施例中，在图20所示第n级移位寄存器的基础上，还可以增加晶体管以保持与第二移位寄存器至第n
‑
1移位寄存器的结构器件数量基本对称或自身电路结构基本对称的设置。如图21所示，为本发明实施例提供的另一种第n级移位寄存器的结构示意图，其中，图21所示的第n级移位寄存器的预充电模块与图20所示的第n级移位寄存器的预充电模块部分相同，区别在于：本发明图20提供的第n级移位寄存器的预充电模块还包括：第八辅助晶体管t18，第八辅助晶体管t18的栅极与第n
‑
1级移位寄存器的输出端电连接(第八辅助晶体管t18的栅极即为第n级移位寄存器的正向扫描输入端set)，第八辅助晶体管t18的第一端与第一电压端dir1电连接，第八辅助晶体管t18的第二端与第一节点p电连接。
93.在本发明一实施例中，本发明所提供的第一虚拟移位寄存器、第二虚拟移位寄存器、第一级移位寄存器和第n级移位寄存器的第一下拉模块、第二下拉模块、输出模块和复位模块均与图4中所示电路结构相同，对此本发明不做多余赘述。及，本发明所提供的正向扫描触发信号和反向扫描触发信号为同一信号，进而能够减少电路中信号端的数量。
94.相应的，本发明实施例还提供了一种显示装置，显示装置包括上述任意一实施例提供的栅极驱动电路。
95.如图22所示，为本发明实施例提供的一种显示装置的结构示意图，本发明实施例提供的显示装置包括上述任意一实施例提供的栅极驱动电路，其中显示装置可以为移动终端1000。
96.需要说明的是，本发明实施例提供的显示装置还可以为笔记本、平板电脑、电脑、可穿戴设备等，对此本发明不做具体限制。
97.本发明实施例提供了一种栅极驱动电路及其驱动方法和显示装置，包括：第一虚拟移位寄存器、第二虚拟移位寄存器和第一级移位寄存器至第n级移位寄存器，n为大于2的正整数；第一虚拟移位寄存器的输出端与第一级移位寄存器的反向关闭输入端电连接，第一虚拟移位寄存器的反向扫描输入端与第一级移位寄存器的输出端电连接，第一级移位寄存器的正向扫描输入端接入正向扫描触发信号；第i级移位寄存器的输出端与第i 1级移位寄存器的正向扫描输入端电连接，第i 1级移位寄存器的输出端与第i级移位寄存器的反向扫描输入端电连接，i为大于或等于1且小于n的整数；第二虚拟移位寄存器的输出端与第n级移位寄存器的正向关闭输入端电连接，第二虚拟移位寄存器的正向扫描输入端与第n级移位寄存器的输出端电连接，第n级移位寄存器的反向扫描输入端接入反向扫描触发信号。
98.由上述内容可知，本发明实施例提供的技术方案，通过第二虚拟移位寄存器能够在栅极驱动电路正向扫描时关断第n级移位寄存器，且通过第一虚拟移位寄存器能够在栅极驱动电路反向扫描时关断第一级移位寄存器，进而保证显示装置能够实现正反双向扫描的功能。
99.并且，本发明实施例提供的第一级移位寄存器直接接入正向扫描触发信号，使得正向扫描触发信号无需经过第一虚拟移位寄存器而直接作用于第一级移位寄存器，降低正向扫描时栅极驱动电路的驱动延迟问题；以及，第n级移位寄存器直接接触反向扫描触发信号，使得反向扫描触发信号无需经过第二虚拟移位寄存器而直接作用于第n级移位寄存器，降低反向扫描时栅极驱动电路的驱动延迟问题。由此，本发明实施例提供的技术方案，在保证栅极驱动电路能够实现双向扫描的基础上，降低了栅极驱动电路的驱动延迟，提高了显示装置的性能。
100.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。