图像传感器的像素结构的制作方法

1.本发明涉及一种图像传感器的像素结构。


背景技术：

2.现有的图像传感器主要包括像素阵列、时序控制、模拟信号处理以及模数转换等模块，在像素阵列中，光电二极管是感光元件，浮置扩散区可以收集光电二极管转化的电子，传输晶体管设在光电二极管与浮置扩散区之间实现开关功能，浮置扩散区根据其转化增益能力可以将收集到的电子将转化为相应的电压信号。
3.浮置扩散区作为图像传感器像素单元中核心区域，目前主要存在以下需要解决的技术问题：首先，随着技术的发展，在收集电荷的时候将传输晶体管接负压提高传输晶体管的隔离功能这一方法被大量的应用。但是这种方法的缺点在于传输晶体管为负压时浮置扩散区为正压，传输晶体管和浮置扩散区的电压差会加大，这会导致传输晶体管和浮置扩散区的电场强度变大，加剧栅诱导漏极泄漏电流效应。
4.图1-图3示出现有技术常见的图像传感器的像素结构，包括浮置扩散区107以及与所述浮置扩散区107对应设置的至少一个传输晶体管103，其中，每个传输晶体管103具有绝缘侧壁105，浮置扩散区107与其对应的传输晶体管103及其绝缘侧壁105相邻设置。
5.本领域技术人员可以理解，浮置扩散区107与传输晶体管103的对应关系可以根据需要进行选择，图中所示仅作为示例而非限制，例如，图1中的每个浮置扩散区107对应一个传输晶体管103（单传输晶体管模式）；图2中的每个浮置扩散区107对应两个传输晶体管103（双共享传输晶体管模式）；图3中的每个浮置扩散区107对应四个传输晶体管103（四共享传输晶体管模式）。
6.以图3中的四共享传输晶体管模式为例，浮置扩散区107及其对应的传输晶体管103的形成过程如图4-图7所示。图4-图7为沿着图3中a1-b1-a1线的剖视图。
7.参见图4，在半导体衬底101上形成传输晶体管103及其绝缘侧壁105。
8.参见图5，覆盖光阻106定义浮置扩散区的高浓度掺杂窗口。
9.参见图6，传输晶体管103及其绝缘侧壁105作为高浓度掺杂窗口的自对准窗口，进行高浓度掺杂离子注入形成浮置扩散区107。
10.参见图7，由于浮置扩散区107与传输晶体管103相邻设置，在后续高温工艺制程作用下，浮置扩散区的高浓度掺杂离子会由107扩散到107’（如图中虚线所示）的位置，在传输晶体管103下方形成重叠区，这种重叠区会导致浮置扩散区107’和传输晶体管103之间产生电场，并且浮置扩散区107’和传输晶体管103之间的电压差越大，产生的电场越大，进而导致栅诱导漏极泄漏电流效应越严重，衰减器件性能。
11.其次，继续以图3中的四共享传输晶体管模式为例，浮置扩散区107’以及与其对应的传输晶体管103形成之后，浮置扩散区107’上的接触孔109的形成过程如图8-图12所示。图8-图12为沿着图3中a1-b1-c1线的剖视图。
12.参见图8，通过图4-图7的过程形成浮置扩散区107’。在此示出b1-c1区域具有浅沟槽隔离区102的情况为例，在未示出的其他优选实施例中，也可能没有浅沟槽隔离区102。
13.参见图9，形成层间介质层108。
14.参见图10，覆盖光阻106定义接触孔的刻蚀窗口。
15.参见图11，刻蚀形成接触孔109。
16.参见图12，由于浮置扩散区107’上的接触孔109刻蚀的位置是由光刻工艺的精度决定的，同样浮置扩散区107’的高浓度掺杂离子注入位置也是受光刻工艺的精度影响，也就是说，由于接触孔109的刻蚀与浮置扩散区107’的高浓度掺杂离子注入经过了两次光刻工艺，这两次光刻工艺可能会产生偏移，导致接触孔的实际刻蚀位置109’（如图中虚线所示）与浮置扩散区107’的位置有偏移，浮置扩散区107’中的高浓度掺杂区域可能无法包裹住接触孔109’，从而产生暗电流和白点。另外如果浮置扩散区107’的周围有浅沟槽隔离区102，如果接触孔刻蚀定义的窗口的位置不准确，偏移的接触孔109’可能会接触浅沟槽隔离区102的边界，使得浅沟槽隔离区102的界面被破坏，由于浅沟槽隔离区102的底部处于半导体衬底101内部与有源区连通，产生的界面缺陷会进一步加重暗电流以及白点的产生。
17.此外，浮置扩散区根据其转化增益能力可以将收集到的电子转化为相应的电压信号，转化输出的电压信号范围小，会导致器件信噪比变差。若要保证输出的电压信号范围，可以通过提高像素满阱容量或提高浮置扩散区转化增益能力的方式实现。当随着技术的发展，像素单元的尺寸越来越小，像素满阱容量的提高会受到尺寸的限制。因此如何提高浮置扩散区的转化增益能力也一直是人们关注的研究对象。


技术实现要素：

18.本发明的目的在于提供一种图像传感器的像素结构，减小栅诱导漏极泄漏电流效应，减少暗电流或白点的产生，提高浮置扩散区的转化增益能力，改善图像传感器的整体性能。
19.基于以上考虑，本发明提供一种图像传感器的像素结构，包括：浮置扩散区；与所述浮置扩散区对应的至少一个传输晶体管；位于所述浮置扩散区与所述传输晶体管之间的多晶硅结构。
20.优选的，所述多晶硅结构包围所述浮置扩散区，以实现浮置扩散区注入工艺与接触孔刻蚀工艺的自对准。
21.优选的，所述传输晶体管和所述多晶硅结构同时施加电压，以提高浮置扩散区的电位，增强传导性能。
22.优选的，在所述传输晶体管加低压的积分状态下，所述多晶硅结构下方的载流子传输通道处于耗尽状态，以减少浮置扩散区的电容。
23.优选的，所述多晶硅结构存在间断区域，以优化所述图像传感器的传导性能。
24.优选的，所述多晶硅结构的最小线宽小于该像素结构中其他由多晶硅形成的结构的最小线宽。
25.优选的，所述多晶硅结构与所述传输晶体管之间的间距小于由多晶硅形成的结构之间的间距的预设值。
26.优选的，所述多晶硅结构上施加有驻留电荷或电压，以控制所述多晶硅结构下方
的载流子传输通道的导通。
27.优选的，所述传输晶体管与所述多晶硅结构之间存在分布电容耦合：随着浮置扩散区和传输晶体管的电压上升，多晶硅结构的电压上升，导通增强；随着浮置扩散区和传输晶体管的电压下降，多晶硅结构的电压下降，导通减弱。
28.优选的，所述多晶硅结构上施加有可变电压，形成传输晶体管的双栅结构。
29.优选的，所述双栅结构的内栅是连通的并通过同一信号来控制导通。
30.优选的，所述多晶硅结构与所述传输晶体管具有一体的绝缘侧壁。
31.本发明的图像传感器的像素结构，通过设置位于浮置扩散区与传输晶体管之间的多晶硅结构，增加了浮置扩散区与传输晶体管的间距，减少了浮置扩散区和传输晶体管之间重叠区的面积，减小了栅诱导漏极泄漏电流效应，保证器件性能，通过多晶硅结构包围浮置扩散区，以实现浮置扩散区注入工艺与接触孔刻蚀工艺的自对准，减少了由于接触孔刻蚀位置的偏移而导致的暗电流或白点的产生，此外由于增加的多晶硅结构占据了原有浮置扩散区的部分位置，减小了浮置扩散区的面积，降低了浮置扩散区的电容，提高了浮置扩散区的转化增益能力，保证了输出电压信号范围，改善了图像传感器的整体性能。
附图说明
32.通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
33.图1-图3为现有技术的图像传感器的像素结构的结构示意图；图4-图7为沿着图3中a1-b1-a1线的浮置扩散区的形成过程示意图；图8-图12为沿着图3中a1-b1-c1线的浮置扩散区上的接触孔的形成过程示意图；图13-图15为本发明的图像传感器的像素结构的结构示意图；图16-图19为沿着图15中a2-b2-a2线的浮置扩散区的形成过程示意图；图20-图24为沿着图15中a2-b2-c2线的浮置扩散区上的接触孔的形成过程示意图。
34.在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
35.本发明提供一种图像传感器的像素结构，通过设置位于浮置扩散区与传输晶体管之间的多晶硅结构，增加了浮置扩散区与传输晶体管的间距，减少了浮置扩散区和传输晶体管之间重叠区的面积，减小了栅诱导漏极泄漏电流效应，保证器件性能，通过多晶硅结构包围浮置扩散区，以实现浮置扩散区注入工艺与接触孔刻蚀工艺的自对准，减少了由于接触孔刻蚀位置的偏移而导致的暗电流或白点的产生，此外由于增加的多晶硅结构占据了原有浮置扩散区的部分位置，减小了浮置扩散区的面积，降低了浮置扩散区的电容，提高了浮置扩散区的转化增益能力，保证了输出电压信号范围，改善了图像传感器的整体性能。
36.在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本
发明的范围由所附的权利要求所限定。
37.下面结合具体实施例对本发明进行详细阐述。
38.图13-图15示出本发明的图像传感器的像素结构的三个优选实施例，该图像传感器的像素结构包括浮置扩散区207以及与所述浮置扩散区207对应设置的至少一个传输晶体管203，其中，每个传输晶体管203具有绝缘侧壁205。
39.本领域技术人员可以理解，浮置扩散区207与传输晶体管203的对应关系可以根据需要进行选择，图中所示仅作为示例而非限制，例如，图13中的每个浮置扩散区207对应一个传输晶体管203（单传输晶体管模式）；图14中的每个浮置扩散区207对应两个传输晶体管203（双共享传输晶体管模式）；图15中的每个浮置扩散区207对应四个传输晶体管203（四共享传输晶体管模式）。
40.与现有技术不同的是，本发明的像传感器的像素结构还包括位于浮置扩散区207与其对应的传输晶体管203之间的多晶硅结构232，其中，每个多晶硅结构232具有绝缘侧壁205。
41.以图15中的四共享传输晶体管模式为例，浮置扩散区207及其对应的传输晶体管203、多晶硅结构232的形成过程如图16-图19所示。图16-图19为沿着图15中a2-b2-a2线的剖视图。
42.参见图16，在半导体衬底201上形成传输晶体管203及其对应的多晶硅结构232。优选的，传输晶体管203和多晶硅结构232在同一工艺步骤中同时形成。进一步优选的，传输晶体管203的绝缘侧壁205与多晶硅结构232的绝缘侧壁205也可以在同一工艺步骤中同时形成并且是一体的。
43.参见图17，覆盖光阻206定义浮置扩散区的高浓度掺杂窗口。
44.参见图18，多晶硅结构232及其绝缘侧壁205作为高浓度掺杂窗口的自对准窗口，进行高浓度掺杂离子注入形成浮置扩散区207。
45.参见图19，由于浮置扩散区207与传输晶体管203之间设置有多晶硅结构232，增加了浮置扩散区207与传输晶体管203的间距，即使在后续高温工艺制程作用下，浮置扩散区的高浓度掺杂离子由207扩散到207’（如图中虚线所示）的位置，也不会在传输晶体管203下方形成重叠区或者重叠区面积很小，从而大大减小了栅诱导漏极泄漏电流效应，保证器件性能。
46.继续以图15中的四共享传输晶体管模式为例，浮置扩散区207’以及与其对应的传输晶体管203、多晶硅结构232形成之后，浮置扩散区207’上的接触孔209的形成过程如图20-图24所示。如图20-图24为沿着图15中a2-b2-c2线的剖视图。
47.参见图20，通过图16-图19的过程形成浮置扩散区207’。在此示出b2-c2区域具有浅沟槽隔离区202的情况为例，在未示出的其他优选实施例中，也可能没有浅沟槽隔离区202。
48.参见图21，形成层间介质层208。
49.参见图22，覆盖光阻206定义接触孔的刻蚀窗口。
50.参见图23，刻蚀形成接触孔209。
51.参见图24，由于多晶硅结构232包围浮置扩散区，多晶硅结构232及其绝缘侧壁205会同时成为浮置扩散区注入工艺与接触孔刻蚀工艺的位置定义窗口，从而实现浮置扩散区
注入工艺与接触孔刻蚀工艺的自对准，即使定义接触孔刻蚀窗口的光阻位置不准确，偏移的接触孔209’也只能接触多晶硅结构232的绝缘侧壁205，并且由于绝缘侧壁205的阻挡而无法接触半导体衬底201中的浅沟槽隔离区域202，不会因为破坏浅沟槽隔离区域202的界面而导致暗电流或白点的产生，并且由于浮置扩散区注入工艺与接触孔刻蚀工艺共用了多晶硅结构232及其绝缘侧壁205作为自对准窗口，在后续高温工艺中，浮置扩散区的高浓度掺杂离子的扩散又使得浮置扩散区207’的范围会大于原有窗口，因此接触孔209’的底部接触半导体衬底201中的位置一定会被浮置扩散区207’包裹，减少了暗电流或白点的产生，保证了器件性能。
52.另一方面，这种自对准功能并不随隔离多晶硅结构232的尺寸变化而受影响，这样的需求下，多晶硅结构232的尺寸和间距都无需保证很高的均一性，可以小于该像素结构中其他由多晶硅形成的结构的所需遵守的最小线宽或间距，具体来说，多晶硅结构232的最小线宽可以小于该像素结构中其他由多晶硅形成的结构的最小线宽，多晶硅结构232与传输晶体管203之间的间距可以小于由多晶硅形成的结构之间的间距的预设值。
53.此外，由于增加的多晶硅结构232占据了原有浮置扩散区的部分位置，与现有技术相比，减小了浮置扩散区207的面积，降低了浮置扩散区207的电容，提高了浮置扩散区207的转化增益能力，在保证同样的输出电压信号范围的前提下，对比增加像素满阱容量的方法，本发明的结构可以运用于更小的像素单元，从而节省面积进而带来利润。
54.在图13-图15的优选实施例中，多晶硅结构232是连续的且将浮置扩散区207包围；在未示出的其他优选实施例中，多晶硅结构232也可以存在间断区域，不需要完全包围浮置扩散区207。在间断的位置，浮置扩散区207高浓度掺杂的窗口被打开，间断的位置也会被高浓度掺杂，从而在间断位置形成n型通道，这种n型通道有助于增强图像传感器的传导性能。
55.优选的，为了进一步增强传导性能，还可以对多晶硅结构232施加电压或驻留电荷，以控制所述多晶硅结构232下方的载流子传输通道的导通。因为当传输晶体管203电位提高时，相应的增加多晶硅结构232的电位，可以借用多晶硅结构232的电位提高浮置扩散区207的电位（驻留电荷也可以实现相似的功能）；另外在多晶硅结构232电位增加时，会触发浮置扩散区207的电位自举行为，从而提高图像传感器的传输性能。因此，可对传输晶体管203和多晶硅结构232同时施加电压，以提高浮置扩散区的电位，增强传导性能。当传输晶体管203关闭时，也可以增加多晶硅结构232的电位，也会触发浮置扩散区207的电位自举行为，使传输晶体管203下面的电子被吸引到多晶硅结构232和浮置扩散区207的一边而非光电二极管的一边，防止由于电子回流而导致的光电二极管中的电子残留现象。
56.优选的，当传输晶体管203关闭时，即在传输晶体管203加低压的积分状态下，控制多晶硅结构232的电位使得多晶硅结构232下方的载流子传输通道处于耗尽状态而非反型状态。因为当传输晶体管203打开时，如果此处是反型状态则会消耗像素部分传出的电子，减小转化增益；而耗尽状态则可提高转化增益，同时减少浮置扩散区207的电容。
57.优选的，还可以在多晶硅结构232上施加与传输晶体管203时序类似的可变电压，等效形成传输晶体管的双栅结构，该双栅结构的内栅是连通的并通过同一信号来控制导通。该双栅结构好处在于：（1）当传输晶体管电位提高时，多晶硅结构电位高于传输晶体管电位，提高浮置扩散区的电位优化传输；（2）当传输晶体管关闭时，先关闭传输晶体管，再关闭多晶硅结构，由于传输晶体管关闭时多晶硅结构的沟道电位大于像素区域电位，可以抑
制传输晶体管关闭导致的电子回流；（3）多晶硅结构关闭时的电位高于传输晶体管电位，可以降低浮置扩散区与多晶硅结构重叠区的电势差，减轻栅诱导漏极泄漏电流效应。
58.优选的，当多晶硅结构232没有施加电压时，传输晶体管203与多晶硅结构232之间存在分布电容耦合：随着浮置扩散区207和传输晶体管203的电压上升，多晶硅结构232的电压上升，导通增强；随着浮置扩散区207和传输晶体管203的电压下降，多晶硅结构232的电压下降，导通减弱。
59.综上所示，本发明的图像传感器的像素结构，通过设置位于浮置扩散区与传输晶体管之间的多晶硅结构，增加了浮置扩散区与传输晶体管的间距，减少了浮置扩散区和传输晶体管之间重叠区的面积，减小了栅诱导漏极泄漏电流效应，保证器件性能，通过多晶硅结构包围浮置扩散区，以实现浮置扩散区注入工艺与接触孔刻蚀工艺的自对准，减少了由于接触孔刻蚀位置的偏移而导致的暗电流或白点的产生，此外由于增加的多晶硅结构占据了原有浮置扩散区的部分位置，减小了浮置扩散区的面积，降低了浮置扩散区的电容，提高了浮置扩散区的转化增益能力，保证了输出电压信号范围，改善了图像传感器的整体性能。
60.对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。