存储器器件及其操作方法与流程

1.本发明的实施例涉及存储器器件及其操作方法。


背景技术：

2.非易失性存储器是在没有电源的情况下保留数据的存储器。磁阻随机存取存储器(mram)是使用磁存储元件存储数据的非易失性随机存取存储器(ram)技术。mram器件包括mram单元的阵列，每个mram单元被实现为单位单元以存储二进制数据值。每个mram单元包括由薄绝缘层分离的铁磁层形成的一对磁隧道结(“mtj”或“mtj元件”)。这两个层包括在固定磁场对准方向上永久磁化的磁性层(该层称为固定层)和可变磁化的磁性层(该层称为自由层)。
3.可变磁化的磁性层可相对于永久磁化层在两个取向中的一个中磁化。这两个取向的特征在于穿过mtj叠加层的串联电阻明显不同。可变层的磁场取向可与永磁体层的磁场取向相同(平行)地对准，或可变层的磁场可与永磁体层的磁场正相反(反平行)地对准。平行对准状态具有相对较低的电阻，即较低的逻辑状态为“0”。反平行对准状态具有较高的电阻，即较高的逻辑状态为“1”。从它们的相对较高或较低电阻感测到的这两个状态表示存储器中位的不同二进制逻辑值。
4.非易失性存储器包括一次性可编程(otp)存储器。otp存储器是只能编程一次的只读存储器。一旦编程，内容将无法更改，并且在断电后内容仍会保留。
附图说明
5.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图是说明性的，作为本发明的实施例的实例，而无意于进行限制。
6.图1是示出根据一些实施例的mram otp存储器器件的实例的框图。
7.图2是示出根据一些实施例的图1的实例mram otp存储器器件的其他方面的框图。
8.图3是示出根据一些实施例的otp方法的实例的流程图。
9.图4是示出根据一些实施例的图1的实例mram otp存储器器件的其他方面的框图。
10.图5是示出根据一些实施例的图1的实例mram otp存储器器件的其他方面的框图。
11.图6是示出根据一些实施例的用于mram otp存储器器件的实例的读电流的分布的图解。
12.图7是示出根据一些实施例的每比特一单元(1cpb)otp方法的实例的流程图。
13.图8是示出根据一些实施例的1cpb otp方法的另一实例的流程图。
14.图9是示出根据一些实施例的图1的实例mram otp存储器器件的其他方面的框图。
15.图10是示出根据一些实施例的用于mram otp存储器器件的另一实例的读电流的分布的图。
16.图11是示出根据一些实施例的每比特两单元(2cpb)otp方法的实例的流程图。
17.图12是示出根据一些实施例的2cpb otp方法的另一实例的流程图。
具体实施方式
18.以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
19.而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
20.磁阻随机存取存储器(mram)是使用磁存储元件存储数据的非易失性随机存取存储器技术。mram器件包括mram单元的阵列，每个mram单元被实现为单位单元以存储二进制数据值。每个mram单元包括由薄绝缘层分离的铁磁层形成的一对磁隧道结(“mtj”或“mtj元件”)。这两个层包括在固定磁场对准方向上永久磁化的磁性层(该层称为固定层)和可变磁化的磁性层(该层称为自由层)。
21.可变磁化的磁性层可相对于永久磁化层在两个取向中的一个中磁化。这两个取向的特征在于穿过mtj叠加层的串联电阻明显不同。可变层的磁场取向可与永磁体层的磁场取向相同(平行)地对准，或可变层的磁场可与永磁体层的磁场正相反(反平行)地对准。平行对准状态具有相对较低的电阻，并且反平行对准状态具有较高的电阻。从它们的相对较高或较低电阻感测到的这两个状态表示存储器中位的不同二进制逻辑值。
22.可从其相对较高或较低的电阻(rh和rl)感测mram单元的两个状态，这两个电阻代表存储在存储器中的位的不同二进制逻辑值。例如，rl(或高单元电流)可被指定为逻辑“0”(“data
‑
0”)；rh(或低单元电流)可指定为逻辑“1”(“data
‑
1”)。可通过将流经存储器单元的电流与流经另一存储器单元的另一电流进行比较来确定存储在mram存储器单元中的数据位(逻辑“0”或“1”值)。
23.更具体地，mram在具有由固定层和自由层形成的、由薄绝缘层分离的mtj元件的存储器单元处存储数据。可相对于永久磁化层以两个方向中的一个磁化自由层。这两个取向的特征在于穿过mtj叠加层的串联电阻明显不同。可变层的磁场取向可与永磁体层的磁场取向相同(平行或“rp”)，或与永磁体层的磁场取向相反(反平行或“rap”)地对准。平行对准状态rp具有相对较低的电阻，并且反平行对准状态rap具有较高的电阻。
24.一次性可编程(otp)存储器是只能编程一次的只读存储器。一旦编程，内容将无法更改，并且在断电后内容仍会保留。如上所述，mram是一种非易失性存储器。如此，它在没有电源的情况下保留数据。然而，某些条件事件可能会导致mram存储器丢失存储在其中的数
据。例如，某些高温事件，诸如回流焊或晶圆级芯片规模封装(wlcsp)，会导致mram数据丢失。如此，常规mram器件通常不适用于otp应用，并且通常提供另一otp存储器，其中，每个数据位的设置由熔丝或反熔丝或其他写锁定电路锁定。提供这种单独otp存储器会占用附加的芯片空间并增加制造复杂性。
25.本技术的各种实施例针对使用mram存储器单元的otp存储器实现方式，其提供诸如减小的面积要求、较低的成本和减小的处理复杂度等优点。图1示出根据本发明的方面的mram otp存储器器件100的实例。存储器器件100包括多个mram单元的阵列110。在所示出的实例中，存储器阵列110包括被操作用于常规地存储数据的mram位单元112的阵列以及被操作用于otp功能的一个或多个otp mram单元114。因此，如本文所使用的，mram位单元112是指用于常规mram数据存储的mram存储器单元，而otp mram单元114是指用于otp数据存储的mram存储器单元。存储器器件100还包括存储控制器102，该存储控制器接收存储地址并控制器件100的各种元件以将数据读取或写入阵列110。存储器控制器102可包括各种电路，如下文进一步讨论。
26.图2示出存储器器件100的实例的其他方面。mram阵列110包括mram位单元112的阵列以及以行和列布置的otp mram单元114。为了便于讨论，图2仅示出mram位单元112的单个列，并且详细示出otp mram单元114。在所示出的实例中，mram位单元112各自包括mtj元件120，并且otp mram单元114各自也包括mtj元件130。阵列110的每一列具有对应的位线bl和对应的源极线sl。在图2中，仅示出用于mtj元件120、130的第一行的第一位线bl[0]和第一源极线sl[0]。阵列的每一行具有对应的字线wl。在所示出的实例中，mram位单元的行各自具有对应的存储器字线wl[0
‑
n]，而所示出的otp mram单元114具有对应的otp字线wl_otp。此外，在所示出的实施例中，mram位单元112和otp mram单元114连接至位线bl[0]。在其他实例中，otp mram单元可连接至单独的专用位线。
[0027]
mram位单元112中的每个具有耦合在mram位单元112的mtj元件120与源极线sl[0]之间的对应存储器单元选择晶体管116。存储器单元选择晶体管116中的每个使其栅极端子耦合至对应行的字线wl[0
‑
n]。类似地，otp mram单元114具有耦合在otp mram单元114的otp mtj元件130与源极线sl[0]之间的对应的otp选择晶体管118。otp选择晶体管118的栅极端子耦合至otp字线wl_otp。在所示出的实例中，存储器单元选择晶体管116和otp选择晶体管118是nmos晶体管，但其他开关器件也处于本发明的范围内。
[0028]
存储器器件100的存储控制器102还包括连接至位线bl的读出放大器(sa)144，以读取流经存储器位单元112和otp mram单元114的电流，并将它们与参考电流进行比较以从存储器阵列110读取数据。此外，位线多路复用器(bl mux)140被配置为基于接收到的存储器地址来选择位线bl，并且位线驱动器(bl drv)142被配置为改变位线bl上的电位。
[0029]
在用于将数据写入mram位单元112的示例性写操作中，将写电压施加至位线bl0、源极线sl0和适当的字线wl[0
‑
n]。例如，施加至字线wl[0]的电压激活与其连接的存储器单元选择晶体管116，并且写电流流经连接的mram位单元112。该写电流流经mram位单元112的mtj 120，从而导致mtj 120从平行状态切换为反平行状态，或反之亦然，从而将数据的位写入并存储在mram位单元112中。当期望将mtj 120从反平行状态切换到平行状态以存储“0”值时，开关电流从自由层流经mtj 120到参考层。相反，当期望将mtj 120从平行状态切换到反平行状态以存储“1”值时，开关电流从参考层流经mtj 120到自由层。
[0030]
当mtj 120的自由层处于平行状态时，mtj 120表现出代表逻辑“0”值的低电阻，并且mtj 120被称为处于平行状态或低电阻状态rp。相反，当自由层处于反平行状态时，mtj 120表现出代表逻辑“1”值的高电阻，并且mtj 120被称为处于反平行状态或高电阻状态rap。在一些实施例中，在高或低电阻状态下由mtj 120表示的逻辑是任意的，例如，逻辑“1”可由处于低电阻状态的mtj 120表示，逻辑“0”可由处于高电阻状态的mtj 120表示，并由用于存储器器件的期望约定来确定。无论选择哪种约定，mtj 120都可通过两个可写和可读状态(例如，高电阻和低电阻状态)存储二进制数据。为了保持一致性，除非另有说明，否则本文所述的实施例将使用以下约定：处于低电阻平行状态rp的mtj 120表示“0”，处于高电阻反平行状态rap的mtj 120表示“1”。
[0031]
在示例性读操作中，读电压施加至与要读取的选定位单元112的列相关联的位线bl[0]和源极线sl[0]，以及与要读取的选定mram位单元112的字线相关联的字线wl[0
‑
n]。例如，可将读电压施加至位线bl[0]、源极线sl[0]和字线wl[0]，以读取存储在连接的mram位单元112中的数据位。为了选择其他单元，激活位线、源极线与字线的不同组合以产生指示存储在相应单元处的数据的读电流。
[0032]
在所示出的实例中，当读取mram位单元112时，读电流iread流经mtj 120。读电流iread的量级对应于mtj 120的电阻状态。例如，当mtj 120处于低电阻状态(即，平行状态rp)时，读电流iread将大于来自参考单元的参考电流iref。这表明mram位单元112在其中存储数据的位逻辑“0”值。相反地，当mtj 120处于高电阻状态(即，反平行状态rap)时，读电流iread将小于参考电流iref，从而指示mram位单元120存储位逻辑“1”值其中的数据。读出放大器144可将读电流iread与参考电流iref进行比较，以感测存储在mram位单元112中的数据的位逻辑“0”或“1”值。读出放大器144放大感测的数据位的电平并输出放大的数据位，使得可从中读取存储在mram位单元112中的数据位。
[0033]
如上所述，某些事件，诸如高温事件，会导致提供上述过程写入mram位单元112的数据位丢失。这可能会使mram位单元不适合otp使用。根据公开的实施例，otp选择晶体管118被配置为选择性地将击穿电流施加至otp mram单元114，该击穿电流高于施加至mram位单元112的mtj元件120的常规写电流。较高的击穿电流会损坏或破坏otp mtj元件130的绝缘层。这导致用于otp位单元114的甚至更低的击穿电阻状态rbd，该状态低于低电阻平行状态rp和高电阻反平行状态rap。因此，击穿状态rbd的读电流将高于对应于低电阻rp状态和高电阻rap状态的读电流。更进一步，一旦击穿电流已被施加至otp位单元114的otp mtj元件130以将otp位单元置于击穿状态，它就不能被反转。如此，otp位单元114用作otp存储元件，即使在诸如wlcsp的高温事件之后也保持击穿状态。
[0034]
otp选择晶体管118被配置为响应于在otp选择晶体管的栅极端子处接收到的wl_otp字线上的信号来将击穿电流施加至otp mram单元114，以将otp mram单元114写入成击穿状态。在一些实施例中，otp选择晶体管118因此是“更强”的晶体管，因为它能够传导更高的电流电平。在各种实现方式中，otp选择晶体管118可包括较大大小晶体管、较低阈值(vt)注入晶体管、较薄氧化物晶体管、多个晶体管等。
[0035]
因此，对于图2所示的器件100的otp写操作，激活otp字线wl_otp，从而导通otp选择晶体管118。这通过otp选择晶体管118将otp mram单元114的一个端子连接至源极线sl[0]。当对应的源极线sl[0]接地时，将位线电压信号vbl施加至位线bl[0]，从而导致击穿电
流流经otp mram单元114的otp mtj元件130。这导致otp mram单元114具有低击穿电阻rbd(即，低于rp或rap状态)并因此具有高读电流。
[0036]
图3示出根据所公开的实施例的用于操作存储器器件100的一般方法200。在操作210处，提供诸如阵列110等mram单元阵列。在操作212中，将写电流施加至mram阵列110中的选定mram位单元112中，以选择性地将mram位单元112写入成平行状态或反平行状态(即，数据0或数据1)。在操作214处，发生otp写入过程，其中例如，将比第一写电流高的击穿电流施加至mram单元阵列100中的otp mram单元114，以将otp mram单元114写入成击穿状态。
[0037]
图4示出根据一些实施例的存储器器件100的实例，其中，otp选择晶体管118包括并联耦合在一起的多个otp选择晶体管118。在图3的实例中，除了上文提到的otp选择晶体管118之外，还存在两个附加的otp选择晶体管118 ，使得存在三个并联的otp选择晶体管118、118 。类似地，存在两个附加的otp字线wl_otp ，总共三个otp字线。otp选择晶体管118、118 和otp字线wl_otp、wl_otp 的其他数量处于本发明的范围内。
[0038]
多个并联的otp选择晶体管118、118 可例如施加较高的击穿电流以击穿对应的otp mram单元114。如前所述，在一些其他实例中，otp晶体管118无论单独地连接至相应otp mram单元还是并联耦合，都可与mram位单元112的情况相比实现更强类型的晶体管，以向击穿otp mram单元114提供击穿电流。然而，在图4的实施例中，由于通过激活多个otp选择晶体管118、118 来实现更高的击穿电流，因此otp晶体管118、118 的构造可与存储器单元选择晶体管116相同或相似。
[0039]
在典型mram存储器布置中，每个mtj元件120将连接至对应的存储器单元选择晶体管116和字线wl[0
‑
n]。在所示出的实施例中，存储器器件100包括伪mram单元115。这是由于靠近otp mram单元114的选择晶体管(现在称为otp选择晶体管118 )连接至otp mram单元114的otp mtj元件130，而不是连接至它们的对应mram位单元112(现在是伪单元115)。伪单元115现在不连接至选择晶体管或字线。它们进一步与对应的位线bl[0]和源极线sl[0]断开。
[0040]
在一些常规mram存储器器件中，有时可将伪mtj元件朝着存储器阵列的边缘放置，以防止朝向存储器阵列内部区的“有源”mram单元免受可能在阵列边缘发生的不均匀性影响。在一些所公开的实施例中，otp mram单元114在其击穿状态下具有低电阻(导致高读电流)。如此，otp mram单元114不太容易受不均匀性影响。这又允许otp mram单元114与伪mtj元件115一起和/或代替它放置在阵列的边缘处，以进一步保护mram位单元112的mtj元件120。
[0041]
此外，提供多个(例如，三个)不同otp字线wl_otp、wl_otp 提供用于将击穿电流提供给otp mram单元114的“可调”解决方案。换句话说，可通过激活期望数量的otp字线wl_otp、wl_otp 来改变提供给otp mram单元114的otp mtj元件130的电流量。激活所有三个所示出的otp字线wl_otp、wl_otp 接通所有三个所示出的otp选择晶体管118、118 ，从而与仅激活两个所示出的otp字线wl_otp、wl_otp 激活对应的两个otp选择晶体管118、118 的情况相比，向otp mram单元114提供更多电流。此外，如果需要更高的电流来击穿otp mram单元114的otp mtj元件130，则可添加附加的otp字线wl_otp 和otp选择晶体管118 (即多于三个)。
[0042]
因此，对于图3所示的器件100的otp写操作，激活otp字线wl_otp、wl_otp ，从而接
通对应的otp选择晶体管118、118 。这通过并联连接的otp选择晶体管118、118 将otp mram单元114的一个端子连接至源极线sl[0]。当对应的源极线sl[0]接地时，将位线电压信号vbl施加至位线bl[0]，从而导致击穿电流流经otp mram单元114的otp mtj元件130。这导致otp mram单元114具有低击穿电阻rbd(即，低于rp或rap状态)并因此具有高读电流。
[0043]
在一些实例中，至少一个mram单元可被配置为参考mram单元。图5示出存储器器件100的另一实例，其中，存储器阵列110包括参考mram单元132。参考选择晶体管134连接至参考mram单元132，并且被配置为施加写电流以写入参考mram单元132。一些所公开的实例采用“每比特一单元”(1cpb)otp写过程。换句话说，将otp数据写入一个otp mram单元114。然后通过读出放大器144将otp mram单元114的读电流ibd与mram参考单元132的读电流进行比较，从otp mram单元114读取otp数据位。在所示出的实施例中，mram位单元112、参考mram单元132和otp mram单元114全部连接至位线bl[0]。在其他实例中，otp mram单元114和/或参考mram单元132可连接至单独的专用位线。
[0044]
图6示出读电流在包括参考mram单元132的实例1cpb otp操作中的分布。图表左侧的“data1”曲线示出通过处于反平行状态的mtj元件(即数据1)的读电流iap。换句话说，如果将otp mram单元114写入为数据1，则不将击穿电流施加至otp mram单元114，而是可将击穿电流写入成rap状态。反平行状态的读电流iap最低，因为反平行状态的电阻状态rap最高。图表右侧的“data0”曲线示出在击穿状态下(即，在击穿电流已经施加至otp mram单元114的mtj元件130之后)通过otp mram单元114的读电流。由于击穿状态的电阻状态rbd最低，因此通过击穿状态ibd的otp mram单元114的读电流最高。如下面进一步讨论，mram参考单元132被写入成平行状态(即，参考读电流是ip)。data1曲线与otp曲线之间的“ref.”曲线示出通过处于平行状态的参考mram单元132的读电流。参考mram单元132处于平行状态，因此通过处于平行状态ip的参考mram单元132的读电流在iap电流与击穿电流ibd之间，这是因为在反平行状态之间的平行状态下的电阻rp电阻rap和击穿状态电阻rbd。
[0045]
图7是示出1cpb otp写入过程220的实例的流程图。在操作222处，如上所述，将otp mram单元114写入成击穿状态。然后可以可选地执行写验证操作，其中，激活参考字线wl_ref以接通参考选择晶体管134并将参考mram单元132写入成平行rp状态，如操作224所示。然后可将读电压vr施加至位线bl[0]，然后可将所得otp mram单元114的读电流ibd与参考mram单元的读电流ip进行比较，以验证otp mram单元114的击穿状态。如果不期望在otp编程过程中将otp mram单元114写入成击穿状态(即，将otp mram单元114写入成数据1)，则不将击穿电流施加至otp mram单元114。仍可执行写验证操作224以验证otp mram单元114的非击穿状态(即数据1)。
[0046]
图8示出1cpb otp读操作230，该操作可在诸如wlcsp等高温事件之后执行。在操作232处，激活otp字线wl_otp和参考字线wl_ref两者。由于击穿电流未施加至读操作，因此未激活附加的otp字线wl_otp 。然后可在操作234处进行可选的otp读验证操作，其中，将写电流施加至otp mram单元114以尝试将其写入反平行rap状态。如果在otp写入过程期间otp mram单元114先前被写入成击穿状态，则将不可能将otp mram单元114写入成rap状态(或rp状态)。因此，如果在操作234中将otp mram单元写入成反平行状态rap，则otp mram单元114不处于击穿状态，如操作236所示。换句话说，在操作236处，otp mram单元114包含数据1位。
[0047]
如果在操作234中不能将otp mram单元写入成反平行状态rap，则otp mram单元
114为击穿状态，并且在操作238处，将参考mram单元132写入成平行状态rp。然后将读电压vr施加至位线bl[0]以在参考mram单元132和otp mram单元114中建立读电流，并且在操作240处，通过读出放大器144将otp mram单元114的读电流与rp状态下的参考mram单元的读电流ip进行比较，以确定otp mram单元114的击穿状态。
[0048]
图9示出包括存储器阵列110以及第二阵列111的存储器器件100的另一实例。在所示出的实例中，阵列110与111对称地布置，但非对称布置处于本发明的范围内。此外，所示出的实例示出并排布置的阵列110、111，尽管其他实现方式可具有其他布置，诸如一个布置在另一个上方。
[0049]
图9所示的阵列110、111中的每个包括mram位单元112以及以行和列布置的otp mram单元114。mram位单元112各自包括mtj元件120，并且otp mram单元114各自包括mtj元件130。阵列110、111的每一列具有对应的位线bl和对应的源极线sl，并且阵列的每一行具有对应的字线wl。mram位单元112的行各自具有对应的存储器字线wl[0
‑
n]，而所示出的otp mram单元114各自具有对应的otp字线wl_otp。
[0050]
在每个阵列110、111中，每个mram位单元112具有耦合在mram位单元112的mtj元件120与源极线sl[0]之间的对应的存储器单元选择晶体管116。存储器单元选择晶体管116中的每个使其栅极端子耦合至对应行的字线wl[0
‑
n]。类似地，otp mram单元114具有耦合在otp mram单元114的otp mtj元件130与源极线sl[0]之间的对应的otp选择晶体管118。otp选择晶体管118的栅极端子耦合至otp字线wl_otp。
[0051]
图9所示的存储器器件100的存储控制器102具有连接至每个阵列110、111的位线bl的读出放大器144，以读取流经存储器位单元112和otp mram单元114的电流，并将它们与参考电流进行比较以从存储器阵列110、111读取数据。此外，位线多路复用器140被配置为基于接收到的存储器地址来选择相应阵列110、111中的位线bl，并且位线驱动器142被配置为改变位线bl上的电位。所示出的实例示出两个阵列110、111的单个读出放大器144和位线驱动器142，但在其他实现方式中，每个阵列可具有相应的读出放大器144和位线驱动器142。
[0052]
为了增加otp mram单元114的读裕度，一些实例使用otp mram单元114来对otp编程功能使用每位两个单元(2cpb)读写过程。在公开的2cpb过程中，互补数据被写入到两个otp mram单元114。例如，一个otp mram单元114可被写入成击穿状态，而另一otp mram单元114没有被击穿。换句话说，如果第一otp晶体管118、118 施加击穿电流以将第一otp mram单元114写入成击穿状态，则连接至另一个otp mram单元114的otp晶体管118、118 不施加击穿电流。在所示出的实例中，阵列110中的otp mram单元114和阵列111中的otp mram单元114用作用于2cpb otp操作的互补单元。然而，互补的otp mram单元不一定必须处于不同的阵列中。
[0053]
图10示出实例2cpb otp操作中的读电流的分布。图表左侧的“data1”曲线示出处于rap或rp状态的mtj元件(即otp数据1)的读电流iap和ip。图表右侧的“data0”曲线示出处于穿过击穿状态(即，在击穿电流已经施加至otp mram单元114的mtj元件130之后)的otp mram单元114的读电流。由于击穿状态的电阻状态rbd最低，因此通过击穿状态ibd的otp mram单元114的读电流最高。如下面进一步讨论，对于2cpb操作，一个otp mram单元114被写入成击穿状态，因此表现出如图10所示的读电流ibd。另一互补otp mram单元114不被写入
成击穿状态，并如此将不表现出ibd读电流。替代地，可将互补otp mram单元常规地写入成rap状态(数据1)以表现出读电流iap。与将击穿读电流ibd与参考读电流ip进行比较相比，将otp mram单元114的击穿读电流ibd与互补otp mram单元114的读电流iap进行比较提供更宽的读裕度，如图6的实例所示。
[0054]
图11示出用于2cpb写操作250的实例方法。参考图9和图10以及图11，方法250开始于将第一otp mram单元(诸如阵列110的otp mram单元114)写入成击穿状态，如上文在操作252处描述。然而，如操作254所示，第二otp mram单元，诸如阵列111的otp mram单元114，不处于击穿状态。此第二otp mram单元在本文中也被称为互补或互补otp mram单元。在操作256处，可以可选地执行写验证操作，其中，可将读电压vr施加至阵列110、111中的每个阵列的位线bl[0]，以建立并比较阵列110、111的相应otp mram单元114的读电流。然后可通过读出放大器142比较所得读电流，以验证阵列110的第一otp mram单元114的击穿状态。
[0055]
图12示出2cpb otp读操作260，该操作可在诸如wlcsp等高温事件之后执行。在操作262处，激活用于第一阵列110和第二阵列111两者的otp字线wl_otp。由于击穿电流未施加至读操作，因此未激活附加的otp字线wl_otp 。在操作264处，向第一阵列110和第二阵列111两者的otp mram单元114施加写电流，以尝试将otp mram单元114写入成反平行rap状态。如果在otp写入过程期间otp mram单元114先前被写入成击穿状态，则将不可能将otp mram单元114写入成rap状态。在上面概述的实例中，将第一阵列110的otp mram单元114写入成击穿状态。如此，将不会在操作264处将该单元写入成rap状态，从而验证其击穿状态，如操作266所示。
[0056]
第二阵列111的互补otp mram单元114先前未写入成击穿状态。如此，将在操作268中将其写入成rap状态。然后，将读电压vr施加至两个阵列110、111的位线bl[0]，以在相应otp mram单元114和互补otp mram单元114中建立读电流。因此，处于击穿状态的第一阵列110的otp mram单元114将表现出击穿读电流ibd，如图10所示。相反，处于rap状态的第二阵列111的互补otp mram单元114将表现出如图10所示的读电流iap。单元114。在操作270处，读出放大器144比较这些读电流，这些读电流具有宽的读裕度，如图10所示。
[0057]
在其他实例中，由于iap和ip读电流都低于击穿读电流ibd，因此第二阵列111的互补otp mram单元114未具体地写入rap状态(或rp)状态。在这种情况下，基于将击穿读电流与处于rap或rp状态的互补otp mram单元的状态进行比较来读取otp数据。然而，如上所述，将互补otp mram单元写入成rap状态可提供最大的读裕度。
[0058]
因此，所公开的实例提供使用mram单元的otp解决方案，该解决方案可经受恶劣条件，诸如半导体器件制造工艺期间执行的高温工艺。
[0059]
在一些实例中，一种存储器器件包括：多个mram单元，所述多个mram单元包括第一一次性可编程(otp)单元。第一otp选择晶体管连接至所述第一otp mram单元，并且所述第一otp选择晶体管被配置为选择性地向所述第一otp mram单元施加击穿电流以将所述第一otp mram单元写入成击穿状态。
[0060]
根据另外的公开的实例，一种存储器器件包括：第一存储器阵列，包括：多个第一mram位单元，耦合至第一位线。多个第一存储器单元选择晶体管各自耦合在所述mram位单元中的对应一个与第一源极线之间。所述第一存储器单元选择晶体管中的每个具有耦合至对应存储器字线的栅极端子。otp mram单元耦合至所述第一位线，并且多个第一otp选择晶
体管并联耦合在所述第一otp mram单元与所述第一源极线之间。所述第一otp选择晶体管中的每个具有耦合至第一otp字线的栅极端子。
[0061]
根据又另外公开的实例，一种方法包括提供第一mram单元阵列。向所述第一mram单元阵列中的多个第一mram位单元施加第一写电流，以选择性地将所述第一mram位单元写入成平行状态或反平行状态。选择性地向所述第一mram单元阵列中的第一otp mram单元施加高于所述第一写电流的击穿电流，以将所述第一otp mram单元写入成击穿状态。
[0062]
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。