技术特征：
1.一种设备，其包括：
第一存储器存储体；
第二存储器存储体；
局部锁存器电路，其经配置以响应于在有效电平下的第一时钟信号或第二时钟信号来保持与所述第一存储器存储体或所述第二存储器存储体相关联的存储数据，并且经配置以响应于在有效电平下的组合复位信号来复位所述存储数据；及
复位逻辑电路，其经配置以接收与所述第一存储器存储体相关联的第一复位信号、与所述第二存储器存储体相关联的第二复位信号且基于所述第一复位信号及所述第二复位信号提供所述组合复位信号，其中所述复位信号从有效电平改变为无效电平与所述第一时钟信号或所述第二时钟信号从无效电平改变为有效电平重合。
2.根据权利要求1所述的设备，其中所述第一时钟信号与所述第一存储器存储体中的存取操作相关联，并且所述第二时钟信号与所述第二存储器存储体中的存取操作相关联。
3.根据权利要求1所述的设备，其中所述第一复位信号是与所述第一存储器存储体相关联的第一行有效信号的下降沿，并且所述第二复位信号是与所述第二存储器存储体相关联的第二行有效信号的下降沿。
4.根据权利要求1所述的设备，其中所述复位逻辑电路包括：
第一触发器电路，其经配置以接收所述第一复位信号及所述第一时钟信号且提供第一反相复位信号；
第二触发器电路，其经配置以接收所述第二复位信号及所述第二时钟信号且提供第二反相复位信号；及
逻辑电路，其经配置以在所述第一反相复位信号及所述第二反相复位信号两者都无效时，提供在有效电平下的所述组合复位信号。
5.根据权利要求4所述的设备，其中所述第一触发器电路经配置以响应于所述第一时钟信号而提供在有效电平下的所述第一反相复位信号，且响应于所述第一复位信号而提供在无效电平下的所述第一反相复位信号，且其中所述第二反相器电路经配置以响应于所述第二时钟信号而提供在有效电平下的所述第二反相复位信号，且响应于所述第二复位信号而提供在无效电平下的所述第二反相复位信号。
6.根据权利要求1所述的设备，其进一步包含时钟逻辑，所述时钟逻辑经配置以接收所述第一时钟信号及所述第二时钟信号并基于所述第一时钟信号及所述第二时钟信号提供组合时钟信号，其中所述局部锁存器电路经配置以响应于所述组合时钟信号保持所述存储数据。
7.根据权利要求1所述的设备，其进一步包括第二局部锁存器电路，其中所述局部锁存器电路为写入局部锁存器，所述写入局部锁存器经配置以从全局数据总线接收数据并将所述所接收数据提供到所述第一存储器存储体或所述第二存储器存储体，且其中所述第二局部锁存器电路是读取局部锁存器，所述读取局部锁存器经配置以从所述第一存储器存储体或所述第二存储器存储体接收数据，并将所述所接收数据提供到所述全局数据总线。
8.一种设备，其包括：
第一存储器存储体，其经配置以响应于第一行有效命令而处于第一行有效状态，并且响应于第一列有效命令而处于第一列有效状态；
第二存储器存储体，其经配置以响应于第二行有效命令而处于第二行有效状态，并且响应于第二列有效命令而处于第二列有效状态；
复位逻辑电路，其经配置以基于所述第一行有效命令、所述第一列有效命令、所述第二行有效命令及所述第二列有效命令中的每一者提供组合复位信号；及
局部锁存器电路，其经配置以锁存所述第一存储器存储体的第一数据及所述第二存储器存储体的第二数据中的每一者并且响应于所述复位信号而被复位。
9.根据权利要求8所述的设备，其中所述行有效命令是激活信号，且所述列有效命令是写入或读取信号。
10.根据权利要求9所述的设备，其中所述第一行有效命令及所述第一列有效命令响应于所接收存取命令及第一存储体地址而产生，且所述第二行有效命令及所述第二列有效命令响应于所接收存取命令及第二存储体地址而产生。
11.根据权利要求8所述的设备，其中所述复位逻辑电路包括：
第一触发器ff电路，其经配置以基于所述第一行有效命令及所述第一列有效命令来提供第一反相复位信号；
第二ff电路，其经配置以基于所述第二行有效命令及所述第二列有效命令提供第二反相复位信号；及
逻辑电路，其经配置以响应于都在无效电平下的所述第一及所述第二反相复位信号而提供在有效电平下的所述组合复位信号。
12.根据权利要求11所述的设备，其中所述第一ff电路经配置以在所述第一行有效命令及所述第一行有效命令两者都在有效电平下时提供在有效电平下的所述第一反相复位信号，并且在所述第一行有效命令变成无效时提供在无效电平下的所述第一反相复位信号，且
其中所述第二ff电路经配置以在所述第二行有效命令及所述第二行有效命令两者都在有效电平下时提供在有效电平下的所述第二反相复位信号，并且在所述第二行有效命令变成无效时提供在无效电平下的所述第二反相复位信号。
13.根据权利要求8所述的设备，其中所述局部锁存器是经配置以从所述第一存储器存储体或所述第二存储器存储体接收数据并且将所述所接收数据提供到全局数据总线的读取锁存器，或经配置以从所述全局数据总线接收数据并将所述所接收数据提供到所述第一存储器存储体或所述第二存储器存储体的写入锁存器。
14.根据权利要求8所述的设备，其中所述局部锁存器经配置以响应于在有效电平下的所述第一列有效命令或所述第二列有效命令来存储数据。
15.一种设备，其包括：
多个局部锁存器，其中所述多个局部锁存器包含耦合到第一存储器存储体及第二存储器存储体的共享锁存器，且其中所述共享锁存器经配置以响应于在有效电平下的第一时钟信号或第二时钟信号来锁存数据，并且经配置以基于在有效电平下的组合复位信号来复位；及
复位逻辑，其经配置以响应于所述第一时钟信号而存储与所述第一存储器存储体相关联的第一行有效信号，且响应于所述第二时钟信号而存储与所述第二存储器存储体相关联的第二行有效信号，其中所述复位逻辑经配置以在所述第一行有效信号或所述第二行有效信号中另一者不存储在有效电平下时响应于所述第一行有效信号或所述第二行有效信号的下降沿而提供在有效电平下的所述组合复位信号。
16.根据权利要求15所述的设备，其中所述多个局部锁存器包含与所述第一存储器存储体相关联的非共享锁存器，其中所述非共享锁存器经配置以响应于在有效电平下的所述第一时钟信号而锁存数据，且经配置以基于与所述第一存储器存储体相关联的第一复位信号来复位。
17.根据权利要求15所述的设备，其中所述多个局部锁存器包含读取锁存器及写入锁存器，其中所述读取锁存器经配置以响应于所述第一时钟信号或所述第二时钟而锁存来自所述第一存储器存储体或所述第二存储器存储体的数据，且将所述经锁存数据数据提供到全局数据总线并基于组合读取复位信号来复位，且所述写入锁存器经配置以响应于第三时钟信号或第四时钟信号而锁存来自所述全局数据总线的数据，且将所述经锁存数据提供到所述第一存储器存储体或所述第二存储器存储体并基于组合写入复位信号来复位。
18.根据权利要求17所述的设备，其中所述复位逻辑包含：读取复位逻辑，其经配置以基于所述第一行有效信号、所述第二行有效信号、所述第一时钟信号及所述第二时钟信号来提供所述组合读取复位信号；写入复位逻辑，其经配置以基于所述第一行有效信号、所述第二行有效信号、所述第三时钟信号及所述第四时钟信号来提供所述组合写入复位信号。
19.根据权利要求17所述的设备，其中所述第一时钟信号及所述第二时钟信号是读取列有效命令，且其中所述第三时钟信号及所述第四时钟信号是写入列有效命令。
20.根据权利要求15所述的设备，其中所述复位逻辑包括：
第一触发器ff电路，其经配置以响应于所述第一行激活信号及在有效电平下的所述第一时钟信号而提供在有效电平下的第一反相复位信号，且响应于所述第一行激活信号返回到无效电平而提供在无效电平下的所述第一反相复位信号；
第二ff电路，其经配置以响应于所述第二行激活信号及在有效电平下的所述第二时钟信号而提供在有效电平下的第二反相复位信号，且响应于所述第二行激活信号返回到无效电平而提供在无效电平下的所述第二反相复位信号；及
逻辑电路，其经配置以响应于所述第一反相复位信号及所述第二反相复位信号两者都在无效电平下而提供在有效电平下的所述组合复位信号。
技术总结
本发明涉及用于锁存器复位逻辑的设备、系统及方法。存储体可具有耦合在本地数据总线与所述存储体之间的局部锁存器。所述局部锁存器中的一些可为耦合到第一存储体及第二存储体的共享局部锁存器。所述共享锁存器可响应于第一时钟信号及第二时钟信号来锁存数据，并且可响应于组合复位信号来复位。复位逻辑电路可接收所述时钟信号及第一复位信号及第二复位信号。所述复位逻辑电路可基于所述第一时钟信号及所述第二时钟信号及所述复位信号来提供所述组合复位信号。所述时钟信号可为列有效命令，且所述复位信号为用作所述第一存储器存储体或所述第二存储器存储体上的存取操作的部分的行有效命令的波形(例如，下降沿)。
技术研发人员：藤城圭介;持田義史
受保护的技术使用者：美光科技公司
技术研发日：2021.02.01
技术公布日：2021.08.27
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
