具有嵌入式固件修复机制的存储器件的制作方法

背景技术：

本公开涉及存储器件及其操作方法。

闪速存储器是一种能够被电擦除并且重新编程的低成本高密度非易失性固态存储介质。闪速存储器包括nor闪速存储器或nand闪速存储器。在闪速存储器件被加电时，在执行正常数据读取/写入之前，执行某些初始化操作。这样的初始化操作常常是通过执行只读存储器(rom)器件上的存储为固件的指令来执行的。常规闪速存储器件没有在加电过程期间修复故障固件的能力。结果，如果固件包含错误，就不能适当地减轻或校正此类错误，从而导致闪速存储器件的故障。

技术实现要素：

在一个方面中，一种存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元和耦合到控制逻辑单元的存储单元阵列，该存储单元阵列嵌有可由控制逻辑单元执行的指令。控制逻辑单元被配置为执行加电复位(por)初始化操作，以基于固件控制存储器件的初始化，基于嵌入在存储单元阵列上的指令的执行来修复固件，并基于修复的固件执行剩余的por初始化操作。

在另一方面中，一种系统包括被配置为存储数据的存储器件、以及耦合至该存储器件并且被配置为控制该存储器件的存储控制器。该存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元和耦合到控制逻辑单元的存储单元阵列，该存储单元阵列嵌有可由控制逻辑单元执行的指令。控制逻辑单元被配置为执行加电复位(por)初始化操作，以基于固件控制存储器件的初始化，基于嵌入在存储单元阵列上的指令的执行来修复固件，并基于修复的固件执行剩余的por初始化操作。

在又一方面中，提供了一种用于初始化存储器件的方法。该存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元、以及耦合到控制逻辑单元并嵌有用于修复固件的指令的存储单元阵列。该方法包括：由控制逻辑单元执行加电复位(por)初始化操作；由控制逻辑单元基于嵌入在存储单元阵列上的指令的执行修复固件；以及由控制逻辑单元基于修复的固件执行剩余por初始化操作。

附图说明

被并入本文并形成说明书的一部分的附图说明了本公开的方面，并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够制作和使用本公开。

图1示出了根据本公开的一些方面的具有存储器件的示例性系统的块图。

图2a示出了根据本公开的一些方面的具有存储器件的示例性存储卡的图示。

图2b示出了根据本公开的一些方面的具有存储器件的示例性固态驱动(ssd)的图示。

图3示出了根据本公开的一些方面的包括外围电路的示例性存储器件的示意图。

图4示出了根据本公开的一些方面的包括存储单元阵列和外围电路的示例性存储器件的块图。

图5示出了根据本公开的一些方面的实施固件修复机制的示例性存储器件的块图。

图6示出了根据本公开的一些方面的用于初始化具有固件修复机制的存储器件的示例性方法的流程图。

将参考附图描述本公开。

具体实施方式

尽管讨论了具体构造和布置，但是应当理解这只是为了说明性目的。照此，在不脱离本公开的范围的情况下可以使用其他构造和布置。而且，还可以在各种各样的其他应用中采用本公开。如在本公开中描述的功能和结构特征可以彼此组合、调整、和修改，并且以未在附图中具体描绘的方式组合、调整、和修改，使得这些组合、调整、和修改在本公开的范围内。

通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构、或特性，或者可以用于描述复数意义上的特征、结构、或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或表达复数用法。另外，至少部分地根据上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定清楚描述的附加因素。

近年来，由于闪速存储器件的低成本和高容量，诸如nor闪速存储器件或nand闪速存储器的数量激增。闪速存储器是非易失性的，即使在不供电的情况下也保持数据。在加电时，在能够执行正常数据读取/写入操作之前，执行初始化过程。初始化过程常常是由数据处理器件通过执行只读存储器(rom)器件上的存储为固件的初始化指令而执行的，只读存储器包括非易失性存储器，例如可擦除可编程只读存储器(eprom)和电可擦除可编程只读存储器(eeprom)。不过，这样的固件初始化指令可能不是最优的，或者可能包含错误或其他形式的缺陷，如果不加修复，可能会导致初始化过程的失败，或者甚至闪速存储器件的故障。

常规闪速存储器没有在初始化过程期间修复固件的能力。结果，需要以更大工作量来实行固件的设计，或者固件需要保持轻重量以维持初始化过程的鲁棒性。可以使用某些固件修复机制以在某种程度上修复这种问题，但它们通常在初始化过程结束时被启用。因此，在初始化过程的早期阶段中发生的固件错误不能被修复。

为了解决前述问题中的一个或多个，本公开引入了一种嵌入式固件修复机制，称为erem，其中，固件修复指令嵌入在存储单元中并由存储控制逻辑单元在初始化过程的早期阶段执行，以修复各种形式的固件缺陷。例如，可以在寄存器初始化、内部zq校准和/或温度传感器初始化之前启用erem。通过这种方式，可以修复执行erem之后在操作中的固件缺陷，减轻施加在固件上的严格要求。可以使得固件代码更灵活。

如本文所用，固件是指在诸如rom器件(例如，eprom、eeprom等)的非易失性存储器上编程的软件程序或指令集。在一些实施例中，rom器件可以是闪速存储器件的外围器件的部分。erem可以是闪速存储器件的存储单元阵列上编程的指令集的软件程序的形式。例如，erem可以嵌入在存储单元阵列上(例如，在特定位置中或以特定形式)，使得可以在加电复位(por)初始化过程期间发现erem的内容。存储单元阵列可以形成闪速存储器件的主要存储介质。por初始化过程可以由数据处理器件通过执行固件来执行，数据处理器件可以是闪速存储器件的外围器件的部分。在执行por初始化过程期间，数据处理器件可以访问存储单元阵列，以加载并执行erem的固件修复指令，以修复固件。

图1示出了根据本公开的一些方面的具有存储器件的示例性系统100的块图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车载计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(vr)设备、增强现实(ar)设备或者任何其他适当的具有其中的存储设备的电子设备。如图1中所示，系统100可以包括主机108和存储系统102，存储系统102具有一个或多个存储器件104和存储控制器106。主机108可以是电子设备的处理器，例如，中央处理单元(cpu)，或片上系统(soc)，例如，应用处理器(ap)。主机108可以被配置为向或从存储器件104发送或接收数据。

存储器件104可以是本公开中公开的任何存储器件。如下文详细所述，诸如nand闪速存储器件的存储器件104可以包括被配置为在por初始化过程期间修复固件的erem。

根据一些实施方式，存储控制器106耦合到存储器件104和主机108，并且被配置为控制存储器件104。存储控制器106可以管理存储在存储器件104中的数据，并且与主机108通信。在一些实施方式中，存储控制器106被设计为在低占空比环境下操作，所述低占空比环境比如安全数字(sd)卡、紧凑闪存(cf)卡、通用串行总线(usb)闪速驱动器或者在诸如个人计算机、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储控制器106被设计为在高占空比环境下操作，所述高占空比环境比如ssd或嵌入式多媒体卡(emmc)，其被用作用于诸如智能电话、平板电脑、膝上型计算机等的移动设备的数据存储设备以及企业存储阵列。存储控制器106可以被配置为控制存储器件104的操作，例如读取、擦除和编程操作。存储控制器106还可以被配置为管理与存储在或者将被存储在存储器件104中的数据有关的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储控制器106还被配置为处理与从存储器件104读取或者被写入到存储器件104的数据有关的纠错码(ecc)。还可以由存储控制器106执行任何其他适当的功能，例如，对存储器件104格式化。存储控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，存储控制器106可以通过各种接口协议中的至少一种与外部设备通信，所述接口协议例如usb协议、mmc协议、外围部件互连(pci)协议、高速pci(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子设备(ide)协议、firewire协议等。

存储控制器106和一个或多个存储器件104可以被集成到各种类型的存储设备中，例如，被包括在同一封装(例如通用闪速存储(ufs)封装或emmc封装)中。也就是说，存储系统102可以被实施并且封装到不同类型的最终电子产品中。在如图2a中所示的一个示例中，存储控制器106和单个存储器件104可以被集成到存储卡202中。存储卡202可以包括pc卡(pcmcia，个人计算机存储卡国际协会)、cf卡、智能媒体(sm)卡、存储棒、多媒体卡(mmc、rs-mmc、mmcmicro)、sd卡(sd、minisd、microsd、sdhc)、ufs等。存储卡202还可以包括将存储卡202与主机(例如，图1中的主机108)耦合的存储卡连接器204。在如图2b中所示的另一示例中，存储控制器106和多个存储器件104可以被集成到ssd206中。ssd206还可以包括将ssd206与主机(例如，图1中的主机108)耦合的ssd连接器208。在一些实施方式中，ssd206的存储容量和/或操作速度高于存储卡202的存储容量和/或操作速度。

图3示出了根据本公开的一些方面的包括外围电路的示例性存储器件300的示意性电路图。存储器件300可以是图1中的存储器件104的示例。存储器件300可以包括存储单元阵列301和耦合到存储单元阵列301的外围电路302。存储单元阵列301可以是nand闪速存储单元阵列，其中，存储单元306是以均在衬底(未示出)以上垂直延伸的nand存储串308的阵列的形式提供的。在一些实施方式中，每个nand存储串308包括串联耦合并且垂直堆叠的多个存储单元306。每个存储单元306能够保持连续的模拟值，例如，电压或电荷，其取决于在存储单元306的区域内捕获的电子的数量。每个存储单元306可以是包括浮栅晶体管的浮栅类型的存储单元，或者可以是包括电荷捕获晶体管的电荷捕获类型的存储单元。

在一些实施方式中，每个存储单元306是具有两种可能的存储状态并且因而能够存储一位数据的单级单元(slc)。例如，第一存储状态“0”可以对应于第一范围的电压，并且第二存储状态“1”可以对应于第二范围的电压。在一些实施方式中，每个存储单元306是能够在四个以上的存储状态中存储一位以上的数据的多级单元(mlc)。例如，mlc能够每单元存储两位，每单元存储三位(又被称为三级单元(tlc))，或者每单元存储四位(又被称为四级单元(qlc))。每个mlc可以被编程为假定一定范围的可能的标称存储值。在一个示例中，如果每个mlc存储两位数据，那么可以通过将三个可能的标称存储值中的一个写入到单元而将mlc从擦除状态被编程为假定三个可能的编程级中的一个。第四标称存储值可以用于擦除状态。

如图3中所示，每个nand存储串308可以包括在其源极端部处的源极选择栅(ssg)晶体管310以及在其漏极端部处的漏极选择栅(dsg)晶体管312。ssg晶体管310和dsg晶体管312可以被配置为在读取和编程操作期间激活选定的nand存储串308(阵列的列)。在一些实施方式中，例如，同一块304中的nand存储串308的ssg晶体管310通过同一源极线(sl)314(例如，公共sl)耦合到地。根据一些实施方式，每个nand存储串308的dsg晶体管312耦合到相应的位线316，能够经由输出总线(未示出)从相应的位线316读取或写入数据。在一些实施方式中，每个nand存储串308被配置为通过经由一条或多条dsg线313向相应的dsg晶体管312的栅极施加选择电压(例如，在dsg晶体管312的阈值电压以上)或取消选择电压(例如，0v)和/或通过经由一条或多条ssg线315向相应的ssg晶体管310的栅极施加选择电压(例如，ssg晶体管310的阈值电压以上)或取消选择电压(例如，0v)而被选择或取消选择。

如图3中所示，可以将nand存储串308组织成多个块304，块304中的每个可以具有公共源极线314。在一些实施方式中，每个块304是用于擦除操作的基本数据单位，即，同一块304上的所有存储单元306同时被擦除。相邻nand存储串308的存储单元306可以通过字线318被耦合，字线318选择哪一行的存储单元306受到读取和编程操作的影响。在一些实施方式中，每条字线318耦合到存储单元306的页320，页320是用于编程操作的基本数据单元。一个页320的以位来衡量的尺寸可以涉及由一个块304中的字线318耦合的nand存储串308的数量。每条字线318可以包括在相应的页320中的每个存储单元306处的多个控制栅(栅电极)以及耦合控制栅的栅极线。

在一些实施例中，固件修复指令可以嵌入在存储单元阵列301的某些位置上。例如，固件修复指令可以存储在一个或多个块304等上。在一些实施例中，固件修复指令的位置可以存储在(一个或多个)寄存器(例如，图4中的寄存器414)中、存储固件的rom上、或者在por初始化过程期间访问的任何其他适当的地方。在一些实施例中，可以取决于存储单元阵列301的块、列和/或行的健康来动态地更新固件修复指令的位置。

外围电路302可以通过位线316、字线318、源极线314、ssg线315和dsg线313耦合到存储单元阵列301。外围电路302可以包括任何适当的模拟、数字以及混合信号电路，以用于通过经由位线316、字线318、源极线314、ssg线315和dsg线313向和从每个目标存储单元306施加和感测电压信号和/或电流信号来促进存储单元阵列301的操作。外围电路302可以包括使用金属-氧化物-半导体(mos)技术形成的各种类型的外围电路。例如，图4示出了一些示例性外围电路302，包括页缓冲器/感测放大器404、列解码器/位线驱动器406、i/o电路407、行解码器/字线驱动器408、电压发生器410、控制逻辑单元412、寄存器414、接口416和数据总线418。应当理解，还可以包括图4中未示出的附加外围电路。

页缓冲器/感测放大器404可以被配置为根据来自控制逻辑单元412的控制信号从和向存储单元阵列301读取和编程(写入)数据。在一个示例中，页缓冲器/感测放大器404可以存储将被编程到存储单元阵列301的一个页320中的一页编程数据(写入数据)。在另一个示例中，页缓冲器/感测放大器404可以执行编程验证操作，以确保数据已经被正确地编程到耦合到选定字线318的存储单元306中。在又一示例中，页缓冲器/感测放大器404还可以在读取操作中从位线316感测表示存储在存储单元306中的数据位的低功率信号，并且将小电压摆幅放大到可识别逻辑电平。

列解码器/位线驱动器406可以被配置为由控制逻辑单元412控制，并且通过施加由电压发生器410生成的位线电压而选择一个或多个nand存储串308。i/o电路407可以耦合至页缓冲器/感测放大器404和/或列解码器/位线驱动器406，并且被配置为将来自数据总线418的数据输入引导(路由)至存储单元阵列301的预期存储单元区域(例如，存储体)，以及将来自预期存储单元区域的数据输出引导(路由)至数据总线418。

行解码器/字线驱动器408可以被配置为由控制逻辑单元412控制，并且选择存储单元阵列301的块304以及选定块304的字线318。行解码器/字线驱动器408还可以被配置为使用由电压发生器410生成的字线电压驱动选定字线318。电压发生器410可以被配置为由控制逻辑单元412控制，并且生成将被提供至存储单元阵列301的字线电压(例如，读取电压、编程电压、通过电压、局部电压和验证电压)。

控制逻辑单元412可以耦合至上文描述的每个外围电路，并且被配置为控制每个外围电路的操作。寄存器414可以耦合至控制逻辑单元412，并且包括状态寄存器、命令寄存器和地址寄存器，以存储用于控制每个外围电路的操作的状态信息、命令操作代码(op代码)和命令地址。例如，寄存器414可以存储erem的固件修复指令的地址，使得控制逻辑单元能够在por初始化过程期间访问固件修复指令。接口416可以耦合至控制逻辑单元412，并且充当控制缓冲器，以缓冲接收自主机(未示出)的控制命令并将其转发至控制逻辑单元412，并且缓冲接收自控制逻辑单元412的状态信息并将其转发至主机。接口416还可以经由数据总线418耦合至i/o电路407并且充当数据i/o接口和数据缓冲器，从而缓冲接收自主机(未示出)的写入数据并且将其转发至i/o电路407，并且缓冲来自i/o电路407的读取数据并且将其转发至主机。例如，接口416可以包括耦合至数据总线418的数据i/o417。

图5示出了根据本公开的实施例的用于在por初始化过程期间实施erem以用于修复固件的示例性部件。如图5中所示，非易失性存储器510(例如，rom器件，下文称为rom510)可以存储促进por初始化过程的固件。控制逻辑单元412可以耦合到rom510并执行固件以对存储器件300进行初始化。erem520可以嵌入在存储单元阵列301上。erem520可以包括能够由控制逻辑单元412在por初始化过程期间访问的固件修复指令。例如，erem520的地址可以存储在寄存器414、rom510或其他适当的非易失性存储器中。在por初始化过程期间，控制逻辑单元412可以从寄存器414、rom510等读取erem520的地址，在存储单元阵列301上定位erem520，并从erem520加载固件修复指令以用于执行。

在一些实施方式中，存储器件300可以包括用于感测存储器件300的温度的温度传感器530。要指出的是，温度传感器530、其他类似的管芯上传感器和rom510可以是外围电路302的部分。可以在por初始化过程期间对温度传感器530和其他类似的管芯上传感器进行初始化。例如，存储rom510中的固件可以包括用于对温度传感器530和其他类似的传感器进行初始化的代码。实施erem520之后，可以在执行erem520的固件修复指令之后执行温度传感器530和其他类似的传感器的初始化。通过这种方式，可以在初始化温度传感器530和其他类似的传感器之前修复固件中的关于温度传感器530和其他类似的传感器的初始化的错误和/或缺陷。可以受益于修复固件的其他por初始化操作包括例如初始化寄存器414的寄存器初始化操作、内部zq校准操作等。

在一些实施例中，控制逻辑单元412可以在por初始化过程期间访问存储单元阵列301并定位erem520。然后可以将erem520的固件修复指令传输到控制逻辑单元412。在控制逻辑单元412接收到固件修复指令之后，控制逻辑单元412可以执行固件修复指令以实施各种固件修复功能。

例如，控制逻辑单元412可以执行固件修复指令以生成优化固件代码。可以在多个存储器件之间对存储在rom510中的固件代码进行标准化。不过，由于芯片制造过程期间的缺陷、操作环境等，个体存储器件可能会不同。标准固件难以适当地应对这样的变化。erem520的固件修复指令可以根据个体存储器件的特性优化固件代码以减轻这种问题。固件代码的优化还可以包括校正初始固件中的缺陷。例如，存储在rom510中的初始固件中的错误和/或缺陷可能导致por初始化过程期间某些操作的失败。erem520的固件修复指令针对此类错误/缺陷提供了防护。

在一些实施例中，控制逻辑单元412可以通过使用优化固件代码更新固件的至少一部分来修复存储在rom510中的固件。例如，控制逻辑单元412可以向固件添加新代码段，从固件删除现有代码段和/或利用不同段替代固件中的一个或多个代码段。例如，控制逻辑单元412可以激活rom510的编程模式以改变存储在rom510中的固件。在一些实施例中，只要执行了修复操作，就可以在rom510中存储固件的新版本。

在一些实施例中，可以在启用erem520之前执行por初始化过程的某些操作(例如，访问并随后执行erem520的固件修复指令)。例如，可以在启用erem520之前执行坏块复位操作。在另一个示例中，可以在启用erem520之前执行坏列修复操作。要理解的是，在启用erem520之前执行的操作类型和数量可以在不同示例中有所变化。通常，可能有益的是在por初始化过程的早期阶段中启用erem520，以向后续por初始化操作提供固件修复功能。

控制逻辑单元412可以由微处理器、微控制器(又名微控制器单元(mcu))、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)、可编程逻辑器件(pld)、状态机、门控逻辑单元、分立硬件电路、以及被配置为执行下文详述的各种功能的其他适当的硬件、固件和/或软件来实施。在一些实施方式中，可以利用内容可寻址存储器(cam)实施上述控制逻辑单元412的一个或多个功能。

图6示出了根据本公开的一些方面的用于初始化具有固件修复机制的存储器件的示例性方法600的流程图。该存储器件可以是本文公开的任何适当的存储器件。方法600可以由控制逻辑单元412实施。应当理解，方法600中所示的操作可以不具有排他性，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，可以同时或以与图6所示不同的顺序执行操作中的一些。

参考图6，方法600开始于操作610，其中，控制逻辑单元412可以执行坏块复位操作以复位坏块标志。坏块复位操作可以是控制逻辑单元412在por初始化过程期间执行的por初始化操作中的一个。

在操作620处，控制逻辑单元412可以执行坏列修复操作以修复(一个或多个)坏列。坏列修复操作可以是由控制逻辑单元412在por初始化过程期间执行的por初始化操作中的一个。

在操作630处，控制逻辑单元412可以访问嵌入在存储单元阵列(例如，存储单元阵列301)上的固件修复指令。例如，控制逻辑单元412可以访问erem520并接收erem520的固件修复指令以用于执行。

在操作640处，控制逻辑单元412可以基于固件修复指令的执行来修复固件(例如，存储在rom510中的固件)。例如，在接收到固件修复指令之后，控制逻辑单元412可以执行固件修复指令以生成优化固件代码并使用优化固件代码更新固件的至少一部分，如上文结合图5所述。

在操作650处，控制逻辑单元412可以基于修复的固件执行一个或多个剩余的por初始化操作。示例性的剩余por初始化操作包括例如用于对寄存器414进行初始化的寄存器初始化操作、内部zq校准操作和温度传感器初始化操作。

根据本公开的一个方面，一种存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元、以及耦合到控制逻辑单元的存储单元阵列，该存储单元阵列嵌有可由控制逻辑单元执行的指令。控制逻辑单元被配置为执行加电复位(por)初始化操作，以基于固件控制存储器件的初始化，基于嵌入在存储单元阵列上的指令的执行来修复固件，并基于修复的固件执行剩余的por初始化操作。

在一些实施方式中，控制逻辑单元被配置为在存储器件的初始化期间访问存储单元阵列并接收嵌入在存储单元阵列上的指令以用于执行。

在一些实施方式中，控制逻辑单元被配置为基于指令的执行生成优化固件代码。

在一些实施方式中，控制逻辑单元被配置为通过使用优化固件代码更新固件的至少一部分来修复固件。

在一些实施方式中，更新固件的至少一部分包括以下中的至少一种：向固件添加新段；删除固件的现有段；或用不同段替代固件的一个或多个段。

在一些实施方式中，por初始化操作包括坏块复位操作。

在一些实施方式中，por初始化操作包括坏列修复操作。

在一些实施方式中，剩余por初始化操作包括寄存器初始化操作。

在一些实施方式中，剩余por初始化操作包括内部zq校准操作。

在一些实施方式中，剩余por初始化操作包括温度传感器初始化操作。

在一些实施方式中，非易失性存储器包括可编程只读存储器。

在一些实施方式中，该存储器件包括三维(3d)nand存储器件。

根据本公开的另一方面，一种系统包括被配置为存储数据的存储器件、以及耦合至该存储器件并且被配置为控制该存储器件的存储控制器。该存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元、以及耦合到控制逻辑单元的存储单元阵列，该存储单元阵列嵌有可由控制逻辑单元执行的指令。控制逻辑单元被配置为执行加电复位(por)初始化操作，以基于固件控制存储器件的初始化，基于嵌入在存储单元阵列上的指令的执行来修复固件，并基于修复的固件执行剩余的por初始化操作。

在一些实施方式中，该系统包括耦合至存储控制器并且被配置为发送或接收数据的主机。

在一些实施方式中，控制逻辑单元被配置为在存储器件的初始化期间访问存储单元阵列并接收嵌入在存储单元阵列上的指令以用于执行。

在一些实施方式中，控制逻辑单元被配置为基于指令的执行生成优化固件代码。

在一些实施方式中，控制逻辑单元被配置为通过使用优化固件代码更新固件的至少一部分来修复固件。

在一些实施方式中，更新固件的至少一部分包括以下中的至少一种：向固件添加新段；删除固件的现有段；或用不同段替代固件的一个或多个段。

在一些实施方式中，por初始化操作包括坏块复位操作。

在一些实施方式中，por初始化操作包括坏列修复操作。

在一些实施方式中，剩余por初始化操作包括寄存器初始化操作。

在一些实施方式中，剩余por初始化操作包括内部zq校准操作。

在一些实施方式中，剩余por初始化操作包括温度传感器初始化操作。

在一些实施方式中，非易失性存储器包括可编程只读存储器。

在一些实施方式中，该存储器件包括三维(3d)nand存储器件。

根据本公开的又一方面，提供了一种用于初始化存储器件的方法。该存储器件包括存储固件的非易失性存储器、耦合到非易失性存储器的控制逻辑单元、以及耦合到控制逻辑单元并嵌有用于修复固件的指令的存储单元阵列。该方法包括：由控制逻辑单元执行至少一个加电复位(por)初始化操作；由控制逻辑单元基于嵌入在存储单元阵列上的指令的执行修复固件；以及由控制逻辑单元基于修复的固件执行一个或多个剩余por初始化操作。

在一些实施方式中，该方法包括：由控制逻辑单元访问存储单元阵列；以及由控制逻辑单元接收嵌入在存储单元阵列上的指令以用于执行。

在一些实施方式中，该方法包括：基于指令的执行生成优化固件代码。

在一些实施方式中，该方法包括：通过使用优化固件代码更新固件的至少一部分来修复固件。

在一些实施方式中，更新固件的至少一部分包括以下中的至少一种：向固件添加新段；删除固件的现有段；或用不同段替代固件的一个或多个段。

在一些实施方式中，执行por初始化操作包括执行坏块复位操作。

在一些实施方式中，执行por初始化操作包括执行坏列修复操作。

在一些实施方式中，执行剩余por初始化操作包括执行寄存器初始化操作。

在一些实施方式中，执行剩余por初始化操作包括执行内部zq校准操作。

在一些实施方式中，执行剩余por初始化操作包括执行温度传感器初始化操作。

可以容易地针对各种应用来修改和/或适应具体实施方式的前文描述。因此，基于文中提供的教导和指导，这样的适应和修改旨在落在所公开的实施方式的等同物的意义和范围内。

本公开的广度和范围不应当由任何上述示例性实施方式限制，而应当仅根据所附权利要求及其等同物来定义。