背景技术：
半导体存储器广泛用于各种电子设备，诸如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算设备、服务器、固态驱动器、非移动计算设备和其他设备。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接至电源(例如，电池)时，非易失性存储器也允许存储和保留信息。
一种类型的非易失性存储器具有非易失性存储器单元串，该非易失性存储器单元在串的每一端处具有选择晶体管。通常，此类串称为nand串。nand串可以在一端处具有漏极侧选择晶体管，该漏极侧选择晶体管将该串连接到位线。nand串可以在一端处具有源极侧选择晶体管，该源极侧选择晶体管将该串连接到源极线。非易失性存储器单元也可以称为非易失性存储器单元晶体管，其中非易失性存储器单元晶体管的沟道统称为nand串沟道。
附图说明
类似编号的元件是指不同的图中的共同部件。
图1是存储器设备的功能框图。
图2是描绘存储器系统的一个实施方案的框图。
图3是存储器系统的透视图。
图4描绘了图3的块中的一个块的一部分的示例剖视图。
图5描绘了示例晶体管。
图6a描绘了图4的堆叠的区422的近视图。
图6b描绘了图4的堆叠的区423的近视图。
图7是示出用于将电压施加到存储器结构的电路的一个实施方案的细节的示意图。
图8描绘了在双侧gidl擦除期间nand串中空穴和电子的移动。
图9描绘了用于执行gidl擦除操作的过程的一个实施方案。
图10a、图10b、图10c和图10d描绘了擦除电压与温度的若干不同实施方案的曲线图。
图11是被配置为将与温度相关的擦除电压施加到nand串的系统的一个实施方案的示意图。
图12描绘了提供与温度相关的擦除电压的过程的一个实施方案的流程图。
图13是被配置为将与温度相关的擦除电压施加到在nand串上的漏极侧选择晶体管的系统的一个实施方案的示意图。
图14描绘了提供与温度相关的擦除电压的过程的一个实施方案的流程图。
图15描绘了调节提供给nand串的擦除电压的系统的一个实施方案。
图16描绘了擦除具有非易失性存储器单元的nand串的过程的一个实施方案的流程图。
图17描绘了用于擦除非易失性存储器单元的控制电路的一个实施方案。
图18描绘了基于温度微调电阻器、以实现目标擦除电压的过程的一个实施方案的流程图。
具体实施方式
本发明提供了用于擦除非易失性存储器系统中的非易失性存储元件的技术。在一个实施方案中，提供了用于擦除3d存储器设备中的nand串的技术。本文公开了用于非易失性存储器单元的有效栅极感应漏极泄漏(gidl)擦除的技术。本发明公开了用于在整个存储器系统的工作温度范围内提供一致的gidl擦除速度的技术。
擦除一些存储器系统中的存储器单元的一种技术是将p阱基板偏置到高电压，以对nand沟道进行充电。当nand沟道处于高电压时，将擦除启用电压施加到存储器单元的控制栅极，以擦除非易失性存储元件(存储器单元)。擦除存储器单元的另一种方法是生成栅极感应漏极泄漏(gidl)电流，以对nand串沟道进行充电。将擦除启用电压施加到存储器单元的控制栅极，同时保持串沟道电势，以擦除存储器单元。在本文中，这称为gidl擦除。p阱擦除和gidl擦除均可用于降低存储器单元的阈值电压(vt)。
在一个实施方案中，通过在nand串的选择晶体管处引起漏极-栅极电压来生成gidl电流。生成gidl电流的晶体管漏极-栅极电压在本文中称为gidl擦除电压。当选择晶体管漏极电压显著高于选择晶体管控制栅极电压时，可产生gidl电流。gidl电流是载流子生成的结果，即，由于频带-频带隧穿而产生的电子空穴对生成和/或陷阱辅助生成。在一个实施方案中，gidl电流可以导致一种类型的载流子(例如，空穴)移动到nand沟道中，从而提高沟道的电势。另一种类型的载流子(例如电子)通过电场沿位线的方向或沿源极线的方向从沟道提取。在擦除期间，空穴可以从沟道隧穿到存储器单元的电荷存储区并且与其中的电子重组，以降低存储器单元的vt。
可在nand串的任一端处生成gidl电流。可在选择晶体管(例如，漏极侧选择晶体管)的两个端子之间产生第一gidl擦除电压，该选择晶体管连接到位线，以生成第一gidl电流。可在选择晶体管(例如，源极侧选择晶体管)的两个端子之间产生第二gidl擦除电压，该选择晶体管连接到源极线，以生成第二gidl电流。仅在nand串的一端处基于gidl电流的擦除称为单侧gidl擦除。在nand串的两端处基于gidl电流的擦除称为双侧gidl擦除。在施加gidl擦除电压之后，可测试存储器单元的vt，以确定vt是否低于擦除验证电压电平。如果不是，则可以施加一个或多个附加gidl擦除电压并且重新测试存储器单元。
针对给定gidl擦除电压生成的gidl电流的量与温度相关。一般来讲，gidl电流随着温度升高而增大。在一些情况下，从30摄氏度(30℃)至90℃，gidl电流可增大约十倍。擦除速度可取决于gidl电流的量。擦除速度可通过每个gidl擦除电压脉冲vt减小的量或通过完全擦除存储器单元所需的gidl擦除电压脉冲的数量加以量化。
gidl擦除可能比前述p阱擦除更与温度相关。在一些实施方案中，由存储器系统施加的gidl擦除电压的量值与温度相关。例如，存储器系统可调节gidl擦除电压的量值，由此使得该量值随温度升高而减小。与温度相关的gidl擦除电压可在整个存储器系统的工作温度范围内提供一致的gidl电流。与温度相关的gidl擦除电压可在整个工作温度范围内提供一致的擦除速度。
在一些实施方案中，存储器系统向正被擦除的nand串提供目标gidl电流。在一个实施方案中，存储器系统提供与温度无关的目标gidl电流。提供目标gidl电流提供了一致的擦除速度。因此，存储器系统可在整个工作温度范围内实现一致的擦除速度。
在gidl擦除期间，可能存在寄生泄漏电流。例如，可能存在与用于向nand串提供gidl擦除电压的互连件和晶体管相关联的泄漏电流。此类寄生泄漏电流可与温度相关。该寄生泄漏电流可随着温度升高而增大。在一些实施方案中，减小寄生泄漏电流，以在整个存储器系统的工作温度范围内提供一致的擦除速度。
图1至图7描述了可用于实现本文提出的技术的存储器系统的一个示例。图1是示例性存储器系统100的功能框图。图1中描绘的部件为电路。存储系统100包括一个或多个存储器管芯108。一个或多个存储器管芯108可以是完整存储器管芯或部分存储器管芯。在一个实施方案中，每个存储器管芯108包括存储器结构126、控制电路110和读取/写入/擦除电路128。存储器结构126能够经由行解码器124由字线来寻址，并且经由列解码器132由位线来寻址。读取/写入/擦除电路128包括多个感测块150并且允许存储器单元页面被并行读取或并行编程，该感测块包括sb1、sb2、…、sbp(感测电路)。而且，可以并行擦除许多存储器单元串。
在一些系统中，控制器122被包括在与一个或多个存储器管芯108相同的封装(例如，可移动存储卡)中。然而，在其他系统中，控制器可与存储器管芯108分开。在一些实施方案中，控制器将位于不同于存储器管芯108的管芯上。在一些实施方案中，一个控制器122将与多个存储器管芯108通信。在其他实施方案中，每个存储器管芯108具有其自己的控制器。命令和数据经由数据总线120在主机140和控制器122之间传输，并且经由线118在控制器122和一个或多个存储器管芯108之间传输。在一个实施方案中，存储器管芯108包括连接到线路118的一组输入和/或输出(i/o)引脚。
控制电路110与读取/写入/擦除电路128配合以在存储器结构126上执行存储器操作(例如，写入、读取、擦除等)，并且包括状态机112、片上地址解码器114、功率控制电路116和温度传感器134。在一个实施方案中，控制电路110包括缓冲器诸如寄存器、rom熔丝和用于存储默认值诸如基极电压和其他参数的其他存储设备。在一个实施方案中，状态机112可由软件编程。在其他实施方案中，状态机不使用软件并且完全以硬件(例如，电气电路)实现。温度传感器134可在擦除操作以及其他操作时检测存储器设备的温度。
芯片上地址解码器114将主机140或控制器122使用的地址之间的地址接口提供给解码器124和解码器132使用的硬件地址。功率控制电路116控制在存储器操作期间提供给字线、位线和选择线的功率和电压。在一个实施方案中，功率控制电路116包括电压电路。功率控制电路116可以包括用于产生电压的充电泵。感测块包括位线驱动器。感测块可包括感测放大器。在一个实施方案中，功率控制电路116在状态机112的控制下执行。
状态机112和/或控制器122(或等效功能电路)与图1中描绘的其他电路的全部或子集的结合可以认为是执行本文描述的功能的控制电路。控制电路可以仅包括硬件或者包括硬件和软件(包括固件)的组合。例如，由固件编程以执行本文描述的功能的控制器是控制电路的一个示例。控制电路可以包括处理器、pga(可编程门阵列)、fpga(现场可编程门阵列)、asic(专用集成电路)、集成电路或其他类型的电路。
(芯片上或芯片外)控制器122(在一个实施方案中为电路)可包括一个或多个处理器122c、rom122a、ram122b、存储器接口(mi)122d和主机接口(hi)122e，所有这些都是互相连接的。存储设备(rom122a、ram122b)存储诸如一组指令(包括固件)的代码(软件)，并且一个或多个处理器122c可操作以执行该组指令来提供本文描述的功能。另选地或除此之外，一个或多个处理器122c可从存储器结构中的存储设备访问代码，诸如连接到一个或多个字线的存储器单元的保留区域。ram122b可以用于存储针对控制器122的数据，包括高速缓存程序数据(下面讨论)。与rom122a、ram122b和处理器122c通信的存储器接口122d是在控制器122与一个或多个存储器管芯108之间提供电接口的电路。例如，存储器接口122d可改变信号的格式或定时、提供缓冲区、与浪涌隔离、锁存i/o等。一个或多个处理器122c可通过存储器接口122d向控制电路110(或存储器管芯108的另一个部件)下命令。主机接口122e提供与主机140数据总线120的电接口，以便从主机140接收命令、地址和/或数据以向主机140提供数据和/或状态。
在一个实施方案中，存储器结构126包括非易失性存储器单元的三维存储器阵列，其中多个存储器级形成在单个衬底(诸如晶圆)上方。存储器结构可以包括在存储器单元阵列的一个或多个物理层中单片地形成的任何类型的非易失性存储器，其具有设置在硅(或其他类型)衬底上方的有源区域。在一个示例中，非易失性存储器单元包括具有电荷俘获材料的垂直nand串。
在另一个实施方案中，存储器结构126包括非易失性存储器单元的二维存储器阵列。在一个示例中，非易失性存储器单元是利用浮动栅极的nand闪存存储器单元。也可使用其他类型的存储器单元(例如，nor型闪存存储器)。
包括在存储器结构126中的存储器阵列架构或存储器单元的确切类型不限于上述示例。许多不同类型的存储器阵列架构或存储器技术可用于形成存储器结构126。实现本文提出的要求保护的新实施方案不需要特定的非易失性存储器技术。用于存储器结构126的存储器单元的合适技术的其他示例包括reram存储器、磁阻存储器(例如，mram、自旋转移扭矩mram、自旋轨道扭矩mram)、相变存储器(例如，pcm)等。用于存储器结构126的存储器单元架构的合适技术的示例包括二维阵列、三维阵列、交叉点阵列、叠堆二维阵列、竖直位线阵列等等。
reram、或pcmram、交叉点存储器的一个示例包括可逆电阻切换元件，其布置在由x线和y线(例如，字线和位线)访问的交叉点阵列中。在另一个实施方案中，存储器单元可包括导电桥存储器元件。导电桥存储器元件也可称为可编程金属化单元。基于固体电解质内的离子的物理重新定位，导电桥存储器元件可用作状态改变元件。在一些情况下，导电桥存储器元件可包括两个固体金属电极，一个是相对惰性的(例如，钨)，而另一个是电化学活性的(例如，银或铜)，在两个电极之间具有固体电解质的薄膜。随着温度升高，离子的迁移率也增加，这导致导电桥存储器单元的编程阈值降低。因此，导电桥存储器元件可在整个温度范围内具有宽范围的编程阈值。
磁阻存储器(mram)通过磁存储元件存储数据。元件由两个铁磁板形成，每个铁磁板可保持磁化，由薄的绝缘层隔开。两个板中的一个是设置为特定极性的永磁体；可以改变另一个板的磁化以匹配外磁场的磁化来存储内存。存储器设备由此类存储器单元的网格构建。在用于编程的一个实施方案中，每个存储器单元位于一对写入线之间，该对写入线被布置成彼此成直角，与单元平行，一个在单元上方并且一个在单元下方。当电流通过它们时，产生感应磁场。
相变存储器(pcm)利用了硫属化合物玻璃的独特性能。一个实施方案使用gete-sb2te3超晶格通过仅利激光脉冲(或来自另一个源的光脉冲)改变锗原子的配位状态来实现非热相变。因此，编程的剂量是激光脉冲。可以通过阻止存储器单元接收光来抑制存储器单元。应当注意，在该文件中使用“脉冲”不需要正方形脉冲，但包括声音、电流、电压光或其他波的(连续或非连续)振动或脉冲串。
本领域普通技术人员将认识到，本文所述的技术不限于单个特定存储器结构，但涵盖了在本文所述和如本领域普通技术人员所理解的技术实质与范围内的许多相关的存储器结构。
图2是示例性存储器系统100的框图，描绘了控制器122的一个实施方案的更多细节。图2中的控制器是闪存存储器控制器，但应当注意，非易失性存储器108不限于闪存。因此，控制器122不限于闪存存储器控制器的示例。如本文所用，闪存存储器控制器是管理存储在闪存存储器上的数据并且与主机诸如计算机或电子设备通信的设备。除了本文描述的特定功能外，闪存存储器控制器可以具有各种功能。例如，闪存存储器控制器可以格式化闪存存储器以确保存储器正常运行、映射出坏的闪存存储器单元，并分配备用存储器单元以替换日后的故障单元。备用单元中的部分备用单元可以用来容纳固件以操作闪存存储器控制器并实现其他特征。在操作中，当主机需要从闪存存储器读取数据或向闪存存储器写入数据时，它将与闪存存储器控制器通信。如果主机提供要读取/写入数据的逻辑地址，则闪存存储器控制器可以将从主机接收的逻辑地址转换为闪存存储器中的物理地址。(或者，主机可以提供物理地址)。闪存存储器控制器还可执行各种存储器管理功能，诸如但不限于损耗均衡(分配写入以避免损耗否则将被重复写入的特定存储器块)和垃圾收集(在块已满之后，仅将有效的数据页面移动到新块，因此可以擦除并且重用完整块)。
在控制器122和非易失性存储器管芯108之间的接口可以是任何合适的闪存接口，诸如切换模式200、400或800。在一个实施方案中，存储器系统100可为基于卡的系统，诸如安全数字卡(sd)或微型安全数字(micro-sd)卡。在另选的实施方案中，存储器系统100可为嵌入式存储器系统的一部分。例如，闪存存储器可以嵌入在主机内。在其他示例中，存储器系统100可以是固态驱动器(ssd)的形式。
在一些实施方案中，非易失性存储器系统100包括控制器122与非易失性存储器管芯108之间的单个沟道，本文描述的主题不限于具有单个存储器沟道。例如，在一些存储器系统架构中，控制器和存储器管芯之间存在2、4、8个或更多个沟道，取决于控制器的能力。在本文描述的任何实施方案中，即使在附图中示出单个信道，控制器和存储器管芯之间也可以存在超过一个单个信道。
如图2中描绘的，控制器122包括与主机交互的前端模块208、与一个或多个非易失性存储器管芯108交互的后端模块210、以及执行现在将详细描述的功能的各种其他模块。
图2中描绘的控制器122的部件可采用例如以下形式：设计用于与其他部件一起使用的封装功能硬件单元(例如，电路)；可由通常执行相关功能的特定功能的(微)处理器或处理电路执行的程序代码(例如，软件或固件)的一部分；或与较大系统交接的独立硬件或软件部件。例如，每个模块可包括专用集成电路(asic)，现场可编程门阵列(fpga)，电路，数字逻辑电路，模拟电路，离散电路、门或任何其他类型的硬件的组合，或者其组合。另选地或除此之外，每个模块可包括存储在处理器可读设备(例如，存储器)中的软件，以对处理器进行编程，以使控制器122执行本文所述的功能。图2中描绘的架构是可以(或可以不)使用图1中描绘的控制器122的部件(即，ram、rom、处理器、接口)的一个示例性具体实施。
再次参考控制器122的模块，缓冲区管理器/总线控制器214管理随机存取存储器(ram)216中的缓冲区，并且控制控制器122的内部总线仲裁。只读存储器(rom)218存储系统引导代码。虽然在图2中示为与控制器122分开定位，但在其他实施方案中，ram216和rom218中的一者或两者可以位于控制器内。在又其他实施方案中，ram和rom的部分可以位于控制器122内和控制器之外。此外，在一些具体实施中，控制器122、ram216和rom218可位于分离的半导体管芯上。
前端模块208包括提供与主机或下一级存储控制器的电接口的主机接口220和物理层接口(phy)222。可以取决于所使用的存储器的类型来选择主机接口220的类型。主机接口220的示例包括但不限于sata、sataexpress、sas、光纤通道、usb、pcie和nvme。主机接口220通常便于数据、控制信号和定时信号的传送。
后端模块210包括错误校正代码(ecc)引擎224，该ecc引擎对从主机接收的数据字节进行编码，并且对从非易失性存储器读取的数据字节进行解码和错误校正。命令定序器226生成命令序列，诸如编程命令序列和擦除命令序列，以传输到非易失性存储器管芯108。raid(独立管芯的冗余阵列)模块228管理raid奇偶校验的生成和故障数据的恢复。raid奇偶校验可用作写入到非易失性存储器系统100中的数据的附加级的完整性保护。在一些情况下，raid模块228可以是ecc引擎224的一部分。需注意，raid奇偶校验可以作为额外的一个或多个管芯添加，如公共名称所暗示的那样，但也可以在存在的管芯内添加，例如，作为额外的平面、或额外的块、或块内的额外wl。存储器接口230向非易失性存储器管芯108提供命令序列并从非易失性存储器管芯108接收状态信息。在一个实施方案中，存储器接口230可以是双倍数据速率(ddr)接口，诸如切换模式200、400或800接口。闪存控制层232控制后端模块210的整体操作。
图2所示的系统100的附加部件包括媒体管理层238，该媒体管理层执行非易失性存储器管芯108的存储器单元的损耗均衡。系统100还包括其他分立部件240，诸如外部电接口、外部ram、电阻器、电容器或可与控制器122交接的其他部件。在另选的实施方案中，物理层接口222、raid模块228、媒体管理层238和缓冲区管理/总线控制器214中的一者或多者是控制器122中不必要的任选部件。
闪存转换层(ftl)或媒体管理层(mml)238可被集成为可以处理闪存错误并且与主机交接的闪存管理的一部分。具体地讲，mml可以是闪存管理中的模块，并且可以负责nand管理的内部。具体地讲，mml238可包括存储器设备固件中的算法，该算法将来自主机的写入转换为对管芯108的存储器126的写入。可能需要mml238，因为：1)存储器可能具有有限的耐久性；2)该存储器126可以只写入多个页面；并且/或者3)除非将存储器126作为块擦除，否则可以不写入该存储器。mml238理解存储器126的这些潜在限制，这些限制可能对主机不可见。因此，mml238尝试将来自主机的写入转换为到存储器126中的写入。如下所述，可以使用mml238来识别和记录不稳定位。该不稳定位的记录可用于评估块和/或字线(字线上的存储器单元)的健康状况。
控制器122可以与一个或多个存储器管芯108进行交接。在一个实施方案中，控制器122和多个存储器管芯(一起包括非易失性存储系统100)实现固态驱动器(ssd)，其可以模拟、替换或代替主机(如nas设备)内、笔记本电脑中、平板电脑中、服务器中等的硬盘驱动器使用。附加地，ssd不需要作为硬盘驱动器工作。
非易失性存储系统的一些实施方案将包括连接至一个控制器122的一个存储器管芯108。然而，其他实施方案可以包括与一个或多个控制器122通信的多个存储器管芯108。在一个示例中，多个存储器管芯可以被分组为一组存储器封装件。每个存储器封装件包括与控制器122通信的一个或多个存储器管芯。在一个实施方案中，存储器封装件包括其上安装有一个或多个存储器管芯的印刷电路板(或类似结构)。在一些实施方案中，存储器封装件可以包括模制材料以包封存储器封装件的存储器管芯。在一些实施方案中，控制器122在物理上与任何存储器封装件分离。
图3是存储器设备300的透视图，该存储器设备包括图1的存储器结构126的示例性3d配置中的一组块。在基板上的是存储器单元(存储元件)的示例性块blk0、blk1、blk2和blk3，以及具有由块使用的电路的外围区域。基板具有在x-y平面中延伸的主表面。可以在主表面上形成块。外围区域304沿每个块的边缘延伸，而外围区域305位于该组块的端部处。每个外围区域可以包括电路，包括但不限于电压驱动器，该电压驱动器可以连接至块的控制栅极层、位线和源极线。
基板301还可以承载连同一个或多个下部金属层的块下方的电路，该层在导电路径中被图案化，以承载电路的信号。这些块形成在存储器设备的中间区域302中。在存储器设备的上部区域303中，一个或多个上部金属层在导电路径中被图案化，以承载电路的信号。每个块包括存储器单元的堆叠区域，其中堆叠的交替层表示字线。在一种可能的方法中，每个块具有相对的分层侧，垂直触点从该分层侧向上延伸至上部金属层，以形成与导电路径的连接。虽然描绘了四个块作为示例，但是可以使用在x方向和/或y方向上延伸的两个或更多个块。
在一种可能的方法中，这些块在平面中，并且在x方向上的平面的长度表示到字线的信号路径在一个或多个上部金属层中延伸的方向(字线或sgd线方向)，以及在y方向上的平面的宽度表示到位线的信号路径在一个或多个上部金属层中延伸的方向(位线方向)。z方向表示存储器设备的高度。这些块也可以布置在多个平面中。
图4描绘了图3的块中的一个块的一部分的示例剖视图。该块包括交替的导电层和介电层的堆叠410。在该示例中，除了数据字线层(或字线)wll0-wll14之外，导电层还包括sgd层、sgs层、虚设字线层(或字线)dwld、dwl。介电层被标记为dl0至dl19。此外，描绘了包括nand串ns1和ns2的堆叠的区域。每个nand串包含存储器孔418或419，该存储器孔填充有形成与字线相邻的存储器单元的材料。在图6a中更详细地示出了堆叠的区域422。在图6b中更详细地示出了堆叠的区域423。需注意，可存在或多或少的sgd层、sgs层、虚设字线层和数据字线层。
堆叠下面是源极线(sl)411。在一种方法中，源极线sl的一部分包括多晶硅层411a，该多晶硅层与块中的每串存储器单元的源极端接触。多晶硅层411a与nand串沟道(图4中未示出)电接触。多晶硅层411a与金属411b(例如，钨)层接触。在一种方法中，源极线411可以由平面中的所有块共享。
ns1在堆叠416的底部416b处具有源极端413，并且在堆叠的顶部416a处具有漏极端415。金属填充的狭缝417可以作为延伸穿过堆叠的互连件在整个堆叠上周期性地加以提供，诸如，以将源极线连接到堆叠上方的线。狭缝可以在形成字线期间使用，并且随后用金属填充。还描绘了位线bl0的一部分。导电通孔421将漏极端415连接到bl0。
在一种方法中，存储器单元的块包括交替的控制栅极和介电层的堆叠，并且存储器单元布置在堆叠中的垂直延伸的存储器空穴中。
在一种方法中，每个块包括梯形边缘，其中垂直互连连接到每个层，包括sgs、wl和sgd层，并且向上延伸到到电压源的水平路径。
图5描绘了示例晶体管590。晶体管包括控制栅极cg、漏极d、源极s和沟道ch。控制栅极也可称为控制端子或栅极端子。在一个实施方案中，控制栅极由导电层(例如，sgd、dwl、wll、sgs)之一的一部分形成。漏极和源极也可称为晶体管的端子。需注意，晶体管的哪些物理端子用作源极和漏极可取决于施加到晶体管的电压。晶体管可以是选择栅极或存储器单元的一部分。在晶体管是选择栅极的一部分的情况下，在擦除过程的一部分期间，漏极可被偏置到比控制栅极高得多的电压，这可能产生gidl电流。例如，漏极可被偏置到第一电压，而控制栅极被偏置到第二电压。gidl电流可有助于将漏极电压传递到nand串的沟道，由此使得存储器单元的沟道可处于足够高的电压，以擦除存储器单元。
就存储器单元晶体管而言，在擦除期间可以将控制栅极电压设定为低值诸如0v，使得沟道至控制栅极电压产生显著的电场。在一个实施方案中，来自沟道的空穴与存储器单元的电荷俘获区域中的电子的载流子复合导致存储器单元的vth降低。就选择栅极晶体管而言，可以将控制栅极电压设定为更高的值，诸如10v，使得沟道至控制栅极电压不足够高以降低晶体管的vth。
在一个实施方案中，选择栅极晶体管具有与存储器单元的存储器膜具有相同材料的区域。该材料用作选择栅极晶体管中的栅极电介质。在这种情况下，可改变选择栅极晶体管的阈值电压，类似于可如何改变存储器单元晶体管的阈值电压。在一个实施方案中，选择栅极晶体管不具有存储器膜材料，而是具有作为栅极电介质的单个电介质(例如，二氧化硅)。在这种情况下，选择栅极晶体管的阈值电压不能通过施加到栅极的电压以显著的方式改变。
图6a描绘了图4的堆叠的区422的近视图。存储器单元在字线层和存储器孔的交叉处形成在堆叠的不同级。在该示例中，sgs晶体管670设置在虚设存储器单元671的下方。在一个实施方案中，sgs晶体管670可包括一个或多个栅极层。在一个实施方案中，sgs晶体管栅极层可电连接到相同的电压源。数据存储器单元672、673位于虚设存储器单元671的上方。可以沿着存储器孔630的侧壁(sw)和/或在每个字线层内(例如，使用原子层沉积)沉积多个层。例如，由存储器空穴内的材料形成的每个柱699或列可包括阻挡氧化物/块高k材料660、电荷捕获层663或膜(诸如氮化硅(si3n4)或其他氮化物)、隧道层664、沟道665和电介质核心666。沟道665由半导体(诸如，硅、硅锗等)形成。在一个实施方案中，沟道665由多晶半导体形成。在一个实施方案中，沟道665由结晶半导体形成。字线层可包括导电金属662，诸如钨。与层660相邻的字线层的部分称为控制栅极。例如，提供控制栅极651、652、653和654。在该示例中，除了金属之外的所有层都在存储器孔中提供。在其他方法中，层中的一些层可以在控制栅极层中。在不同的存储器孔中类似地形成附加柱。柱可以形成nand串的柱状有源区域(aa)。
当对存储器单元进行编程时，电子存储在与存储器单元相关联的电荷俘获层的一部分中。这些电子从沟道被吸引到电荷俘获层中，并且穿过隧道层。存储器单元的vth与存储的电荷量成比例地增加。在一个实施方案中，在擦除期间，空穴从沟道隧穿到电荷捕获层，以与电子重组，从而降低存储器单元的vth。
存储器孔中的每个存储器孔可填充有多个环形层，这些环形层包括阻挡氧化物层、电荷俘获层、隧道层和沟道层。存储器孔中的每个的核心区填充有介电材料，并且多个环形层位于存储器空穴中的每个中的核心区和字线之间。
nand串可被认为具有浮体沟道，因为沟道的长度没有形成在基板上。此外，nand串由彼此上下堆叠的多个字线层提供，并且通过介电层彼此分开。
源极线411包括多晶硅层411a和金属层411b。多晶硅层411a与沟道665直接接触。因此，沟道665与多晶硅层411a电接触。在该示例中，沟道665不与p阱直接电接触。因此，图6a中的配置不允许通过将p阱电压升高到用于对沟道665进行充电的电压来擦除存储器单元。然而，需注意，即使沟道665与p阱直接电接触，仍然可执行双侧gidl擦除。因此，本文所公开的gidl擦除的实施方案不限于图6a的配置。
在一个实施方案中，沟道665的由区域635指示的部分掺杂有n型供体。例如，沟道665的由区域635指示的部分可掺杂磷或砷。在一个实施方案中，掺杂为n 。在一个实施方案中，并非有意掺杂沟道665的其余部分。然而，沟道665的无掺杂部分可表现为p-。因此，在一个实施方案中，在区域635与沟道665的未掺杂部分之间的接触面处，沟道665中存在n /p-结。
图6b描绘了图4的堆叠的区423的近视图。存储器单元在字线层和存储器孔的交叉处形成在堆叠的不同级。在该示例中，sgd晶体管680设置在虚设存储器单元681以及数据存储器单元682和683上方。在一个实施方案中，sgd晶体管680可包括一个或多个栅极层。在一个实施方案中，sgd晶体管栅极层可电连接到相同的电压源。由存储器空穴内的材料形成的柱699或列可包括阻挡氧化物/块高k材料660、电荷捕获层663或膜(诸如氮化硅(si3n4)或其他氮化物)、隧道层664、沟道665和电介质核心666。提供控制栅极691、692、693和694。在该示例中，除控制栅极之外的所有层均设置在存储器空穴中。在其他方法中，层中的一些层可以在控制栅极层中。在不同的存储器孔中类似地形成附加柱。
多晶硅插头675在沟道665和导电通孔421之间形成电接触。在一个实施方案中，多晶硅插头675掺杂有n型供体。例如，多晶硅插头675可掺杂有磷和/或砷。在一个实施方案中，掺杂为n 。在一个实施方案中，并非有意掺杂沟道665。然而，沟道665可表现为p-。因此，在一个实施方案中，在多晶硅插头675和沟道665之间的接触面处存在n /p-结。
如上所述，在晶体管670附近还可能存在n /p-结。这两个n /p-结可具有不同的掺杂浓度。例如，区域635中的n 浓度可与多晶硅插头675中的n 浓度不同。即使这些晶体管具有相同的漏极-栅极电压(或gidl擦除电压)，这可能导致在晶体管670和680处的gidl电流的量值也不同。在一个实施方案中，在晶体管670和680的端子处有意地形成量值不同的漏极-栅极电压(或gidl擦除电压)，以便补偿在nand串的每一端处的物理差异(诸如掺杂浓度)，以便在nand串的每一端处(例如，在晶体管670和680处)实现量值基本上相同的gidl电流。这可提高擦除速度、降低电流消耗并且/或者降低功率消耗。
图7是示出用于将电压施加到存储器结构126的电路的一个实施方案的细节的示意图。描绘了存储器单元的两个块700、720。图7的电路将电压施加到字线和选择线。在一个实施方案中，状态机112向电路提供控制信号。例如，状态机112可以向control780、高压发生器(hvgen)772、页缓冲器驱动器(pbdrv)774、命令寄存器(cmdreg)776以及输入/输出(i/o)缓冲器778中的一者或多者发出控制信号。在一个实施方案中，状态机112向control780发出控制信号，该control780继而又控制其他元件，诸如hvgen772和pbdrv774。
在一个实施方案中，hvgen772连接到字线驱动器750，以控制电压的量值和定时。在一个实施方案中，hvgen772向字线驱动器750提供与温度相关的擦除电压。该与温度相关的擦除电压可由sggdrv752施加到块700、720之一中的选择线sgd。该与温度相关的擦除电压可由sgsdrv762施加到块700、720之一中的选择线sgs。
在一个实施方案中，hvgen772连接到pbdrv774，该pbdrv774连接到页缓冲器740，以控制页缓冲器740。页缓冲器740可包括感测块，诸如图1的sb1。在一个实施方案中，hvgen772向页缓冲器740提供与温度相关的擦除电压。可将该与温度相关的擦除电压施加到位线742。在一个实施方案中，hvgen772向源极线411(参见图4中的源极线；与源极线411的连接未在图7中描绘出)提供与温度相关的擦除电压。
在一个实施方案中，施加到位线和施加到sgd线的电压的组合称为gidl擦除电压。因此，hvgen772可向nand串的漏极侧提供与温度相关的gidl擦除电压。到位线和到sgd线两者的电压不必与温度相关。在一个实施方案中，施加到位线的擦除电压与温度相关，但是施加到sgd线的电压与温度无关。在一个实施方案中，施加到位线的擦除电压与温度无关，但是施加到sgd线的电压与温度相关。
在一个实施方案中，施加到源极线和施加到sgs线的电压的组合称为gidl擦除电压。因此，hvgen772可向nand串的源极侧提供与温度相关的gidl擦除电压。到源极线和到sgs线两者的电压不必与温度相关。在一个实施方案中，施加到源极线的擦除电压与温度相关，但是施加到sgs线的电压与温度无关。在一个实施方案中，施加到源极线的擦除电压与温度无关，但是施加到sgs线的电压与温度相关。
沿hvgen772与位线742、sgd线、sgs线和/或源极线之间的通路可能存在泄漏电流。gidl擦除可取决于在nand串中具有足够的gidl电流。泄漏电流可以影响在nand串中具有足够电流的能力。在一些实施方案中，以调节擦除电压(至位线742、sgs、sgs和/或源极线)的方式控制hvgen772，以便减轻或补偿泄漏电流。因此，足够的gidl电流在nand串中流动，由此使得gidl擦除操作有效。此外，泄漏电流可与温度相关。在一些实施方案中，在nand串的gidl擦除期间以减轻或补偿与温度相关的泄漏电流的方式控制hvgen772。
在一个可能的实施方案中，包括存储元件的每个块与一组传输晶体管相关联。例如，块700(该示例中所选的块，例如，其中将发生编程、擦除或感测操作的块)包括连接到传输晶体管704的漏极侧选择栅极(sgd)、连接到传输晶体管706的漏极侧虚设字线(wldd)、连接到传输晶体管708的字线(wl47)、连接到相应传输晶体管(未示出)的中间字线wl30至wl1(未示出)、连接到传输晶体管710的字线(wl0)、连接到传输晶体管712的源极侧虚设字线(wlds)、以及连接到传输晶体管714的源极侧选择栅极(sgs)。
框700的每个转移晶体管的控制栅极经由公共路径703连接到块解码器(bd)702。bd702从传输晶体管驱动器(ttdrv)764接收电压，并且从地址寄存器(addreg)770接收控制信号。该控制信号包括地址。如果该地址与bd702的地址匹配，则bd702用作导电开关，该导电开关经由路径703将电压传递到相关联传输晶体管的控制栅极。如果地址与bd702的地址不匹配，则bd702用作非导电开关，该非导电开关不将电压传递到相关联传输晶体管的控制栅极。
每个传输晶体管可以是n沟道mosfet，例如，其在左手侧上具有漏极节点并且在右手侧上具有源极节点。每个传输晶体管的漏极节点连接到一组高压电压驱动器750中的相应电压驱动器。每个驱动器可包括芯片上电荷泵。
例如，传输晶体管704连接到漏极选择栅极驱动器(sgddrv)752，传输晶体管706连接到虚设字线驱动器(wldddrv)754，传输晶体管708连接到字线驱动器(wl47drv)756，…传输晶体管710连接到字线驱动器(wl0drv)758，传输晶体管712连接到源极侧虚设字线驱动器(wldsdrv)760，并且传输晶体管714连接到源极选择栅极驱动器(sgsdrv)。可独立地控制每个电压驱动器，以提供期望的输出电压。
类似的布置用于示例性未选定块720，该示例性未选定块720包括连接到sgd和sgddrv752的传输晶体管724、连接到wldd和wldddrv754的传输晶体管726、连接到wl47和wl47drv756的传输晶体管728…连接到wl0和wl0drv758的传输晶体管730、连接到wlds和wldsdrv760的传输晶体管732、以及连接到sgs和sgsdrv762的传输晶体管734。
在本文中，用于平面的sgd线可称为本地sgd线和全局sgd线。例如，框700中的sgd线可称为本地sgd线757a。框720中的sgd线也可称为本地sgd线757b。在本文中，连接到sgddrv752的线755可称为全局sgd线(例如，sggg)。每个本地sgd线757可通过传输晶体管(例如，704、724)连接到全局sgd线755。
在本文中，用于平面的sgs线可称为本地sgs线和全局sgs线。例如，框700中的sgs线可称为本地sgs线761a。框720中的sgd线也可称为本地sgd线761b。在本文中，连接到sgddrv762的线759可称为全局sgs线(例如，sgsg)。每个本地sgs线761可通过传输晶体管(例如，714、734)连接到全局sgs线759。
未选定块720的传输晶体管的控制栅极经由公共路径723连接到相应的块解码器(bd)725。bd725还连接到ttdrv764，以接收电压，并且连接到地址寄存器770，以接收控制信号，该控制信号指示bd725经由路径723将或不将电压传递到相关联传输晶体管的控制栅极。地址寄存器(addreg)770还与这组高压电压驱动器750中的电压驱动器进行通信。
多条位线(bl)742在整个选定块700和未选定块720上延伸(并且在一些具体实施中，在整个未示出的另外未选定块上延伸)，并且延伸到响应于列解码器132的页缓冲器740中。页缓冲器740存储写入到选定块的选定字线中或从选定块的选定字线读取的数据。
在存储器设备的操作期间，地址寄存器770向输入-输出缓冲器778和向命令寄存器776提供数据加载命令。输入-输出缓冲器778向页缓冲器740提供命令。命令寄存器776向控制电路780提供命令，该命令指示高压发生器772将电压驱动器750控制在适当电平下。
通常，在编程期间，选定字线的驱动器提供编程电平电压，诸如12v至26v，并且未选定字线接收通过电压vpass，诸如4v至6v。在感测期间，选定字线的驱动器提供读取或验证电平电压(分别为vcgr或vverify)，而未选定字线接收读取通过电压vread-pass。control780还指示页缓冲器驱动器(pbdrv)774控制页缓冲器740。地址寄存器770还与列解码器132通信。
图8描绘了在双侧gidl擦除期间nand串中空穴和电子的移动。示例性nand串800包括连接到位线(bl)和连接到源极线(sl)的沟道层665。隧道层(tnl)664、电荷捕获层(ctl)663和块氧化物(box)660是围绕串的存储器空穴延伸的层。沟道层的不同区域表示与相应存储元件或选择栅极晶体管相关联的沟道区。这些沟道区在叠堆式存储器设备中处于与存储元件或选择栅极晶体管的控制栅极相同的高度和叠堆水平处。
nand串800包括具有控制栅极806和沟道区807的sgd晶体管680。将擦除电压v_gidl1施加到sgd晶体管680的控制栅极806。nand串800还相应地包括存储元件810、815、820和825、控制栅极811、816、821和826、ctl区域813、818、823和828、以及沟道区812、817、822和827。
nand串800包括具有控制栅极856和沟道区857的sgs晶体管670。将擦除电压v_gidl2施加到sgs晶体管670的控制栅极856。nand串800还相应地包括存储元件860、865、870和875、控制栅极861、866、871和876、ctl区域863、868、873和878、以及沟道区862、867、872和877。
将擦除电压vera施加到位线(bl)和施加到源极线(sl)两者。vera与v_gidl1之间的差值可称为δgidl1。vera与v_gidl2之间的差值可称为δgidl2。需注意，δgidl1和δgidl2是gidl擦除电压的示例。在本文中，术语“擦除电压”可应用于vera、v_gidl1和/或v_gidl2。vera的示例性量值为24v，并且v_gidl1和v_gidl2的示例性量值为12v。然而，不要求v_gidl1具有与v_gidl2相同的量值。在一些实施方案中，δgidl1和δgidl2与温度相关。δgidl1的温度相关性可通过与温度相关的vera和/或v_gidl1来实现。δgidl2的温度相关性可通过与温度相关的vera和/或v_gidl2来实现。
在沟道层中代表性的空穴被描绘为具有“ ”符号的圆圈，并且在沟道层中代表性的电子被描绘为具有“-”符号的圆圈。电子-空穴对通过gidl过程产生。最初，在擦除操作期间，在sgd和sgs晶体管处产生电子-空穴对。空穴远离驱动端移动到沟道中，从而将沟道充电为正电势。在sgd晶体管680处产生的电子由于那里的正电势而朝向位线(bl)移动。在sgs晶体管670处产生的电子由于那里的正电势而朝向源极线(sl)移动。随后，在每个存储元件的擦除周期期间，通过gidl在虚拟结处产生附加空穴，该虚拟结形成在存储元件的控制栅极的边缘处的沟道中。然而，一些空穴在它们隧穿到ctl区域时也被从沟道移除。
也通过gidl过程生成电子。最初，在擦除操作期间，电子在sgd和sgs晶体管处生成并且朝向驱动端移动。随后，在每个存储元件的擦除周期期间，通过gidl在虚拟结处产生附加电子，虚拟结形成在存储元件的控制栅极的边缘处的沟道中。
在nand串的一端(例如，漏极侧)处，示例性电子840和841朝向位线移动。电子840在sgd晶体管处生成，并且电子841在沟道区817中的存储元件815的结处生成。另外，在漏极侧中，包括空穴842的示例性空穴如箭头所指示地远离位线移动。空穴842在沟道区817中的存储元件815的结处生成，并且可如箭头843所指示地隧穿到ctl区域818中。
在nand串的另一端(例如，源极侧)处，示例性电子845和849朝向源极线移动。电子845在sgs晶体管处生成，并且电子849在沟道区867中的存储元件865的结处生成。另外，在源极侧中，包括空穴847的示例性空穴如箭头所指示地远离源极线移动。空穴847在沟道区867中的存储元件865的结处生成，并且可如箭头848所指示地隧穿到ctl区域868中。
图9描绘了用于执行gidl擦除操作的过程900的一个实施方案。相对于包括非易失性存储器单元的nand串描述了过程900。在nand串的每一端上，该nand串包括选择晶体管。例如，第一选择晶体管可以是漏极侧选择晶体管，该晶体管具有其耦接到位线的端子之一(例如，漏极)。第二选择晶体管可以是源极侧选择晶体管，该晶体管具有其耦接到源极线的端子之一。过程900可以在许多nand串上并行地执行。过程900可用于擦除nand串，诸如图4、图6a和图6b中所描绘的。过程900描述了双侧gidl擦除。可修改过程900，以仅在nand串的漏极端或仅在nand串的源极端处施加gidl擦除电压。因此，可修改过程900，以执行单侧gidl擦除。
过程900可用于执行gidl擦除，其中一个或多个擦除电压的量值与温度相关。在一个实施方案中，施加到位线的擦除电压(例如，vera)的量值与温度相关。在一个实施方案中，施加到源极线的擦除电压(例如，vera)的量值与温度相关。在一个实施方案中，施加到sgd线的擦除电压(例如，v_gidl1)的量值与温度相关。在一个实施方案中，施加到sgs线的擦除电压(例如，v_gidl2)的量值与温度相关。由于前述擦除电压中的一者或多者与温度相关，因此gidl擦除电压(例如，选择晶体管的漏极到栅极电压)将与温度相关。
步骤902包括访问当前温度。存储器管芯108上的温度传感器134可用于访问当前温度。本发明的温度可称为本发明的工作温度。
步骤904包括设定初始擦除电压(vera)的量值。这是将施加到位线和施加到源极线的擦除电压。量值的示例为24v。初始vera的量值可作为参数存储在存储器管芯108上。因此，步骤904可包括从存储器管芯108上的存储装置访问该参数。
步骤906设定初始vgidl1的量值和初始vgidl2的量值。vgidl1将施加到sgd线，并且从而施加到漏极侧选择晶体管的控制栅极。vgidl2将施加到sgs线，并且从而施加到源极侧选择晶体管的控制栅极。量值的示例为12v。vgidl1和vgidl2可具有相同的量值，或者可具有不同的量值。使vgidl1和vgidl2处于不同量值的一个原因是漏极侧选择晶体管可具有与源极侧选择晶体管不同的物理特性，如上所述。vgidl1和vgidl2的量值可作为参数存储在存储器管芯108上。因此，步骤906可包括从存储器管芯108上的存储装置访问这些参数。
步骤908是确定vera是否要与温度相关。该测试可基于访问存储器管芯108上的存储装置中的参数。在一个实施方案中，存储器控制器122指示存储器管芯108vera要与温度相关。该指令可与执行gidl擦除的命令一起使用，或者在诸如当存储器管芯108上电时的另一时间使用。如果vera要与温度相关，则控制转到步骤910。
步骤910包括确定对vera的温度补偿。公式1示出了示例性温度补偿。
vera＝veradefault(1 f1*(85–temp))(公式1)
在公式1中，veradefault为来自步骤904的值。在公式1中，f1为可从存储器管芯108上的存储装置访问的参数。在公式1中，temp为当前温度，其可以摄氏度表示。这是在步骤902中访问的温度。在一些实施方案中，将多个温度中的每个的vera值存储在表中。因此，可从表访问vera的值。
公式1仅描述了温度补偿的一个示例。图10a描绘了描绘vera与温度的若干不同示例的曲线图。因此，图10a描绘了不同类型的温度补偿。曲线1002表示与温度无关的vera，其可称为默认vera。曲线1004、1006和1008表示与温度相关的vera的三个不同实施方案。需注意，这些曲线在工作温度的典型范围上方延伸。对于曲线1004、1006和1008，vera随着温度升高而减小。曲线1012表示施加到选择线的默认电压(例如，v_gidl1、v_gidl2)。在这种情况下，v_gidl与温度无关。需注意，公式1中的参数f1可从温度补偿曲线(诸如图10a的曲线之一)导出。需注意，可修改公式1，以适于图10a中的任何温度补偿以及温度补偿的许多其他变型。还需注意，虽然附图中描绘的一些温度补偿曲线图是线条，但是温度补偿不限于线性补偿。在一个实施方案中，温度补偿是非线性的。
曲线1004表示与温度相关的vera的一个实施方案，其中在较高温度下，vera可以等于默认vera。一般来讲，曲线1004在曲线1002上方，由此使得vera高于默认vera。如果在较低温度下考虑性能，则可使用曲线1004的温度补偿。通过在较低温度下使vera高于默认vera，可生成更多的gidl电流，从而改善擦除性能。曲线1004和1012之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_a_lt。在高温下，这被标记为δgidl_a_ht。
曲线1006表示与温度相关的vera的一个实施方案，其中在较低温度下，vera可以等于默认vera。一般来讲，曲线1006在曲线1002下方，由此使得vera低于默认vera，这可节省电流和/或功率。如果在较低温度下的性能是可接受的，则可以使用曲线1006的温度补偿，从而允许在较高温度下节省电流和/或功率。曲线1006和1012之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_b_lt。在高温下，这被标记为δgidl_b_ht。
曲线1008表示与温度相关的vera的一个实施方案，其中在工作温度范围的中点处，wera可等于默认vera。曲线1008在较低温度下位于曲线1002上方，由此使得vera高于默认vera。曲线1008在较高温度下位于曲线1002下方，由此使得vera低于默认vera。
再次返回图9的讨论，在步骤910之后，控制转到步骤912(如果未执行步骤910，控制也转到步骤912)。步骤912是确定vgidl1和vgidl2是否要与温度相关。该测试可基于访问存储器管芯108上的存储装置中的参数。在一个实施方案中，存储器控制器122指示存储器芯片108vgidl1和vgidl2要与温度相关。该指令可与执行擦除的命令一起使用，或者在诸如当存储器管芯108上电时的另一时间使用。如果vgidl1和vgidl2要与温度相关，则控制转到步骤914。
步骤914包括确定对vgidl1和vgidl2的温度补偿。在一些实施方案中，该确定可基于类似于公式1的公式。图14提供了确定对vgidl1和vgidl2的温度补偿的一个实施方案的更多细节。在一个实施方案中，从表中访问vgidl1和vgidl2的值。图10b描绘了描绘vgidl与温度的若干不同示例的曲线图。为简单起见，图10b中的vgidl可表示vgidl1或vgidl2中的任一者。如上所述，vgidl1和vgidl2可具有或可不具有相同的量值。因此，图10b描绘了不同类型的温度补偿。曲线1002表示图10a中描绘的与温度无关的或默认vera。曲线1012表示与温度无关的或默认vgidl。曲线1014和1016表示与温度相关的vgidl的两个不同实施方案。对于曲线1014和1016两者，vgidl随着温度升高而增大。由于vera和vgidl之间的差值确定了选择晶体管的漏极-栅极电压，因此vgidl的增大类似于vera的减小。
曲线1014表示与温度相关的vgidl的一个实施方案，其中在较低温度下，vgidl可等于默认vgidl。一般来讲，曲线1014在曲线1012上方，由此使得vgidl高于默认vgidl。曲线1002和1014之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_c_lt。在高温下，这被标记为δgidl_c_ht。
曲线1016表示与温度相关的vgidl的一个实施方案，其中在较高温度下，vgidl可等于默认vgidl。一般来讲，曲线1016在曲线1012下方，由此使得vgidl低于默认vgidl。曲线1002和1016之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_d_lt。在高温下，这被标记为δgidl_d_ht。
图10a和10b中的示例描绘了线性温度补偿。然而，温度补偿可以是非线性的。在一些实施方案中，将温度补偿应用于vera和vgidl两者。
图10c描绘了将温度补偿应用于vera和vgidl两者的曲线图。曲线1002是描绘用于参考的与温度无关的vera。曲线1012是描绘用于参考的与温度无关的v_gidl。曲线1004是与温度相关的vera。曲线1016是与温度相关的v_gidl。曲线1004和1016之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_e_lt。在高温下，这被标记为δgidl_e_ht。
图10d描绘了将温度补偿应用于vera和vgidl两者的曲线图。曲线1002是描绘用于参考的与温度无关的vera。曲线1012是描绘用于参考的与温度无关的v_gidl。曲线1006是与温度相关的vera。曲线1014是与温度相关的v_gidl。曲线1006和1014之间的间隙是有效gidl擦除电压。在低温下，这被标记为δgidl_f_lt。在高温下，这被标记为δgidl_f_ht。
再次返回图9的讨论，在步骤914之后，控制转到步骤916(如果未执行步骤914，控制也转到步骤916)。步骤916包括应用擦除条件。步骤916可包括将vera施加到位线和源极线。步骤916可包括将vgidl1施加到sgd线。步骤916可包括将vgidl2施加到sgs线路。在一个实施方案中，sgd线和sgs线保持浮动。可将擦除启用电压施加到字线。在一个实施方案中，字线接地。
步骤918包括对nand串执行擦除验证测试。通常，这涉及将擦除验证电压设定到连接到在nand串上的存储器单元的控制栅极的字线，同时感测在nand串中的电流。如果电流足够高，则认为该nand串通过验证测试。如果在决定步骤920处nand串通过擦除验证测试，则在步骤922处完成擦除操作。如果在决定步骤920处nand串未通过擦除验证测试，则过程900在步骤924处继续。
步骤924包括确定是否要改变默认vgidl1和vgidl2。如果是，则在步骤926中改变默认vgidl1和vgidl2。在一个实施方案中，出于该计算的目的，vgidl1和vgidl2的默认值是在步骤914中不执行温度补偿的默认值。需注意，过程900可使用更新的默认值来稍后计算vgidl1和vgidl2的温度补偿值。
在一个实施方案中，无论默认vgidl1和vgidl2是否在步骤926中改变，默认vera都在步骤928中递增。在一个实施方案中，用于该计算的默认vera的值是在步骤910中不执行温度补偿的值。换句话讲，步骤928更新默认vera。此处，vera的默认值是指不计算温度补偿的值。需注意，过程900可使用更新的默认值来稍后计算vera的温度补偿值。
然后，通过返回到步骤908来执行擦除过程的下一次迭代。需注意，可分别在步骤910和914中将温度补偿应用于默认vera和/或默认vgidl/vgidl2。擦除迭代(或循环)通常涉及应用擦除条件，随后执行验证测试，但在一些情况下省略了验证测试。
图11是被配置为将与温度相关的擦除电压施加到nand串的系统的一个实施方案的示意图。图11中的部件可驻留在存储器系统100内。在一个实施方案中，图11中的部件驻留在存储器管芯108上。在一个实施方案中，nand串驻留在3d存储器阵列中。该系统包括电荷泵1100、开关1102、稳压器1104和分压器1106。在一个实施方案中，电荷泵1100、稳压器1104和分压器1106驻留在hvgen772中(参见图7)。
电荷泵1100被配置为输出擦除电压(vera)。电荷泵1100连接到开关1102，以便将vera递送到位线(bl)和递送到源极线(sl)。该示意图被简化并且未示出元件(诸如感测放大器)。感测放大器可连接到每条位线，以向该位线提供vera。除了开关1102之外，还可存在其他开关，以路由擦除电压(vera)。电荷泵1100提供当前的i_chg_pump。在一个实施方案中，i_chg_pump等于i_gidl加上i_leak。i_gidl为提供给经历gidl擦除的所有nand串的总gidl擦除电流。换句话说，i_gidl是由经历gidl擦除的所有nand串汲取的总gidl擦除电流。电流i_leak表示沿着将vera从电荷泵1100递送到经历gidl擦除的nand串的路径的泄漏电流。
稳压器1104被配置为调节由电荷泵1100输出的电压vera。稳压器1104的反相输入端连接到分压器网络1106中的节点a，以便接收基于vera的电压。在节点a处的电压可称为反馈电压。在节点a处的电压将为vera的一定比例，如将在下文所述。分压器网络1106被配置为响应于控制信号而改变比例，这允许在节点a处的电压与温度相关。稳压器1104的同相输入端设置有参考电压vref。稳压器1104的输出可基于在节点a处的电压与参考电压的比较。稳压器1104向电荷泵1100输出控制信号。这样，可调节vera。此外，由于在节点a处的电压可被控制为与温度相关，因此vera可被控制为与温度相关。
在一个实施方案中，分压器网络1106具有上部可变电阻器1108和下部可变电阻器1110。节点a被标记在上部可变电阻器1108和下部可变电阻器1110之间。上部可变电阻器1108连接到电荷泵1100的输出端，以便接收vera。下部可变电阻器1110接地。因此，在节点a处的电压由下部可变电阻器1110的电阻与上部可变电阻器1108加上下部可变电阻器1110的总电阻的比率加以确定。
分压器网络1106可具有除图11中所描绘的配置之外的其他配置。上部可变电阻器1108可更一般地称为网络1106的上支路，并且下部可变电阻器1110可更一般地称为网络1106的下支路。不要求上支路和下支路均包含可变电阻。例如，这些支路之一可具有固定的电阻。另外，分压器网络1106中可存在多于两条支路。例如，分压器网络1106可具有与上部可变电阻器1108和下部可变电阻器1110串联的另一个电阻器(在另一条支路内)。
在一个实施方案中，nand串1120驻留在3d存储器阵列中。在一个实施方案中，nand串1120具有诸如图4所描绘的配置。然而，需注意，nand串1120可具有比图4所描绘的更多或更少的字线。现在参考nand串1120，由于vera被施加到位线，因此其被施加到sgd晶体管680的漏极。将v_gidl1施加到sgd晶体管680的控制栅极。vera和v_gidl1的组合在nand串的漏极端处引起gidl电流(i_gidl_dr)。由于vera被施加到源极线，因此其被施加到sgs晶体管670的漏极。将v_gidl2施加到sgs晶体管的控制栅极。vera和v_gidl2的组合在nand串的源极端处引起gidl电流(i_gidl_src)。许多其他nand串也可以同时经历gidl擦除。为了不使示意图模糊，这些其他nand串未在图11中描绘出。然而，vera被示出为正被施加到其他位线(bl)，以表示其他nand串也正被擦除。因此，其他nand串也将具有i_gidl_dr和i_gidl_src。经历gidl擦除的所有nand串的总gidl电流在图11中称为i_gidl。电流i_gidl由电荷泵1100提供。由于泄漏电流(i_leak)，来自电荷泵1100的电流可略大于i_gidl。
图12描绘了提供与温度相关的擦除电压的过程1200的一个实施方案的流程图。当讨论过程1200时，将参考图11，但过程1200不限于图11。
步骤1202包括访问当前温度。存储器管芯108上的温度传感器134可用于访问当前温度。本发明的温度可称为本发明的工作温度。
步骤1204包括确定当前温度的目标vera。步骤1204可使用上文在图9的讨论中所讨论的公式1。如果未使用温度补偿，则默认vera应当是以其他方式使用的值。公式1描述了用于基于默认vera确定目标vera的一种技术。公式及其参数的确切形式可根据所选择的温度补偿而变化。在一些实施方案中，从表访问目标vera，该表的值可基于公式诸如公式1。可使用其他技术来确定目标vera。在一个实施方案中，状态机112确定目标vera。
步骤1206包括确定分压器参数，以实现目标vera。分压器参数将确定在节点a处出现的vera的比例是什么。例如，可确定上部可变电阻器1108和下部可变电阻器1110的电阻的值。在一个实施方案中，状态机112确定分压器参数。
步骤1208包括向分压器1106发出控制信号，以设定分压器参数。该信号可由状态机112发送。
步骤1210包括分压器1106，该分压器设定其参数。例如，设定上部可变电阻器1108和/或下部可变电阻器1110的电阻。
在一些实施方案中，将与温度相关的擦除电压施加到连接到在nand串上的选择晶体管的选择线。图13是被配置为将与温度相关的擦除电压施加到在nand串1320上的漏极侧选择晶体管的系统的一个实施方案的示意图。类似的系统可用于将与温度相关的擦除电压施加到在nand串上的源极侧选择晶体管。图13中的部件可驻留在存储器系统100内。在一个实施方案中，图13中的部件驻留在存储器管芯108上。在一个实施方案中，nand串驻留在3d存储器阵列中。该系统包括电荷泵1300、开关1302、稳压器1304和分压器1306。在一个实施方案中，电荷泵1300、稳压器1304和分压器1306驻留在hvgen772中(参见图7)。
电荷泵1300被配置为输出擦除电压(v_gidl1)。电荷泵1300连接到开关1302，以便将v_gidl1递送到在nand串1320上的漏极侧选择晶体管680的控制栅极。需注意，v_gidl1还可被提供给其他nand串。将vera施加到位线(bl)。在一个实施方案中，vera与温度相关。例如，图11中的系统可用于向bl提供与温度相关的vera。在一个实施方案中，vera与温度无关。
电荷泵1300提供电流i_chg_pump。在一个实施方案中，i_chg_pump等于i_sgd加上i_leak。i_sgd为提供给sgd线的总电流。电流i_leak表示沿着将v_gidl1从电荷泵1300递送到经历gidl擦除的nand串的路径的泄漏电流。
稳压器1304被配置为调节由电荷泵1300输出的电压v_gidl1。稳压器1304的反相输入端连接到分压器网络1306中的节点b，以便接收基于v_gidl1的电压。在节点b处的电压可称为反馈电压。在节点b处的电压将为v_gidl1的一定比例，如将在下文所述。分压器网络1306被配置为响应于控制信号而改变比例，这允许在节点b处的电压与温度相关。稳压器1304的同相输入端设置有参考电压vref。稳压器1304的输出可基于在节点b处的电压与参考电压的比较。稳压器1304的输出可用作电荷泵1300的控制信号。这样，可调节v_gidl1。此外，由于在节点b处的电压可被控制为与温度相关，因此v_gidl1可被控制为与温度相关。
在一个实施方案中，分压器网络1306具有上部可变电阻器1308和下部可变电阻器1310。节点b被标记在上部可变电阻器1308和下部可变电阻器1310之间。上部可变电阻器1308连接到电荷泵1300的输出端，以便接收v_gidl1。下部可变电阻器1310接地。因此，在节点b处的电压由下部可变电阻器1310的电阻与上部可变电阻器1308加上下部可变电阻器1310的总电阻的比率加以确定。
分压器网络1306可具有除图13中所描绘的配置之外的其他配置。上部可变电阻器1308可更一般地称为网络1306的上支路，并且下部可变电阻器1310可更一般地称为网络1306的下支路。不要求上支路和下支路均包含可变电阻。另外，分压器网络1306中可存在多于两条支路。例如，分压器网络1306可具有与上部可变电阻器1308和下部可变电阻器1310串联的另一个电阻器。
在一个实施方案中，nand串1320驻留在3d存储器阵列中。在一个实施方案中，nand串1320具有诸如图4所描绘的配置。然而，需注意，nand串1320可具有比图4所描绘的更多或更少的字线。现在参考nand串1320，由于vera被施加到位线，因此其被施加到sgd晶体管680的漏极。将v_gidl1施加到sgd晶体管680的控制栅极。vera和v_gidl1的组合在nand串的漏极端处引起gidl电流(i_gidl_dr)。由于vera被施加到源极线，因此其被施加到sgs晶体管670的漏极。将v_gidl2施加到sgs晶体管670的控制栅极。在一个实施方案中，v_gidl2与温度相关。vera和v_gidl2的组合在nand串的源极端处引起gidl电流(i_gidl_src)。许多其他nand串也可以同时经历gidl擦除。为了不使示意图模糊，这些其他nand串未在图13中描绘出。因此，其他nand串也将具有i_gidl_dr和i_gidl_src。与图11的系统中的电荷泵1100不同，电荷泵1300不向nand串提供gidl电流。在一个实施方案中，图11中的系统中的电荷泵1100用于向nand串1320(以及正被擦除的其他nand串)的位线和源极线提供vera。因此，电荷泵1100可用于供应gidl电流。
图14描绘了提供与温度相关的擦除电压的过程1400的一个实施方案的流程图。擦除电压可为v_gidl1或v_gidl2。当讨论过程1400时将参考图13，但过程1400不限于图13。
步骤1402包括访问当前温度。存储器管芯108上的温度传感器134可用于访问当前温度。本发明的温度可称为本发明的工作温度。
步骤1404包括确定目标gidl擦除电压δgidl。回想一下，δgidl为vera和v_gidl之间的差值。公式2为用于计算目标δgidl的一种技术。
δgidl＝δgidldefault(1 f2*(85–temp))(公式2)
在公式2中，如果未使用温度补偿，则δgidldefault为δgidl的值。即，温度补偿不用于vera或v_gidl中的任一者。δgidldefault的示例为12v。在公式2中，f2为可从存储器管芯108上的存储装置访问的参数。在公式2中，temp为当前温度，其可以摄氏度表示。这是在步骤1402中访问的温度。在一些实施方案中，从表中访问目标δgidl，该表的值可基于公式诸如公式2。可使用其他技术来确定目标δgidl。在一个实施方案中，状态机112确定目标δgidl。
步骤1406包括确定目标v_gidl，以便实现目标δgidl。换句话讲，步骤1406包括确定选择线电压，以实现gidl擦除电压。该确定可基于vera。在一个实施方案中，公式3用于确定目标v_gidl。
v_gidltar＝veratar–δgidltar(公式3)
在公式3中，v_gidltar为目标v_gidl，veratar为目标vera，并且δgidltar为目标δgidl。目标vera可为与温度相关的或与温度无关的。在一个实施方案中，公式1用于确定与温度相关的vera。在一些实施方案中，从表中访问目标v_gidl，该表的值可基于公式诸如公式3。可使用其他技术来确定目标v_gidl。在一个实施方案中，状态机112确定目标v_gidl。
步骤1408包括确定分压器参数，以实现目标v_gidl。例如，可确定上部可变电阻器1308和下部可变电阻器1310的电阻值。在一个实施方案中，状态机112确定分压器参数。
步骤1410包括向分压器1306发出控制信号，以设定分压器参数。在一个实施方案中，状态机112向分压器1306发出控制信号。
步骤1412包括分压器1306，该分压器设定其电阻器的电阻。例如，设定上部可变电阻器1308和/或下部可变电阻器1310的电阻。
如上所述，所生成的gidl电流的量可取决于温度。例如，在较高温度下，给定δgidl可生成更多gidl电流。在一些实施方案中，调节擦除电压，以便向nand串提供目标gidl电流。该调节可包括对从高电压源诸如电荷泵提供给nand串的电流进行采样。采样电流可包括提供给所有nand串的gidl电流。采样电流还可包括泄漏电流。因此，采样电流可略大于正在擦除中的所有nand串中的总gidl电流。然后可基于该电流来调节擦除电压。
图15描绘了调节提供给nand串的擦除电压的系统的一个实施方案的框图。图15中的部件可驻留在存储器系统100内。在一个实施方案中，图15中的部件驻留在存储器管芯108上。在一个实施方案中，系统能够向nand串提供基本上与温度无关的gidl擦除电流。因此，gidl擦除在整个工作温度范围内可为一致的。该调节可基于提供给nand串的电流。在一个实施方案中，系统向nand串提供vera。可将vera提供给位线和/或源极线(参见例如图8、图11和图14)。在一个实施方案中，系统向nand串提供v_gidl(例如，v_gidl1、v_gidl2)。可将v_gidl1和/或v_gidl2提供给选择线(参见例如图8、图11和图14)。
高电压源1502输出擦除电压(verase)。将verase提供给nand串。在一个实施方案中，verase为vera，其被提供给连接到nand串的位线。在一个实施方案中，verase为vera，其被提供给连接到nand串的源极线。在一个实施方案中，verase为v_gidl1，其被提供给在nand串1508上的sgd晶体管的控制栅极。在一个实施方案中，verase为v_gidl2，其被提供给在nand串1508上的sgs晶体管的控制栅极。
高电压源1502还提供电流i_hv。擦除电流ierase为提供给nand串1508的电流。另选地，可以说ierase为由nand串1508汲取的电流。ierase可具有与i_hv大致相同的量值。电流ierase由高电压源1502提供。由于可能的泄漏电流，来自高电压源1502的总电流i_hv可能一定程度地高于ierase。该泄露电流未在图15中描绘出。高电压源1502可包括一个或多个电荷泵。
电流采样器1504被配置为对从高电压源1502输出的电流i_hv进行采样。该电流可约等于ierase，但也可存在从高电压源1502输出的电流的泄漏电流分量。电流采样器1504向控制电路1506提供采样电流isample。因此，isample的量值基于ierase。电流采样器可包括电流镜。因此，isample可为ierase的一部分。控制电路1506还输入高电压源1502的输出电压的样本(vsample)。vsample可等于verase或可基于verase。
控制电路1506被配置为基于vsample和isample来调节高电压源1502的输出电压。该调节的结果是ierase可基本上与温度无关。回想一下，nand串中生成的gidl电流可能密切与温度相关，其中生成的gidl电流在较高温度下较强。在nand串中生成的gidl电流由于温度较高而增大的情况下，系统可自动改变verase(例如，减小vera和/或增大v_gidl)，由此使得δgidl减小。因此，在δgidl较低的情况下，nand串中将生成较少的gidl电流。另一方面，在nand串中生成的gidl电流由于温度较低而减小的情况下，系统可自动改变verase(例如，增大vera和/或减小v_gidl)，由此使得δgidl增大。因此，在δgidl较高的情况下，nand串1508中将生成较多的gidl电流。
如结合图15所讨论的，在一些实施方案中，存储器系统基于提供给nand串的擦除电流来调节擦除电压。在一个实施方案中，擦除电流用于调制参考电压。该参考电压用于调节擦除电压。因此，该擦除电流可用于调节该擦除电压。图16描绘了擦除nand串的过程1600的一个实施方案的流程图，其中基于擦除电流来调节擦除电压。
步骤1602包括对由电荷泵提供给nand串的擦除电压进行采样。在一个实施方案中，擦除电压包括vera。vera可被施加到nand串的选择晶体管的漏极端子。vera可被施加到漏极侧选择晶体管和/或源极侧选择晶体管的漏极端子。vera可被施加到连接到nand串的位线和/或连接到nand串的一条或多条源极线。在一个实施方案中，擦除电压包括提供给nand串的漏极侧选择晶体管的控制栅极的v_gidl1。在一个实施方案中，擦除电压包括提供给nand串的源极侧选择晶体管的控制栅极的v_gidl2。
步骤1604包括响应于nand串接收到擦除电压而对由nand串汲取的gidl擦除电流进行采样。gidl擦除电流包括正被擦除的所有nand串的总gidl电流。对gidl擦除电流进行采样还可导致对少量泄漏电流进行采样。因此，短语“响应于提供给nand串的擦除电压对由nand串汲取的栅极感应漏极泄漏(gidl)擦除电流进行采样”可包括对包括gidl擦除电流和泄漏电流的电流进行采样。步骤1604可通过对由电荷泵提供的电流进行采样来实现。由电荷泵提供的电流包括gidl擦除电流，并且还可包括泄漏电流。步骤1604可包括对提供给所有连接到经历gidl擦除的nand串的位线的总gidl擦除电流进行采样。步骤1604可包括对提供给一条或多条连接到经历gidl擦除的nand串的源极线的总gidl擦除电流进行采样。
步骤1606包括基于gidl擦除电流来调制参考电压。在一个实施方案中，基于gidl擦除电流的量值来调制参考电压的量值。在一个实施方案中，响应于gidl擦除电流的量值低于阈值而增大参考电压的量值。
步骤1608包括将基于擦除电压的电压与调制的参考电压进行比较。该基于擦除电压的电压可为分压器在节点处的电压。在一个实施方案中，将擦除电压提供给分压器，由此使得该基于擦除电压的电压为该擦除电压的一定比例。在一个实施方案中，比较器将调制的参考电压与基于擦除电压的电压进行比较。
步骤1610包括基于步骤1608的比较来控制由电荷泵提供的擦除电压的量值。在一个实施方案中，步骤1610包括调节擦除电压的量值，以实现目标gidl擦除电流。比较器输出端可用于向电荷泵发送控制信号。这样，调制的参考电压可用于调节擦除电压。由于基于gidl擦除电流的量值来调制参考电压，这意味着该gidl擦除电流的量值可用于调节擦除电压。因此，可减轻gidl擦除电流的温度敏感性。换句话讲，可基本上降低或消除gidl擦除电流的温度相关性。
图17描绘了用于擦除非易失性存储器单元的系统的一个实施方案。图17中的部件可驻留在存储器系统100内。在一个实施方案中，图17中的部件驻留在存储器管芯108上。图17提供了一个实施方案的更多细节，其中基于从电荷泵1700输出的电流来调节擦除电压(vera)。电荷泵1700向第一电流镜1718提供电流i_chg_pump。第一电流镜1718朝向nand串提供电流(i)。该电流(i)可提供gidl擦除电流(i_gidl)以及泄漏电流(i_leak)。在一个实施方案中，i等于i_chg_pump。为了便于讨论，将假设i等于i_chg_pump。因此，电流i_chg_pump可提供i_gidl以及i_leak。
该系统被配置为擦除在nand串1740上的非易失性存储器单元。在一个实施方案中，nand串1740驻留在3d存储器阵列中。该系统还使用相同的擦除电压同时擦除在其他nand串上的非易失性存储器单元，但为了不使示意图模糊，该其他nand串未在图17中描绘出。
该系统包括电荷泵1700、开关1702、稳压器1704和分压器1706。在一个实施方案中，电荷泵1700、稳压器1704和分压器1706驻留在hvgen772中(参见图7)。
电荷泵1700被配置为输出擦除电压(vera)。电荷泵1700连接到开关1702，以便将vera递送到连接到nand串1740的位线(bl)。另外将vera提供给连接到其他nand串的位线，但该其他位线未在图17中描绘出。还将vera提供给连接到nand串1740的源极线(sl)。该源极线还可连接到要擦除的其他nand串。除了开关1702之外，还可存在其他开关，以路由擦除电压(vera)。电流i_leak表示沿着将vera从电荷泵1700递送到nand串的路径的泄漏电流。
稳压器1704被配置为调节由电荷泵1700输出的电压vera。稳压器1704的反相输入端连接到分压器网络1706中的节点c，以便接收基于vera的电压。在节点c处的电压可称为反馈电压。在节点c处的电压将为vera的一定比例，如将在下文所述。在一个实施方案中，分压器网络1706被配置为响应于控制信号而改变比例。稳压器1704的反相输入端设置有来自节点c的电压。
稳压器1704的同相输入端设置有来自mux1712的参考电压。mux1712可在两个参考电压之间进行选择，由此使得稳压器1704具有该两个参考电压之一。该两个参考电压之一称为vref(bgr)。在一个实施方案中，参考电压vref(bgr)为带隙参考电压。在一个实施方案中，参考电压vref(bgr)不随温度变化(例如，与温度无关)。在一个实施方案中，在校准模式期间将参考电压vref(bgr)提供给稳压器1704。
另一个参考电压称为vref_in。在一个实施方案中，参考电压vref_in由调制设备1714调制。调制设备1714的控制栅极接收基于电荷泵1700输出的电流的电流，这允许参考电压vref_in由电荷泵1700输出的电流来调制。在一个实施方案中，基于由电荷泵1700输出的电流调制参考电压vref_in允许系统在nand串中实现目标擦除电流。在一个实施方案中，在nand串1740和其他nand串正被擦除的正常操作模式期间，参考电压vref_in被提供给稳压器1704。
稳压器1704的输出可基于在节点c处的电压与mux1712提供的参考电压的比较。稳压器1704的输出作为控制信号提供给电荷泵1700。这样，可调节vera。
现在参考nand串1740，由于vera被施加到位线，因此其被施加到sgd晶体管680的漏极。将v_gidl1施加到sgd晶体管680的控制栅极。vera和v_gidl1的组合在nand串的漏极端处引起gidl电流(i_gidl_dr)。由于vera被施加到源极线，因此其被施加到sgs晶体管670的漏极。将v_gidl2施加到sgs晶体管的控制栅极。vera和v_gidl2的组合在nand串的源极端处引起gidl电流(i_gidl_src)。许多其他nand串也可以同时经历gidl擦除。因此，其他nand串也将具有i_gidl_dr和i_gidl_src。经历gidl擦除的所有nand串的总gidl电流在图17中称为i_gidl。因此，i_gidl表示正被擦除的所有nand串中的总gidl电流。该电流i_gidl由电荷泵1700提供。也可存在泄漏电流i_leak。该电流i_leak表示nand串正被擦除时的泄漏电流。在一个实施方案中，来自电荷泵1700的电流(i_chg_pumps)等于i_gidl加上i_leak。
图17还示出了标记为i_gidl_tar的目标gidl电流，该目标gidl电流为将使用来自电荷泵1700的vera经历擦除的所有nand串的目标总gidl电流。在校准模式期间使用目标gidl电流i_gidl_tar。该目标gidl电流通过开关1702和开关1716两者连接到电荷泵1700。开关1716在校准模式期间闭合，以便使目标gidl电流i_gidl_tar连接到电荷泵1700。当nand串正被擦除时，在正常模式期间不使用目标gidl电流i_gidl_tar。因此，在正常模式期间，开关1716可以断开并且/或者目标gidl电流i_gidl_tar可无效。
接下来，将讨论如何基于由电荷泵1700输出的电流(i)来调制参考电压vref_in的细节。连接到电荷泵1700的第一电流镜1718对来自电荷泵1700的电流(i)进行采样。第一电流镜1718朝向nand串提供电流(i)作为gidl擦除电流。第一电流镜1718向第二电流镜1720提供标记为z*i的电流。即，该电流具有z*i的量值。此处，“z”可为小于“1”、等于“1”或大于“1”。第二电流镜1720连接到调制设备1714的控制栅极，由此使得第二电流镜1720向调制设备1714的控制栅极提供电流。该电流被标记为y*z*i。此处，“y”可为小于“1”、等于“1”或大于“1”。
第三电流镜1722连接到参考电流i_ref。第三电流镜1722还连接到可变电阻器r_ref1724。流过可变电阻器r_ref的电流为i_ref–x*y*z*i。
由公式4给出参考电压vref_in。
v_ref_in＝r_ref*(i_ref–(x*y*z*i))公式4
因此，可基于来自电荷泵1700的电流(i)来调制参考电压vref_in。
如上所述，系统可具有校准模式。该校准模式可用于为分压器1706建立参数。例如，可建立电阻器1708和电阻器1710的电阻。建立电阻器1708和电阻器1710的电阻值，以便实现目标vera。该校准模式还可用于建立可变电阻器1724的电阻。
以下描述了如何在校准模式期间操作该系统。在校准模式的第一部分期间，mux1712用于选择参考电压vref(bgb)。开关1716闭合并且gidl目标电流i_gidl_tar有效。如上所述，gidl目标电流i_gidl_tar为要擦除的所有nand串的目标gidl电流。然而，需注意，nand串在校准模式期间不被擦除。因此，gidl目标电流i_gidl_tar可用于复制由nand串在gidl擦除期间汲取的电流。
在校准模式期间操作电荷泵1700，由此使得电荷泵输出vera以及电流(i_chg_pump)。稳压器1704将在节点c处的电压与参考电压vref(bgb)进行比较，并且向电荷泵1700输出控制信号。因此，由电荷泵1700输出的vera基于在节点c处的电压而建立。如上所述，校准模式可用于以目标量值建立vera。为此，可调节电阻器1708和1710的值，以控制在节点c处的电压。在一个实施方案中，建立电阻器1708的电阻与电阻器1710的电阻的比率，以便达到目标vera。
也可在校准模式期间微调电阻器1724。当微调电阻器1724时，mux1712选择参考电压vref_in。开关1716闭合并且gidl目标电流i_gidl_tar有效。稳压器1704将在节点c处的电压与参考电压vref_in进行比较，并且向电荷泵1700输出控制信号。因此，由电荷泵1700输出的vera基于在节点c处的电压而建立。现在，可调节电阻器1724的值，以控制参考电压vref_in，以便达到目标vera。
在一些实施方案中，在校准期间微调电阻器1724一次，而不需要再次微调电阻器1724。在其他实施方案中，可在存储器系统的寿命期间微调电阻器1724。在一个实施方案中，响应于工作温度变化大于阈值而微调电阻器1724。是否响应于工作温度变化而微调电阻器1724的因素为泄漏电流i_leak的显著性。如果泄漏电流i_leak相对小，则可能不需要响应于温度变化而微调电阻器1724。然而，如果泄漏电流i_leak显著，则可响应于温度变化而微调电阻器1724。因此，泄漏电流i_leak与温度相关的影响可得以减轻。
需注意，改变电阻器1724的电阻可改变参考电压vref_in的量值(参见上文的公式4)。因此，在一个实施方案中，存储器系统基于温度修改电阻器1724的电阻，继而基于温度调整vref_in的量值。提供与温度相关的vref_in可减小与温度相关的泄漏电流(i_leak)。
图18描绘了基于温度的微调电阻器1724的过程1800的一个实施方案的流程图。过程1800因此允许电阻器1724的电阻与温度相关。因此，过程1800提供与温度相关的vref_in。回想一下，vref_in可由来自电荷泵的电流来调制。因此，过程1800允许以取决于温度的量来调制参考电压vref_in。此外，过程1800可减小与温度相关的泄漏电流(i_leak)。步骤1802为访问上一次微调电阻器1724时的温度。在存储器系统刚刚上电的情况下，该值将为零。
步骤1804包括访问存储器系统的当前工作温度。
步骤1806包括将当前工作温度与最后微调电阻器1724的温度进行比较。如果温度变化大于阈值(例如，10℃)，则控制转到步骤1808，以微调电阻器1724。需注意，如果存储器系统刚刚上电，则控制将转到步骤1808。在温度变化不大于阈值的情况下，则过程1800结束。
步骤1808包括选择vref_in作为要输入到稳压器1704的参考电压。mux1712可用于选择vref_in作为参考电压。在一个实施方案中，开关1716闭合并且目标gidl电流i_gidl_tar有效。
步骤1810包括微调电阻器1724，以便实现目标vera。电荷泵1700输出vera并且稳压器1704控制电荷泵1700，如已在图17的讨论中所述。
步骤1812包括将当前温度存储为电阻器1724被微调的最近时间的值。因此，过程1800可用于减轻i_leak在宽温度范围内的影响。
本文所公开的第一实施方案包括一种装置，该装置包括：nand串，该nand串包括非易失性存储器单元；电压源，该电压源被配置为输出擦除电压；以及控制电路，该控制电路与nand串和电压源通信。控制电路被配置为向nand串提供擦除电压。控制电路被配置为响应于提供给nand串的擦除电压，感测由电压源提供的电流。控制电路被配置为基于由电压源提供的电流来调节电压源。
在第二实施方案中，为了推进第一实施方案，控制电路包括耦接到电压源的稳压器。该稳压器被配置为基于参考电压来控制电压源。控制电路被进一步配置为基于来自电压源的电流来调制参考电压，以便调节电压源。
在第三实施方案中，为了推进第二实施方案，控制电路被进一步配置为以取决于温度的量来调制参考电压。
在第四实施方案中，为了推进第一实施方案至第三实施方案中的任一项，控制电路被进一步配置为调节擦除电压的量值，以在nand串中实现目标gidl擦除电流。
在第五实施方案中，为了推进第一实施方案至第四实施方案中的任一项，装置还包括多条位线。每条位线连接到nand串之一。控制电路被配置为向位线提供擦除电压。
在第六实施方案中，为了推进第一实施方案至第五实施方案中的任一项，装置还包括连接到nand串的一条或多条源极线。控制电路被配置为向一条或多条源极线提供擦除电压。
在第七实施方案中，为了推进第一实施方案至第六实施方案中的任一项，装置还包括连接到在每个nand串上的选择晶体管的选择线。控制电路被配置为向选择线提供擦除电压。
在第八实施方案中，为了推进第一实施方案至第七实施方案中的任一项，控制电路被配置为使用擦除电压来执行对nand串的栅极感应漏极泄漏(gidl)擦除。
在第九实施方案中，为了推进第一实施方案至第八实施方案中的任一项，nand串驻留在三维存储器阵列中。
一个实施方案包括擦除非易失性存储装置的方法。该方法包括对由电荷泵提供给包括非易失性存储器单元的nand串的擦除电压进行采样。该方法包括响应于提供给nand串的擦除电压对由nand串汲取的栅极感应漏极泄漏(gidl)擦除电流进行采样。该方法包括基于gidl擦除电流来调制参考电压。该方法包括将基于擦除电压的电压与调制的参考电压进行比较。该方法包括基于该比较来控制由电荷泵提供的擦除电压的量值。
一个实施方案包括非易失性存储器系统，该非易失性存储器系统包括nand串，该nand串包括非易失性存储器单元、电压生成电路和控制电路。电压生成电路包括被配置为输出擦除电压的电荷泵、耦接到电荷泵的分压器，以及耦接到分压器的节点并且耦接到电荷泵的稳压器。分压器被配置为接收来自电荷泵的擦除电压。分压器具有提供反馈电压的节点，该反馈电压为擦除电压的一定比例。分压器被配置为改变比例。稳压器被配置为输入参考电压和反馈电压。稳压器被配置为基于参考电压与反馈电压的比较来向电荷泵输出控制信号，以便调节擦除电压的量值。控制电路被配置为基于温度来控制在节点处的擦除电压的比例。控制电路被进一步配置为将来自电荷泵的擦除电压施加到nand串。
出于本文件的目的，说明书中提到“实施方案”、“一个实施方案”、“一些实施方案”或“另一个实施方案”可用于描述不同的实施方案或相同的实施方案。
出于本文件的目的，连接可为直接连接或间接连接(例如，经由一个或多个其他部件)。在一些情况下，当元件被提及连接或耦接到另一个元件时，该元件可直接连接至另一个元件，或者经由居间元件间接连接至另一个元件。当元件被提及直接连接至另一个元件时，则在该元件与另一个元件之间没有居间元件。如果两个设备是直接连接或间接连接的，则两个设备是“通信”的，使得它们能够在它们之间进行电子信号通信。
出于本文档的目的，术语“基于”可理解为“至少部分地基于”。
出于本文档的目的，在没有附加上下文的情况下，诸如“第一”对象、“第二”对象和“第三”对象的数字术语的使用可能不意味着对象的排序，而是可用于识别目的以识别不同的对象。
出于本文档的目的，对象的术语“组”可指一个或多个对象的“组”。
出于说明和描述的目的，已提供了上述详细描述。其并非旨在详尽的或旨在限制本发明所公开的精确形式。根据以上教导内容，很多修改和变型都是可能的。选择所述实施方案以便最好地解释所建议的技术的原理及其实际应用，从而使本领域的其他技术人员能够在各种实施方案中和适合于设想的具体使用的各种修改中最好地利用它。本发明的范围旨在由所附权利要求书限定。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
