一种基本存储运算集成单元的装置的制作方法

本实用新型涉及集成电路技术领域，具体为一种基本存储运算集成单元的装置。

背景技术：

传统的计算机采用冯诺依曼架构，此架构中计算和存储分离，分别由处理器和存储器完成。随着计算机科学与技术、微电子技术的飞速发展，处理器和存储器性能有了很大的提升，特别是处理器的时钟频率和性能以超乎想象的速度增长；但是主存的访问速度(主要是dram)的增长却要缓慢的多；虽然cache和预取能够对减少平均访存时间有所帮助，但仍然不能从根本上解决问题，造成“存储墙”(memorywall)问题。例如当前主流的商用微处理器主频已达3ghz以上，存储总线主频仅400mhz；处理器速度每年增长60％，存储器存取延迟每年仅改善7％。虽然两方都还有可以挖掘的潜力，处理器性能的上升空间远远大于dram。由通信带宽和延迟构成的“存储墙”成为提高系统性能的最大障碍，大量的结构复杂性花在了解决数据访问延迟问题上，因此下一代高性能计算机系统必须突破存储墙问题。由于存储器的访问延迟不断加大(相对于处理器的频率而言)，将存储器和逻辑高度集成在一起，即将处理器与存储器做在同一块芯片上，这样可使访存延时减少5-10倍以上，存储器带宽增加50-100倍以上。在大多数情况下，整个应用在运行期间都可放到片上存储器里。但是在现有存储器工艺中实现逻辑电路则速度做不上去，因此需要更为先进的存储器工艺及架构。近年来，随着铁电材料电畴畴壁导电物理机理的发现，基于畴壁导电物理机制的非易失性的铁电阻变存储器将可以大大提升铁电存储器的应用空间。基本原理是利用大的写电压实现铁电阻变存储单元内铁电材料电畴反转，并与铁电阻变存储单元周围基底铁电材料未反转电畴形成界面形的导电畴壁通道，从而改变存储单元的电阻值，进而实现一个存储单元1bit(1bit可以存储“1”和“0”)的信息存储。同时在实验室内已可测得铁电畴壁翻转的最快速度可达到0.2ns(相当于5ghz)，理论研究表明其速度还可更快，甚至达到亚ps量级(相当于thz)。这种存储的高速性，将可使运算处理与存储实现一体化，从而打破存储墙问题。

然而，现有的计算和存储方式存在以下的问题：存在处理器与存储器发展速度不一，导致计算性能难以快速提升的存储墙问题。为此，需要设计相应的技术方案解决存在的技术问题。

技术实现要素：

本实用新型的目的在于提供一种基本存储运算集成单元的装置，解决了存在处理器与存储器发展速度不一，导致计算性能难以快速提升存储墙问题，这一技术问题。

为实现上述目的，本实用新型提供如下技术方案：一种基本存储运算集成单元的装置及操作方法，包括存储运算集成装置，所述存储运算集成装置包括一个铁电阻变存储单元、一个选通mos管、一个电流灵敏放大器以及一个基本逻辑单元门电路组成；

其中所述的铁电阻变存储单元的顶电极te与选通mos管的源极连接，所述铁电阻变存储单元的底电极be接信号位线端端口bl；

其中所述的选通mos管的栅极接信号字线写控制端端口wlw，漏极接基本逻辑单元门电路输出端y；

其中所述的电流灵敏放大器的两个输入端分别位线端口bl及参考电流端iref，电流灵敏放大器的使能端接字线读控制端端口wlr。

作为本实用新型的一种优选实施方式，所述铁电阻变存储单元分为高阻态、低阻态两种状态且包括钝化层、体极化的铁电薄膜层、与体极化同向铁电畴区、与体极化反向铁电畴区、畴壁导电沟道、顶电极、底电极、通孔、金属互连线、门电路、高阻态等效符号和低阻态等效符号。

作为本实用新型的一种优选实施方式，所述铁电阻变存储单元出厂原始状态都为高阻态。

作为本实用新型的一种优选实施方式，所述铁电阻变存储器单元的铁电材料的出厂本征极化方向平行于铁电阻变存储器单元从底电极be到顶电极te的方向。

作为本实用新型的一种优选实施方式，所述铁电阻变存储器单元位于金属互连线上，并通过通孔与金属互连线互连。

作为本实用新型的一种优选实施方式，所述选通mos管为n型mos管。

作为本实用新型的一种优选实施方式，所述基本逻辑单元门电路为与、或、非、与非、或非、同或、异或、与或非各种基本逻辑单元。

作为本实用新型的一种优选实施方式，所述基本逻辑单元门电路为cmos、ttl、ecl、i2l、pmos、nmos各种类型集成电路电路。

与现有技术相比，本实用新型的有益效果如下：

本装置在现有基本逻辑单元门电路的基础上，通过简单集成铁电阻变存储单元，实现近场逻辑状态快速存储，规避了传统的计算和存储分离的冯诺依曼架构，能很好地解决处理器与存储器发展速度不一以及解决了导致计算性能难以快速提升的存储墙问题。

附图说明

图1为本实用新型铁电阻变存储单元结构示意及等效符号图；

图2为本实用新型基本存储运算集成单元的装置结构示意图；

图3为本实用新型实施例一的基本cmos与非门电路存储运算集成单元的写操作方法流程图；

图4为本实用新型实施例一的基本cmos与非门电路存储运算集成单元“1”状态结构示意图；

图5为本实用新型实施例一的基本cmos与非门电路存储运算集成单元“0”状态结构示意图；

图6为本实用新型实施例一的基本cmos与非门电路存储运算集成单元的读操作方法流程图。

图中:a、高阻态；b、低阻态；100、钝化层；200、体极化的铁电薄膜层；201、与体极化同向铁电畴区；202、与体极化反向铁电畴区；210、畴壁导电沟道；301、顶电极；302、底电极；303、通孔；304、金属互连线；400、门电路；501、高阻态等效符号；502、低阻态等效符号。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-3，本实用新型提供一种技术方案：图1为本实用新型铁电阻变存储单元结构示意及等效符号图，该铁电阻变存储单元分为高阻态a、低阻态b两种状态，包括钝化层100，体极化的铁电薄膜层200，与体极化同向铁电畴区201，与体极化反向铁电畴区202，畴壁导电沟道210，顶电极301，底电极302，通孔303，金属互连线304，门电路400，高阻态等效符号501，低阻态等效符号502。

图2为本实用新型基本存储运算集成单元的装置结构示意图，其中图中铁电阻变存储单元fr为高阻状态，以下实施例中，高电压为5v，低电压为0v，中间电压为2.5v，读电压为1v；设定写入电压为高电压定为“1”，写入电压为低电压定为“0”；铁电阻变存储单元fr的阻态变换所需电压vc大于等于2.5v，设定高阻态为“0”存储状态，低阻态为“1”存储状态。

实施例一：

本例中，图3展示实施例一的基本cmos与非门电路存储运算集成单元的写操作方法流程图,此实施例中，首先步骤600：信号字线写控制端端口wlw接低电压0v，使选通mos管(mos)处于关断状态,步骤601将字线写控制端端口wlw接高电压5v，可使选通mos管(mos)导通，如此基本逻辑单元门电路(gate)的输出端可与铁电阻变存储单元(fr)的顶电极te信号相连；同时此时位线端口bl接中间电压2.5v,这样基本逻辑单元门电路(gate)的输出状态就可写入铁电阻变存储单元(fr)中存储，如步骤602,存储“1”、“0”状态分别如下：

存储“1”状态：当基本逻辑单元门电路(gate)的输出状态为高电压5v，根据规则定为“1”，则铁电阻变存储单元(fr)顶电极te与底电极be之间的电压差为2.5v，可使铁电阻变存储单元(fr)的电阻态变换为低阻态，也即“1”,从而存储了“1”状态，如图4。

存储“0”状态：当基本逻辑单元门电路(gate)的输出状态为低电压0v，根据规则定为“0”，则铁电阻变存储单元(fr)顶电极te与底电极be之间的电压差为-2.5v，则使铁电阻变存储单元(fr)的电阻态为高阻态，也即“0”,从而存储了“0”状态，如图5。

最后，步骤603信号字线写控制端端口wlw接低电压0v，使选通mos管(mos)处于关闭状态，铁电阻变存储单元(fr)保持存储状态，从而完成写操作过程。

图6为实施例一的基本cmos与非门电路存储运算集成单元的读操作方法流程图。首先步骤700信号字线写控制端端口wlw接低电压0v，使选通mos管(mos)处于关断状态,步骤700将字线读控制端端口wlr接高电压5v，使电流灵敏放大器(c-amp)处于工作状态,存储“1”、“0”状态读取分别如下：

读“1”状态：步骤701中位线端口bl接读电压1v，铁电阻变存储单元(fr)为低阻态，因此会有一个流经铁电阻变存储单元(fr)的较大电流，该电流高于参考电流端电流iref，这样电流灵敏放大器(c-amp)输出端dout输出高电压5v，即表示将存储“1”状态读出。

读“0”：步骤701中位线端口bl接读电压1v，铁电阻变存储单元(fr)为高阻态，相当于把位线端口bl接读电压1v隔离，铁电阻变存储单元(fr)为高阻态几乎无电流流过，远低于参考电流端电流iref，这样电流灵敏放大器(c-amp)输出端dout输出低电压0v，即表示将存储“0”状态读出。

最后完成读操作过程。

附注：电流灵敏放大器(c-amp)的使能端为高电压时，电流灵敏放大器(c-amp)工作；电流灵敏放大器(c-amp)的使能端为低电压时，电流灵敏放大器(c-amp)不工作。

本方案操作包括如下内容：

1)字线读控制端端口wlr接低电压，使电流灵敏放大器(c-amp)处于不工作状态。

2)字线写控制端端口wlw接高电压，使选通mos管(mos)导通；位线端口bl接中间电压。

3)基本逻辑单元门电路(gate)的输出状态写入铁电阻变存储单元(fr)。

4)信号字线写控制端端口wlw接低电压，使选通mos管(mos)关闭，完成写操作。

一种基本存储运算集成单元的装置及操作方法的读操作方法，其特征在于，读操作包括如下内容：

1)信号字线写控制端端口wlw接低电压，使选通mos管(mos)关断。

2)字线读控制端端口wlr接高电压，使电流灵敏放大器(c-amp)处于工作状态。

3)位线端口bl接读电压，通过流经铁电阻变存储单元(fr)的电流与参考电流端电流iref对比，在电流灵敏放大器(c-amp)输出端输出存储在铁电阻变存储单元(fr)的相应的电压信号。

最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。