本发明属于半导体器件与集成电路技术领域，尤其涉及利用具有光电特性和存储特性的忆阻器与cmos集成电路进行单片集成的电路结构，具体提供一种应用于图像识别领域的忆阻器感存算一体电路结构。
背景技术：
当前，人工智能技术的发展态势十分迅猛，基于人工智能技术的图像识别也得到了长足的发展。图像识别技术是指利用计算机对图像进行处理、分析和理解，以识别各种不同模式的目标和对象的技术，这一技术目前已应用于多个领域，例如自动驾驶、人脸识别、数字识别等；由此可见，图像识别技术作为重要的可发展性研究项目，体现出多方面的价值，研究图像识别技术在应用中出现的问题，推动图像识别技术的进一步发展，有利于将图像识别技术应用于更多的领域。
目前，常见的图像识别技术为cmos图像传感器技术，主要包括cmos图像传感器芯片、运算单元及存储单元；而图像识别过程主要为三个阶段：图像采集、图像处理、图像识别；其中，图像采集主要利用cmos图像传感器芯片进行，图像处理和图像识别的过程则主要是通过计算机软件层面来对cmos图像传感器采集到的图像信息进行运算和处理、即运算单元，而存储单元用于cmos图像传感器芯片与运算单元之间的图像信息存储。虽然，目前cmos图像传感器技术发展已经较为成熟；但是，cmos图像传感器芯片、运算单元、存储单元均为独立电路模块，这种冯诺依曼结构将导致其运算速度低下，并产生较大功耗、且电路集成度低。
技术实现要素：
本发明的目次在于提供一种应用于图像识别领域的忆阻器感存算一体电路结构，充分利用了忆阻器的光电特性和存储特性，将忆阻器器件作为图像信息传感器件和存储单元，并结合相应的运算电路模块，实现了在单片上同时集成传感、存储与运算的电路功能模块；并且，进一步结合二极管和mos晶体管进行电路结构的优化。所述忆阻器感存算一体电路结构能够用于图像传感、图像识别等应用领域，且具有体积小、速度快、功耗低、集成度高、成本低、抗干扰能力强的特点。
为实现上述目的，本发明采用的技术方案如下：
一种应用于图像识别领域的忆阻器感存算一体电路结构，包括忆阻器阵列模块、外部擦写电路模块与运算电路模块；其特征在于，
所述忆阻器阵列模块包括正权值忆阻器阵列模块与负权值忆阻器阵列模块，所述正权值忆阻器阵列模块与负权值忆阻器阵列模块结构相同、均包括呈阵列分布的m×n个忆阻器；所述正权值忆阻器阵列模块中，忆阻器
所述外部擦写电路模块耦接到忆阻器阵列模块中的每一个忆阻器的两端；
所述运算电路模块包括：n个运算单元，每个运算单元由第一电流转电压电路模块、第二电流转电压电路模块与减法电路模块构成；其中，针对第n个运算单元，第一电流转电压电路模块的输入端连接输出列线
进一步的，所述正权值忆阻器阵列模块中还包括与忆阻器同分布的m×n个二极管，其中，二极管
进一步的，所述正权值忆阻器阵列模块中还包括与忆阻器同分布的m×n个mos晶体管，其中，mos晶体管
更进一步的，所述应用于图像识别领域的忆阻器感存算一体电路结构的图像识别过程包括以下步骤：
步骤1.电路结构初始化；
设忆阻器阵列模块中所有忆阻器的初始状态为高阻态z，图像类别数为n，待识别图像的尺寸为m×m；
针对正权值忆阻器阵列模块，通过外部擦写电路模块于每一个忆阻器两端施加预设正向电压，使每一个忆阻器由高阻态编写到其对应的预设低阻态初值g′m,n：
则正权值忆阻器阵列模块中所有输出列线的初始输出电流为：
同理，负权值忆阻器阵列模块中所有输出列线的输出电流为：
由所述运算电路模块中电流转电压电路模块分别将正、负权值忆阻器阵列模块的传感电流转换为电压信号，依次为：
并由减法电路模块输出运算结果：
该输出运算结果为电路初始化后得到的用于图像识别过程的初始运算值；
步骤2.图像信息传感；
采用忆阻器阵列模块作为图像传感器阵列；
针对正权值忆阻器阵列模块，当图像信息输入时，相应位置的忆阻器的电导变化为低阻态传感值g〞m,n：
则正权值忆阻器阵列模块中所有输出列线的输出电流为：
同理，负权值忆阻器阵列模块中所有输出列线的输出电流为：
由所述运算电路模块中电流转电压电路模块分别将正、负权值忆阻器阵列模块的传感电流转换为电压信号，依次为：
并由减法电路模块输出运算结果：
该输出运算结果即为电路完成图像信息传感后得到的识别运算值；
步骤3.图像识别；
将电路初始化后得到的初始运算值和完成图像传感后得到的识别运算值输出到后续电路，由后续电路对两次得到的运算结果进行存储和运算，运算规则为：
上述运算结果vout1～voutn中最大值对应的图像类别，即为最终图像识别结果。
需要说明的是，本发明中，所述忆阻器阵列模块中，所有忆阻器的器件参数相同，所有二极管的器件参数相同，所有mos晶体管的器件参数相同。本发明中，权值的存储规则为：每一个忆阻器器件可以存储n比特权值；若权值为0、则忆阻器维持高阻态z，否则、忆阻器为较低阻态g′；且忆阻器的电导(电阻的倒数)值与先验已知的权值大小成正比，权值越大、忆阻器的电导值越高，权值越小、忆阻器的电导值越低。并且，由于存在正、负两种权值，故本发明中设计了正权值忆阻器阵列模块和负权值忆阻器阵列模块，共同构成m×n组忆阻器组；针对每一组忆阻器组，当权值为正、则该位权值存储在对应的正权值忆阻器阵列模块中、且负权值忆阻器阵列模块中的对应权值为0，当权值为负、则该位权值存储在对应的负权值忆阻器阵列模块中、且正权值忆阻器阵列模块中的对应权值为0，当权值为0、则正、负忆阻器阵列模块的权值均为0。
本发明的有益效果在于：
忆阻器作为一种纳米尺寸的两端非易失性器件，具有存储特性，其阻值会根据施加在两端的电压改变，存储多个状态的阻值，正好对应于多种大小的权值，这一特性为实现存储功能提供了可能；同时，忆阻器还具有光电效应，它的光电效应体现在忆阻器的电阻阻值会随着光照降低，且光照强度越强，忆阻器的电阻阻值越低，故可以利用忆阻器的光电特性作为图像传感器件，因此能够利用忆阻器来取代传统的cmos图像传感器，实现对图像信息的传感过程；同时，结合忆阻器的存储特性以及相关的运算电路，即实现单颗芯片的图像信息传感、存储及运算的完整过程。
基于此，本发明提供应用于图像识别领域的忆阻器感存算一体电路结构，利用忆阻器的光电效应与存储特性实现图像信息传感感与存储的电路功能，再结合相应的运算电路，实现了集成忆阻器的cmos感存算一体电路阵列结构，该感存算一体方案具有体积小、速度快、功耗低、集成度高、成本低、抗干扰能力强的特点。
附图说明
图1为本发明实施例1中应用于图像识别领域的忆阻器感存算一体电路结构的示意图。
图2为本发明实施例2中应用于图像识别领域的忆阻器感存算一体电路结构的示意图。
图3为本发明实施例3中应用于图像识别领域的忆阻器感存算一体电路结构的示意图。
图4为本发明实施例1～实施例3中所述运算电路模块的电路结构示意图。
图5为忆阻器的光电特性示意图。
图6为忆阻器的存储特性示意图。
图7为本发明中忆阻器分别实现传感、存储、运算功能的原理示意图。
图8为图1中忆阻器阵列模块中的忆阻器单元结构示意图。
图9为图2中忆阻器阵列模块中的忆阻器单元结构示意图。
图10为图3中忆阻器阵列模块中的忆阻器单元结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
本发明提供应用于图像识别领域的基于忆阻器的感存算一体电路结构，通过利用忆阻器的光电特性和存储特性，既将忆阻器用作光电转换的传感器件、又作为存储权值的器件，再匹配相应的运算电路模块，从而实现对图像信息的传感、存储和运算工作，且同时具备较高的传感速度、较高的集成度、较高的识别率、较低的功耗。
实施例1
本实施例提供一种应用于图像识别领域的忆阻器感存算一体电路结构，如图1所示；具体包括：忆阻器阵列模块、外部擦写电路模块、运算电路模块，其中，
所述忆阻器阵列模块包括两个结构完全相同、且空间上处于相同位置的规模为m×n的正权值忆阻器阵列模块和负权值忆阻器阵列模块，分别用于存储外部输入的正权值和负权值；所述正权值忆阻器阵列模块包括m×n个忆阻器，其中，忆阻器
所述外部擦写电路模块耦接到忆阻器阵列模块中的每一个忆阻器的两端，通过对忆阻器两端施加不同大小的正向电压，从而写入忆阻器的初始阻值，忆阻器的初始阻值就对应所述外部输入的正负权值；在所述电路阵列完成图像识别后，通过对忆阻器两端施加相同的反向电压，对忆阻器进行复位，使忆阻器恢复高阻状态，相当于将之前的输入图像信息进行复位，且同时将权值全部置零；
所述运算电路模块由两个电流转电压电路模块和减法电路模块构成，如图4所示；所述电流转电压电路模块由运算放大器和相应反馈电阻构成，用于将电就信号转换成电压信号；所述减法电路模块由运算放大器和相应反馈电阻构成，能够实现对正权值忆阻器阵列模块中电流转电压电路模块的运算结果和负权值忆阻器阵列模块中电流转电压电路模块的运算结果相减，该运算结果为图像识别的中间结果；
更进一步的，所述运算电路模块的电路结构如图4所示，包括：第一、第二、第三运算放大器11、12、19，第一、第二、第三反馈电阻15、16、23，第一、第二输入电阻21、22，及接地电阻20构成；运算放大器11与反馈电阻15构成电流转电压电路模块，运算放大器12与反馈电阻16构成电流转电压电路模块，运算放大器19、输入电阻21、输入电阻22、反馈电阻23及接地电阻20构成基本的减法电路模块。因为运算放大器的低频放大倍数很大，可以近似认为运算放大器具有“虚短”、“虚断”的特性，即运算放大器11、12的反相输入端的电压也近似为gnd；此时，运算放大器11的输出电压17为vp：
|vp|＝ip·r15
同理，可得运算放大器12的输出电压18为vn：
|vn|＝in·r16
而减法电路模块将正矩阵模块的输出电压vp和负矩阵模块的输出电压vn相减，得到输出电压：
|vout|＝vp-vn
得到的运算输出电压24为vout，输出电压24即为整个电路结构对图像信息的识别中间结果。
更进一步的，所述忆阻器阵列模块中的忆阻器单元结构如图8所示，该单元主要由忆阻器5、外部擦写电路模块1、行线6和列线7组成，所述外部擦写电路模块1包括擦写电压信号产生电路模块2第一导通开关3及第二导通开关4组成；所述忆阻器5的初值编写流程为：当需要对忆阻器5进行编写时，外部擦写电路模块1只选中忆阻器5、且与行线6和列线7相连接的其它忆阻器均未选中，此时导通开关3、4打开，电压信号产生电路模块2产生一个持续时间在微秒数量级的一定大小的正向电压作用在忆阻器两端，此时忆阻器被编写到低阻态，阻值从mω变到kω数量级，相当于一个普通的电阻；完成编写操作后，电压信号产生电路模块2不再输出编写电压信号，导通开关3、4断开，忆阻器初值编写工作完成。
从工作原理上讲：
忆阻器光电特性如图5所示，图中显示了忆阻器光电效应的光照强度-电导大小的关系；由图可见，忆阻器的初始状态为高阻态z，且忆阻器的电导值大小随光照强度的增加而增加；当外界的光照强度为l0时，忆阻器的电导值为g′；当外界的光照强度上升到l1时，忆阻器的电导值上升为g″；忆阻器的光电效应的光照强度-电导大小的关系近似为线性关系。
忆阻器的存储特性如图6所示，图中显示了对忆阻器进行编写和擦除时忆阻器两端电压和忆阻器电导值的波形示意图；由图可见，忆阻器的初始状态为高阻态z，此时电导值约为0；当忆阻器两端施加一个正向电压vpe时，忆阻器被编写到某一较低阻态，此时电导值上升到g′，且忆阻器的电导值大小与正向电压的持续时间相关，正向电压持续时间越长电导值上升的越多(g″)；而当需要对忆阻器电导值擦除时，只需要在忆阻器两端施加一个持续时间较长的反向电压，即使得忆阻器回复低阻态z。
基于上述忆阻器的光电特性与存储特性，本发明设计得到忆阻器单元分别实现传感、存储和运算电路功能的原理示意如图7所示；由图可见，忆阻器的初始状态为高阻态z，此时电导值约为0；对忆阻器进行编写时，首先在忆阻器两端施加一个正向电压vpe，使忆阻器被编写到某一较低阻态g′，即利用忆阻器存储初始权值；然后对忆阻器进行一定时间的曝光，使忆阻器对外界的光照强度信息进行传感，其电导值上升到g″，即实现传感；再在忆阻器的两端输入一定的电压vin，就能够将相应的输入电压运算得到流过忆阻器的电流irram、且irram的大小和电导值g的大小成正比，即实现运算；忆阻器单元得到的输出电流irram送到后续电路进行进一步运算。
本发明中，权值的存储规则为：每一个忆阻器器件可以存储n比特权值；若权值为0、则忆阻器维持高阻态z，否则、忆阻器为较低阻态g′；且忆阻器的电导(电阻的倒数)值与先验已知的权值大小成正比，权值越大、忆阻器的电导值越高，权值越小、忆阻器的电导值越低。并且，由于存在正、负两种权值，故本发明中设计了正权值忆阻器阵列模块和负权值忆阻器阵列模块，共同构成m×n组忆阻器组；针对每一组忆阻器组，当权值为正、则该位权值存储在对应的正权值忆阻器阵列模块中、且负权值忆阻器阵列模块中的对应权值为0，当权值为负、则该位权值存储在对应的负权值忆阻器阵列模块中、且正权值忆阻器阵列模块中的对应权值为0，当权值为0、则正、负忆阻器阵列模块的权值均为0。
更进一步的讲，本实施例中应用于图像识别领域的忆阻器感存算一体电路结构的具体工作原理如下：
首先，由外部擦写电路模块对正、负权值忆阻器阵列模块中的每一个忆阻器写入初始权值；以正矩阵模块为例，写入过程为：忆阻器阵列默认状态全部为高阻态z，通过在忆阻器两端施加不同大小的正向电压，将忆阻器由高阻态编写到不同的低阻态初值g′m,n，即完成初始权值的写入，将正权值忆阻器阵列模块中的m×n个忆阻器的初始权值(电导)用矩阵表示为：
在所述正权值忆阻器阵列模块中，由于输入行线rlm连接输入电压vin,m，此时输出列线
同理得到所述负权值忆阻器阵列模块的初始电流用矩阵表示为：
并由所述运算电路模块中电流转电压电路模块分别将正、负权值忆阻器阵列模块的传感电流转换为电压信号，依次为：
并通过减法电路模块实现前者减去后者，得到图像识别的初始运算值结果：
然后，利用忆阻器的光电效应，将忆阻器用作图像传感器器件，用于感应外界光强信息并将其转换为对应的电导值；当外界有图像信息输入时，每一个忆阻器感应的光照强度不同，进而使得每一个忆阻器的电导值变化不同，最终得到此时的正权值忆阻器阵列模块中的m×n个忆阻器的传感权值(电导)用矩阵表示为：
进而得到正权值忆阻器阵列模块经过传感外界光强信息后的传感电流为：
同理得到所述负权值忆阻器阵列模块的经过传感外界光强信息后的表示为：
由所述运算电路模块中电流转电压电路模块分别将正、负权值忆阻器阵列模块的传感电流转换为电压信号，依次为：
并由减法电路模块输出运算结果，得到图像信息传感后的运算值结果为：
将电路初始化后得到的初始运算值和完成图像传感后得到的识别运算值输出到后续电路，由后续电路对两次得到的运算结果分别进行存储和后续运算，运算规则为：
所述vout1～voutn中最大值对应的图像类别，即为最终图像识别结果。
由于同时存在正矩阵模块和负矩阵模块，根据权利要求书3所述的权值存储规则：若外部输入的初始权值为正，则该位权值存储在对应的正权值忆阻器阵列模块中，而负权值忆阻器阵列模块中的对应权值为0，即此时正权值模块中对应位置的忆阻器阻值被编写到低阻态g0，负权值模块中对应位置的忆阻器阻值保持高阻态z；同理若外部输入的初始权值为负，则该位权值存储在对应的负权值忆阻器阵列模块中，而正权值忆阻器阵列模块中的对应权值为0，即此时负权值模块中对应位置的忆阻器阻值被编写到低阻态g0，正权值模块中对应位置的忆阻器阻值保持高阻态z。
实施例2
本实施例提供一种应用于图像识别领域的忆阻器感存算一体电路结构，如图2所示；该结构作为如图1所示电路结构的改进，相比于实施例1中的电路结构，在每个忆阻器单元结构的基础上，串联了一个二极管，即二极管的负极连接于忆阻器的第一端、二极管的正极连接行线rl；其忆阻器单元结构如图9所示。
因为实施例1中的电路结构存在线间串扰的问题，当忆阻器为低阻态时、一根行线rl上的电压信号会通过忆阻器传递到相连接的列线cl上，当同一根列线cl上连接着的忆阻器有多个保持低阻态时、会导致同一根列线cl上的电压受多根行线rl的影响，从而影响电路的精度，甚至出现电流从列线cl倒灌回行线rl上的功能性错误；因此，利用串联的二极管的单向导电性，保证电流倒灌这一现象不会发生，从而提高电路的性能和准确度；电路的具体工作原理与实施例1一致。
实施例3
本实施例提供一种应用于图像识别领域的忆阻器感存算一体电路结构，如图3所示；该结构作为如图1所示电路结构的改进，相比于实施例1中的电路结构，在每个忆阻器单元结构的基础上，串联了一个mos晶体管，即mos晶体管的源极连接于忆阻器的第一端、mos晶体管的漏极连接行线rl、mos晶体管的栅极连接控制信号；其忆阻器单元结构如图10所示。
上述电路结构中，当mos晶体管的控制信号为高电平时、mos管打开，忆阻器正常工作；而当mos晶体管的控制信号为低电平时、mos管关断，故也能够降低线间串扰造成的误差影响、避免电流倒灌。进一步的，在外部擦写电路模块对正、负权值忆阻器阵列模块写入初始权值时，忆阻器阵列初始状态全部为高阻态z，先将mos晶体管控制信号全部置为高电平，使所有mos晶体管打开，再进行写入；电路的具体工作原理与实施例1一致。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
