供电系统以及供电方法与流程

1.本揭露涉及一种供电系统以及供电方法，且特别涉及一种用于存储器的供电系统以及供电方法。


背景技术：

2.一般来说，磁阻随机存取存储器(magnetoresistive random access memory；mram)是一种将数据存储在磁性存储元件中的非易失性存储器(non
‑
volatile memory；nvm)。在简单配置中，每个单元具有两个铁磁板，铁磁板中的每一个都可保持磁场，并由薄绝缘层间隔开。板中的一个为设置为选定极性的永久磁体，且可改变另一个板的场以匹配存储位的外部磁场。取决于磁场，单元在可表示逻辑“0”的低(r
l
)电阻状态中或在可表示逻辑“1”的高(r
h
)电阻状态中。
3.使用mram作为替代嵌入式nvm的一个优势是与嵌入式快闪存储器相比写入速度更快。然而，与磁性隧道结(magnetic tunnel junction；mtj)的高写入电流组合的短写入脉冲对片上低压差调节器(low
‑
dropout regulator；ldo)在电压降和稳定时间方面提出较大挑战。


技术实现要素：

4.本揭露的供电系统包括电压辅助电路。电压辅助电路被配置成响应于负载而向电源产生器选择性供应辅助电压信号。电压辅助电路包括：电荷泵、驱动器电路、第一控制电路以及第二控制电路。驱动器电路从电荷泵接收控制信号。第一控制电路被配置成响应于来自电荷泵的控制信号而控制电压辅助电路。第二控制电路被配置成响应于辅助电压信号而控制电压辅助电路。
5.本揭露的供电方法包括：从电源向负载提供电压信号；以及选择性提供电压辅助信号以将电流注入负载。选择性提供电压辅助信号以将电流注入负载的步骤包括：将控制信号从电荷泵输出到辅助驱动器电路，其中所述辅助驱动器电路被配置成输出电压辅助信号；响应于第一电压辅助信号电平小于参考电压而将第一启用信号输出到电荷泵，以调节第一电平处的控制信号以接通辅助驱动器电路并将电流注入负载；以及响应于第二控制信号电平小于参考电压而将第二启用信号输出到电荷泵，以调节第二电平处的控制信号以维持控制信号在预定电压电平。
6.本揭露的供电系统包括存储单元、电源产生器电路以及电压辅助电路。电源产生器电路被配置成产生存储单元的位线电压。电压辅助电路被连接到电源产生器电路的输出。电压辅助电路包括驱动器电路、电荷泵电路、主动电平检测器电路、备用电平检测器电路以及控制逻辑电路。驱动器电路被配置成当启用时将驱动电流注入到电压辅助电路的输出。电荷泵电路被连接到驱动器电路的输入且被配置成控制驱动器电路的操作。主动电平检测器电路被连接到驱动器电路的输出且被配置成检测位线电压。备用电平检测器电路被连接到驱动器电路的输入。主动电平检测器电路和备用电平检测器电路的输出被连接到控
制逻辑电路的输入。控制逻辑电路的输出被连接到电荷泵电路的输入。在检测到存储单元正执行写入操作且需要电流注入时，主动电平检测器电路被配置成产生控制电荷泵电路的操作的第一输出启用信号以将电荷泵电路的输出升压到目标电平。在检测到存储单元处于备用模式时，备用电平检测器电路被配置成产生调节电荷泵电路的操作的第二输出启用信号，使得在备用模式期间电荷泵电路的输出保持在目标电平。目标电平是存储单元的位线电压与驱动器电路的阈值电压的总和。
附图说明
7.结合附图阅读以下详细描述会最佳地理解本揭露的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。另外，图式作为本揭露的实施例的实例为说明性的且并不旨在进行限制。
8.图1是示出根据一些实施例的电压产生器辅助系统的实例的框图。
9.图2是示出根据一些实施例的具有双调节回路的图1的辅助驱动器的实例的框图。
10.图3示出根据一些实施例的辅助驱动器电路的示例性实施。
11.图4示出根据一些实施例的备用电平检测器的示例性实施。
12.图5示出根据一些实施例的主动电平检测器的示例性实施。
13.图6示出根据一些实施例的控制逻辑的示例性实施。
14.图7是示出根据一些实施例的方法的实例的流程图。
15.图8是示出根据一些实施例的示例性mram存储阵列的电路图。
16.附图标号说明
17.100：电压产生器辅助系统；
18.110：双调节回路电路/电压辅助电路；
19.120：电源产生器；
20.130：负载；
21.200：框图；
22.210：备用电平检测器；
23.212、222、232、242、en、en_act、en_stb、vh：信号；
24.220：主动电平检测器；
25.230：控制逻辑；
26.240：电荷泵电路；
27.250：辅助驱动器电路；
28.252、vbl：电压；
29.260：备用回路；
30.270：主动回路；
31.300、400、500、600：示例性实施；
32.310、470：nmos晶体管；
33.320、480：pmos晶体管；
34.330、vdio：电源；
35.340：开关信号；
36.410、510：比较器电路/比较器；
37.420、520、vref：输入电压；
38.430、v_div_stb：输入电压；
39.530、v_div_act：输入电压；
40.440、450、540、550：电阻器；
41.460：nmos驱动器电路；
42.610：或逻辑门；
43.700：流程图；
44.710、720：步骤；
45.720a、720b、720c：子步骤；
46.800：电路图；
47.810、810a、810b：位单元；
48.830：晶体管；
49.830a：第一源极/漏极端子；
50.830b：第二源极/漏极端子；
51.830c：栅极端子；
52.840：电阻元件/磁性隧道结；
53.bl1、bln：位线；
54.sl1、sln：源极线；
55.sw_l：开关信号；
56.wl1、wl2、wlm：字线。
具体实施方式
57.以下揭露内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露。当然，这些组件和布置仅为实例且并不旨在进行限制。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复附图标号和/或字母。此重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。此外，为易于描述，本文中可使用例如“在
…
下面”、“在
…
下方”、“下部”、“在
…
上方”、“上部”等空间相对术语，以描述如图中所示出的一个元件或特征相对于另一(些)元件或特征的关系。除图中所描绘的定向外，空间相关术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
58.在mram的短写入脉冲期间驱动较大电流对于写入偏置电压产生器是一个挑战。写入电流可能导致片上写入偏置电压的较大电压降。其还可能影响写入速度、写入吞吐量以及写入性能。
59.所揭露的实施例提供降低由较大写入电流所导致的片上功率电压降的系统和方法，以在写入操作开始和结束时增加写入io数目或提高写入吞吐量以及抑制写入电压纹
波。参考稳定mram的位线电压来描述所揭露的系统和方法，然而，所揭露的系统和方法可用于稳定在短写入脉冲期间汲取较大电流的任何存储器配置的位线电压，或更一般来说，可用于辅助电源产生器在较大功率消耗期间向负载供应足够的功率。
60.图1是电压产生器辅助系统100的框图。电压产生器辅助系统包括连接到电源产生器120的负载130以及具有双调节回路电路110(在下文中为电压辅助电路110)的辅助驱动器。在一些实例中，负载130通常可由电源产生器120供电。然而，在负载需要较大功耗的周期期间，电源产生器120可能无法完全满足负载130的功率需求。在一些实例中，电压辅助电路110辅助电源产生器120满足负载130的功率需求。
61.在一些实例中，在电源产生器120本身无法满足负载130的功率需求时，电压辅助电路110进入主动模式且辅助电源产生器120满足负载130的功率需求。在其它实例中，在电源产生器可在没有任何辅助的情况下满足负载130的功率需求的周期期间，电压辅助电路110变成备用模式且允许电源产生器120在没有电压辅助电路110的任何辅助的情况下为负载供电。参考图2到图6更详细地描述电压辅助电路110。
62.在一些实例中，电源产生器120可以是作为负载位于同一芯片上的片上(on
‑
chip)电源产生器，或其可以是片外电源产生器。在一些实例中，电源产生器120可以是一或多个低压差调节器及/或一或多个电荷泵电路。
63.参考负载130(其为mram阵列)来描述所揭露的实施例。mram存储单元的示例性实施例绘示在图8中。然而，负载130还可包括其它类型的存储阵列或甚至需要高功率周期的其它类型的集成电路。
64.图2是示出电压辅助电路110的实例的框图200。在一个实例中，电压辅助电路110包括当电压产生器辅助系统100处于备用模式时进行检测的备用电平检测器210，以及当电压产生器辅助系统100处于主动模式时进行检测的主动电平检测器220。备用电平检测器210的输出(称作en_stb信号212)和主动电平检测器220的输出(称作en_act信号222)都被连接到控制逻辑230。控制逻辑230的输出(称作en信号232)被连接到电荷泵电路240。且电荷泵电路240的输出(称作vh信号242)被连接到辅助驱动器电路250。
65.在一些实例中，备用电平检测器210的输入被连接到vh信号242，且主动电平检测器220的输入被连接到辅助驱动器电路250的输出，也被称作vbl252。在一些实施例中，当负载包括具有一或多个存储单元的存储阵列时，vbl 252为存储阵列的位线电源。参考图8更详细地描述示例性mram存储单元以及相关位线及字线。在一些实施例中，辅助驱动器电路250的输出可被连接到开关，所述开关可控制电压辅助电路110的输出电压的输出时机，vbl 252可辅助电源产生器120向负载130供电。
66.在一些实例中，电压辅助电路110包括两个调节回路，即备用回路260和主动回路270。在一些实例中，vh信号242的目标电平可以是vbl 252与辅助驱动器电路250的阈值电压(v
threshold,n
)的总和。
67.在一些实例中，当电压产生器辅助系统100处于备用状态时，备用回路260被启用。当备用回路260被启用时，控制逻辑230将输出en信号232被设置为与备用电平检测器210输出(en_stb信号212)相同。对应en 232信号接着控制电荷泵电路240，使得电荷泵电路240输出电压信号(vh信号242)，偏置辅助驱动器电路250的操作以避免电压辅助电路110的输出(vbl252)中产生过冲(overshoots)。举例来说，当备用回路260被启用时，备用电平检测器
210调节辅助驱动器电路250的栅极电压(vh信号242)，使得vh信号242小于目标电平(vbl 252 v
threshold,n
)，这使得辅助驱动器电路250断开以避免电压辅助电路110的输出(vbl电压252)处的过冲电压电平。
68.类似地，在一些实例中，当电压产生器辅助系统100处于主动状态时，主动回路270被启用。当主动回路270被启用时，控制逻辑230将输出en信号232被设置为与主动电平检测器220输出(en_act信号222)相同。对应en 232信号接着控制电荷泵电路240，使得电荷泵电路240输出电压信号(vh信号242)，偏置辅助驱动器电路250的操作以在电压驱动辅助系统100的输出中立即注入电流。举例来说，当主动回路270被启用时,主动电平检测器220检测电压辅助电路110的输出(vbl 252)的较大驱动需求，且将辅助驱动器电路250的栅极电压(vh信号242)升压为高于目标电平(vbl252 v
threshold,n
)，以在电压辅助电路110的输出(vbl 252)中立即注入电流。
69.在图3到图6中更详细地描述备用电平检测器210、主动电平检测器220、控制逻辑230以及辅助驱动器电路250的实施。电荷泵电路240可以是任何类型的电荷泵电路，且可使用任何已知电荷泵配置来实施。电荷泵电路240用于产生控制偏置电压(vh信号242)，所述控制偏置电压被连接到辅助驱动器电路250的栅极电压且偏置辅助驱动器电路250的操作。
70.图3示出辅助驱动器电路250的示例性实施300。在一些实例中，辅助驱动器电路包括一或多个分布式辅助nmos驱动器。在一些实例中，分布式辅助nmos驱动器的数目与负载所需要的驱动电流的量相关，所述负载超出电源产生器的能力和每一个辅助nmos驱动器的驱动强度。在一些实例中，分布式辅助nmos驱动器的数目取决于负载存储单元中io的数目。举例来说，取决于每一个辅助nmos驱动器的驱动强度，针对每一个io，在一或多个分布式辅助nmos驱动器中可存在一个辅助nmos驱动器。其它配置也是可能的。
71.在辅助驱动器电路250被实施为一或多个分布式辅助nmos驱动器的所揭露的实例中，一或多个分布式辅助nmos驱动器250中的每一个包括具有连接到pmos晶体管320的nmos晶体管310的栅极驱动器电路。举例来说，nmos晶体管310的漏极端子被连接到电源vdio 330，所述电源vdio 330不同于电源产生器120的电源。nmos晶体管310的栅极端子被连接到电荷泵电路240的输出(vh信号242)。nmos晶体管310的源极端子被连接到pmos晶体管320的源极端子。pmos晶体管的漏极端子是电压辅助电路110的输出(vbl 252)。pmos的栅极端子被连接到开关信号sw_l 340。每一个sw_l信号340可与i/o地址信号相关。在一些实例中，负载的每一个i/o与一或多个分布式辅助nmos驱动器中的一个相关，且选择i/o地址选择相关的sw_l信号，这使相关的pmos晶体管接通，且因此使相关的nmos驱动器接通。在一些实例中，地址解码器及/或电平位移器可用于使i/o地址与sw_l信号相关联且适当地偏置信号。其它实施是可能的。
72.在一些实例中，当负载130未接收到充足的功率时，电压辅助电路110被需要来补充由电源产生器120所供应的功率。在一些实例中，当vh信号242大于或等于目标电平(vbl信号252和nmos晶体管310的阈值电压的总和(vh≥vbl v
threshold,n
))时，接通nmos晶体管310且控制sw_l信号的逻辑接通pmos晶体管320以从vdio 330到vbl 252立即注入电荷。在一些实例中，当vh信号242小于目标电平(vh＜vbl v
threshold,n
)时，断开nmos且断开控制sw_l信号的逻辑使得从vdio 330到vbl 252没有电荷注入。
73.图4示出备用电平检测器210的示例性实施400。在一个实例中，备用电平检测器
210包括将检测器输出信号en_stb 212设置为高或低的比较器电路410。比较器电路410可将两个输入电压vref 420及v_div_stb 430进行比较，且提供备用电平检测器的输出(en_stb电压212)。在一些实例中，vref电压420可包括设置为vbl 252电压的二分之一的参考电压。在一些实例中，v_div_stb电压430可被配置成测量辅助驱动器电路250的输出电压vbl 252的一部分。
74.在一些实例中，为了将vh 242电压与目标电平(vbl 252 v
threshold,n
)进行比较，匹配所揭露的辅助驱动器电路300(包括nmos晶体管470和pmos晶体管480)的nmos驱动器电路460可被实施为备用电平检测器配置的部分，以模拟辅助驱动器电路250的效果。
75.nmos晶体管470的漏极端子和栅极端子被系结(tied)在一起且被连接到电荷泵的输出vh 242。nmos晶体管470的源极端子被连接到pmos晶体管480的源极端子。pmos晶体管480的漏极端子表示辅助驱动器电路250的输出电压且可被连接到分压器电路。pmos 480的栅极端子被系结到接地端子，从而偏置待接通的pmos晶体管480。
76.在一些实例中，分压器电路(例如电阻器分压器)可用于测量电荷泵的输出电压(vh 242)的部分。在所揭露的实例中，具有相同值的两个电阻器440、450的电阻器分压器电路被使用。因此，vref 420值被设置为vbl 252的二分之一。其它电阻器值是可能的。在这类情况下，相关的vref被相应地调整。在所揭露的配置中，v_div_stb 430等于(vh
‑
v
threshold,n
)/2。其它配置和v_div_stb 430值也是可能的。
77.在一些实例中，比较器410被配置成将vref 420与v_div_stb 430进行比较。当v_div_stb 430值小于vref 420时，en_stb 212被拉高且vh处于写入备用状态且断开辅助驱动器电路250。当v_div_stb 430大于或等于vref 420时，en_stb 212被拉低。在一些实例中，en_stb 212可被馈送到控制逻辑230中，其又控制电荷泵电路240的操作。参考图6更详细地描述控制逻辑230。
78.图5示出主动电平检测器220的示例性实施500。在一个实例中，主动电平检测器220包括将检测器输出信号en_act 222的值被设置为高或低的比较器电路510。比较器电路510可将两个输入电压vref 520及v_div_act530进行比较,且提供主动电平检测器的输出(en_act电压222)。在一些实例中，vref电压520可包括可设置为vbl 252电压的二分之一的参考电压。在一些实例中，v_div_act 530经由分压器电路被连接到辅助驱动器电路250的输出，这有助于测量辅助驱动器电路250的输出电压的一部分。
79.在一些实例中，分压器电路(例如电阻器分压器)可用于测量辅助nmos驱动器的输出电压的部分。在所揭露的实例中，具有相同值的两个电阻器540、550的电阻器分压器电路被使用。其它电阻器值是可能的。在所揭露的案例中，当电阻器540、电阻器550的值相同时，电阻器分压器将连接到电阻器分压器的vbl电压分成两半。因此，v_div_act 530即vbl/2。在这种状况下，vref 520值设置为vbl 252的二分之一。因此，v_div_act 530值基于分压器电路的配置和分量值变化。
80.在一些实例中，比较器510被配置成将vref 520与v_div_act 530进行比较。当v_div_act 530值小于或等于vref 520时，en_act 222被拉高。在此类条件下，vh处于主动状态且接通辅助驱动器电路250。当v_div_act 530大于vref 520时，en_act 222被拉低。在一些实例中，en_act 222可被馈送到控制逻辑230中，其又控制电荷泵电路240的操作。参考图6更详细地描述控制逻辑230。
81.图6示出控制逻辑230的示例性实施600。在一个实例中，控制逻辑230包括或逻辑门610。或逻辑门610可采用en_stb 212和en_act 222作为输入且产生启用信号en 232作为输出。en信号232控制电荷泵电路240的操作。电荷泵电路240可使用任何电荷泵配置来实施。举例来说，en信号232在en_stb 212或en_act 222信号较高时为较高的，且仅在en_stb 212和en_act 222都较低时为较低的。
82.举例来说，在写入备用状态期间，en信号232设置为en_stb 212，且电荷泵的所得输出电压vh 242设置为小于vbl v
th，n
的目标电平，所述电荷泵的所得输出电压被连接到辅助驱动器电路250的所揭露实施的nmos晶体管的栅极端子。因此，辅助驱动器电路250被停用且不存在从辅助nmos驱动器电源vdio 330流动到电压辅助电路输出vbl 252的注入电流。此外，在一些实例中，在写入备用状态期间，当vh 242值下降到参考值vref 420以下时，en_stb 212信号在短脉冲时变高。这是确保辅助nmos驱动器偏置电压不会下降得过低，因此当后续写入操作发生时允许快速接通辅助驱动器电路250。
83.举例来说，在主动写入状态期间,en信号232被设置为en_act 222，且电荷泵的所得输出vh 242被设置为大于或等于vbl v
th,n
的目标电平，所述电荷泵的所得输出被连接到辅助驱动器电路250的所揭露实施的nmos晶体管的栅极端子。因此，启用辅助驱动器电路250且存在从辅助驱动器电路电源vdio 330流动到辅助电源产生器120的注入电流。在一些实例中，使用电压辅助电路110的双调节回路结构有助于改进稳定时间和在加载写入操作期间无明显电压过冲而下降。
84.图7是示出根据一些实施例的方法的实例的流程图700。在步骤710处，电源120用于向负载130提供电压信号。在步骤720处，取决于负载130的功率需求和满足所述需求的电源120的能力，电压辅助电路110用于向负载130选择性提供电压辅助信号。步骤720包括执行子步骤720a到子步骤720c。在子步骤720a处，将控制信号从电荷泵240提供到辅助驱动器电路250，其中辅助驱动器电路250被配置成输出电压辅助信号。在步骤720b处，主动电平检测器220和控制逻辑230响应于主动电压辅助信号电平小于参考电压而向电荷泵240提供第一启用信号，以调节第一电平处的控制信号从而接通辅助驱动器电路250且向负载130注入电流。在步骤720c处，备用电平检测器210和控制逻辑230响应于备用电压辅助信号电平小于参考电压而向电荷泵240提供第二启用信号，以调节第二电平处的控制信号从而将控制信号维持在预定电压电平。
85.图8是示出负载130的实例的电路图800，其中负载是根据一些实施例的mram存储阵列。在所示实例中，阵列130包括布置成行和列的阵列的多个位单元。为了说明的清楚起见，在图8中仅标记两个位单元，即，第一行中标记为810a的一个位单元及第二行中标记为810b的一个位单元。所述位单元可统称为位单元810。
86.如图8中所示出，存储阵列130更包括多个字线(wl1、wl2、wlm等)、位线(bl1、bln等)、以及源极线(sl1、sln等)。字线wl1连接第一行中的位单元810，字线wl2连接第二行中的位单元810，且字线wln连接第n行中的位单元810。位线bl1和源极线sl1连接第一列中的位单元810a、位单元810b等，且位线bln和源极线sln连接第二列中的位单元810。因此，在所示实例中，位单元810包括m行、n列以及m
×
n个位单元810。位线bl1、位线bln等取决于从阵列中的哪个位单元准确读取或写入而经由开关(未示出)可选择性连接到感测放大器100。
87.因为位单元810的构造和操作相同，所以将在本文中仅描述一个位单元，即位单元
810a。在此实施例中，位单元810a包括晶体管830和电阻元件840。晶体管830可为场效应晶体管(field
‑
effect transistor；fet)，例如金属氧化物半导体fet(metal
‑
oxide semiconductor fet；mosfet)，且包括连接到源极线sl1的第一源极/漏极端子830a、第二源极/漏极端子830b以及连接到字线wl1的栅极端子830c。在替代实施例中，阵列130不包括源极线sl。在此类替代实施例中，晶体管830的第一源极/漏极端子830a被连接到接地或阵列130的其它节点。晶体管830可以是任何类型的晶体管，包括例如结型晶体管，例如双极结型晶体管(bipolar junction transistor；bjt)。
88.电阻元件840连接在晶体管830的第二源极/漏极端子830b与位线bl1之间。在一些实施例中，电阻元件840是mtj。电阻元件840可以是实现本文所描述的预期功能的任何类型的电阻元件或电路。
89.在示例性写入操作中，将写入电压施加至位线bl1、源极线sl1以及字线wl1。施加至字线wl1的电压激活晶体管830，且写入电流流经位单元810a。所述写入电流流经mtj 840，导致mtj 840从平行状态切换到反平行状态或从反平行状态切换到平行状态，从而写入数据的位且存储在位单元810a中。当期望将mtj 840从反平行状态切换到平行状态以存储“0”值时，切换电流从自由层经mtj 840到参考层。相反地，当期望将mtj 840从平行状态切换到反平行状态以存储“1”值时，切换电流从参考层经mtj 840到自由层。
90.当mtj 840的自由层处于平行状态时，mtj 840显示表示逻辑“0”值的低电阻，且称mtj 840为处于平行状态或低电阻状态。相反地，当自由层处于反平行状态时，mtj 840显示表示逻辑“1”值的高电阻，且称mtj 840为处于反平行状态或高电阻状态。在一些实施例中，由处于高电阻状态或低电阻状态的mtj 840表示的逻辑为任意的，例如逻辑“1”可由处于低电阻状态的mtj840表示且逻辑“0”可由处于高电阻的mtj 840表示，且通过用于存储器装置的所需定则确定。无论选择哪个定则，mtj 840可经由两个可写入和可读取状态(例如高电阻状态和低电阻状态)存储二进制数据。出于一致性的目的，除非另外陈述，否则本文中描述的实施例将使用处于低电阻状态的mtj 840表示“0”且处于高电阻状态的mtj 840表示“1”的定则。
91.因此，所揭露的实施例提供选择性辅助电源产生器向负载提供功率的电压辅助系统。在负载是例如mram阵列的存储阵列的实例中，所揭露的电压辅助系统改进稳定时间且在mram的写入操作期间减少下降而在写入操作停止期间无明显电压过冲。
92.根据一些实施例，一种辅助向负载供电的系统被揭露。系统包括配置成响应于负载而向电源产生器选择性供应辅助电压信号的电压辅助电路。电压辅助电路具有电荷泵、从电荷泵接收控制信号的驱动器电路、配置成响应于来自电荷泵的控制信号而控制电压辅助电路的第一控制电路以及配置成响应于辅助电压信号而控制电压辅助电路的第二控制电路。
93.在一些实施例中，在检测到辅助电压信号的供应被需要以响应于负载而辅助电源产生器时，第二控制电路被配置成启用驱动器电路以注入驱动电流。
94.在一些实施例中，负载包括一或多个存储单元。
95.在一些实施例中，所述一或多个存储单元为磁阻随机存取存储器(mram)单元。
96.在一些实施例中，辅助电压信号被连接到所述一或多个磁阻随机存取存储器单元的位线电压。
97.在一些实施例中，电压辅助电路更包括控制逻辑电路。控制逻辑电路被连接到第一控制电路的输出以及第二控制电路的输出。
98.在一些实施例中，驱动器电路包括一或多个分布式nmos驱动器电路。
99.在一些实施例中，所述一或多个分布式nmos驱动器电路中的每一个包括nmos晶体管及pmos晶体管。nmos晶体管的漏极端子被连接到第二电源。nmos晶体管的栅极端子被连接到控制信号。nmos晶体管的源极端子被连接到pmos晶体管的源极端子。pmos晶体管的栅极端子被连接到偏置电压。pmos晶体管的漏极端子被连接到电源产生器。
100.在一些实施例中，启用所述一或多个驱动器电路包括将nmos晶体管的栅极电压升压为大于或等于目标电平。目标电平是辅助电压信号与nmos晶体管的阈值电压的总和。
101.在一些实施例中，停用所述一或多个驱动器电路包括将nmos晶体管的栅极电压调节为小于目标电平。目标电平是辅助电压信号与nmos晶体管的阈值电压的总和。
102.在一些实施例中，第二控制电路包括连接到辅助电压信号的分压器电路，以及被连接到分压器电路的输出且被配置成将辅助电压信号的一部分与参考电压进行比较以确定是否应该启用驱动器电路的比较器电路。
103.在一些实施例中，第一控制电路包括复制驱动器电路、分压器电路以及比较器电路。复制驱动器电路匹配驱动器电路。复制驱动器电路的nmos晶体管的漏极端子以及复制驱动器电路的nmos晶体管的栅极端子系结到电荷泵的输出。复制驱动器电路的nmos晶体管的源极端子被连接到pmos晶体管的源极端子，且复制驱动器电路的pmos晶体管的栅极端子系结到接地。复制驱动器电路被配置成模拟驱动器电路的操作以准确地确定停用驱动器电路所需的偏置栅极电压。分压器电路被连接到复制驱动器电路的pmos晶体管的漏极端子。比较器电路被连接到分压器电路的输出且被配置成将所述一或多个驱动器电路的偏置栅极电压的一部分与参考电压进行比较以确定是否应该停用驱动器电路。
104.在一些实施例中，供电系统更包括控制电压辅助电路的操作的开关。其中电压辅助电路是通过接通开关来被接通以及通过断开开关来被断开。
105.根据其它实施例，一种选择性辅助电源向负载供电的方法被揭露。方法包括从电源向负载提供电压信号。方法还包括选择性提供电压辅助信号以将电流注入负载中。选择性提供电压辅助信号的方法包括以下步骤：将控制信号从电荷泵输出到辅助驱动器电路，其中辅助驱动器电路配置成输出电压辅助信号；响应于第一电压辅助信号电平小于参考电压而将第一启用信号输出到电荷泵，以调节第一电平处的控制信号以接通辅助驱动器电路并将电流注入负载；以及响应于第二控制信号电平小于参考电压而将第二启用信号输出到电荷泵，以调节第二电平处的控制信号以维持控制信号在预定电压电平。
106.在一些实施例中，辅助驱动器电路包括一或多个分布式nmos驱动器电路。所述一或多个分布式nmos驱动器电路中的每一个包括nmos晶体管及pmos晶体管。nmos晶体管的漏极端子被连接到电源。nmos晶体管的栅极端子被连接到电荷泵电路的输出。nmos晶体管的源极端子被连接到pmos晶体管的源极端子。pmos晶体管的栅极端子被连接到偏置电压。pmos晶体管的漏极端子被连接到电源产生器电路的输出。
107.在一些实施例中，辅助驱动器电路的接通包括将nmos晶体管的栅极电压升压为大于或等于目标电平。目标电平是电压辅助信号与nmos晶体管的阈值电压的总和。
108.在一些实施例中，维持控制信号包括控制辅助驱动器电路的操作。控制辅助驱动
器电路的操作的步骤包括：检测控制信号的电压电平；在确定控制信号的电压电平高于预定电平时，接通辅助驱动器电路；以及在确定控制信号的电压电平低于预定电平时，断开辅助驱动器电路。
109.在一些实施例中，其中断开辅助驱动器电路包括将nmos晶体管的栅极电压调节为小于目标电平。目标电平是电压辅助信号与nmos晶体管的阈值电压的总和。
110.根据其它实施例，揭露一种选择性辅助电源产生器向负载供电的系统被揭露。系统包括：一或多个存储单元；电源产生器电路，其中电源产生器电路产生一或多个存储单元的位线电压；电压辅助电路，连接到电源产生器电路的输出，其中当一或多个存储单元执行写入操作时，电压辅助电路辅助电源产生器电路满足一或多个存储单元的电流需求，且其中电压辅助电路包括：一或多个nmos驱动器电路，配置成当启用时将驱动电流注入电压辅助电路的输出；电荷泵电路，连接到一或多个nmos驱动器电路的输入且配置成偏置一或多个nmos驱动器电路的栅极电压；主动电平检测器电路，连接到一或多个驱动器电路的输出且配置成检测位线电压；备用电平检测器电路，连接到一或多个驱动器电路的输入；控制逻辑电路，其中主动电平检测器电路和备用电平检测器电路的输出连接到控制逻辑电路的输入，且控制逻辑电路的输出连接到电荷泵电路的输入，其中，在检测到一或多个存储单元正执行写入操作且需要电流注入时，主动电平检测器电路产生控制电荷泵电路的操作的输出启用信号以将电荷泵电路的输出升压到目标电平，其中，在检测到一或多个存储单元处于备用模式时，备用电平检测器电路产生调节电荷泵电路的操作的另一输出启用信号，使得在备用模式期间输出栅极偏置电压保持在目标电平，且其中目标电平是一或多个存储单元的位线电压与nmos晶体管的阈值电压的总和。
111.在一些实施例中，驱动器电路包括nmos驱动器电路。
112.本揭露概述各种实施例使得本领域的技术人员可更好地理解本揭露的各方面。本领域的技术人员应了解，其可容易地将本揭露用作设计或修改用于实现本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，此类等效构造并不脱离本揭露的精神和范围，且其可在不脱离本揭露的精神和范围的情况下在本文中进行各种改变、替代以及更改。