存储装置和操作该存储装置的方法与流程

存储装置和操作该存储装置的方法
1.本专利申请要求于2019年12月26日在韩国知识产权局提交的第10
‑
2019
‑
0174861号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
2.本公开涉及一种存储装置，更具体地，涉及一种操作包括非易失性存储器的存储装置的方法。


背景技术：

3.神经网络系统是受生物神经网络启发的计算系统。这样的系统通过考虑样本来学习执行任务。系统的神经网络可以包括多个节点，多个节点通过使用特定权重对输入数据执行计算并随后将结果作为输入传递到节点中的一个或多个来学习推断数据。神经网络的结构、权重、神经网络的输出、用于训练神经网络的训练特征和输入到神经网络的数据特征可以被存储在神经网络系统的存储装置中。一些存储的数据(诸如，权重)可以在学习期间被更新或者经由传感器通过外部刺激更新。数据更新可以使用卷积运算(诸如，乘法器
‑
累加器(mac)运算)来执行。具有交叉点结构的神经形态(neuromorphic)存储器装置可以被包括在神经网络系统内。
4.神经形态存储器可以按逐单元原则被编程。然而，由神经形态存储器执行的读取操作不是非常有效率。


技术实现要素：

5.本公开的至少一个示例性实施例提供了一种操作能够按逐存储器单元原则访问的非易失性存储器的方法。
6.本公开的至少一个示例性实施例还提供了一种操作能够执行乘法器
‑
累加器(mac)运算的非易失性存储器的方法。
7.根据本公开的示例性实施例，提供了一种存储装置，所述存储装置包括：非易失性存储器装置，具有多个存储器单元；以及存储控制器，被配置为访问非易失性存储器装置。每个存储器单元被设置为多个存储器单元状态中的一个存储单元状态，其中，所述多个存储器单元状态的不同的多个子集与多个数据集中的一个数据集相关联。存储控制器访问存储在所述多个存储器单元中的处于第一状态的一个存储器单元中的数据，对所述数据执行乘法器
‑
累加器(mac)运算，并且将所述一个存储单元设置为与运算的结果对应的第二状态以执行就地更新。
8.根据本公开的示例性实施例，提供了一种操作包括非易失性存储器的存储装置的方法。所述方法包括：接收操作命令；根据操作命令对非易失性存储器的映射到第一状态的存储器单元的值执行操作，以生成结果；确定映射到所述操作的结果的第二状态；以及将存储器单元设置为第二状态，以用所述结果覆写值，其中，非易失性存储器包括多个存储器单元，每个存储器单元被设置为多个存储器单元状态中的一个存储器单元状态，其中，所述多
个存储器单元状态的不同的多个子集与包括多个数据集的多个数据集中的一个数据集相关联，并且所述多个数据集中的每个数据集包括分别线性地映射到所述多个子集中的一个子集的多个值。
9.根据本公开的示例性实施例，提供了一种神经网络装置，所述神经网络装置包括：存储器，包括多个非易失性存储器单；非易失性存储器装置，被配置为存储计算机程序；以及处理器。每个存储器单元被设置为多个存储器单元状态中的一个存储器单元状态，其中，所述多个存储器单元状态的不同的多个子集与多个数据集中的一个数据集相关联。存储器存储数据。处理器被配置为通过经由运行所述程序来驱动神经网络而对数据执行操作。处理器对存储在所述多个非易失性存储器单元中的一个非易失性存储器单元中且映射到第一状态的数据执行操作以生成结果，并且将所述一个非易失性存储器单元设置为映射到操作的结果的第二状态。
附图说明
10.通过下面结合附图进行的对实施例的描述，发明构思将变得清楚和更容易理解，在附图中：
11.图1是根据本公开的示例性实施例的存储装置20的框图。
12.图2是图1中示出的存储控制器100的框图。
13.图3是更详细地示出图1的非易失性存储器装置200的框图。
14.图4示出了存储器单元的映射分布的各种方法。
15.图5和图6示出了根据发明构思的示例性实施例的存储器单元的线性映射值。
16.图7a和图7b是用于解释根据发明构思的示例性实施例的操作存储装置的方法的示图。
17.图8示出了根据发明构思的示例性实施例的存储装置的存储器单元和标志单元。
18.图9是用于解释根据发明构思的示例性实施例的操作图8中示出的存储装置的方法的示图。
19.图10至图12是示出根据发明构思的示例性实施例的操作存储装置的方法的流程图。
20.图13是用于解释根据发明构思的示例性实施例的当非易失性存储器装置劣化时操作存储装置的方法的示图。
21.图14示出了根据发明构思的示例性实施例的存储装置应用于神经网络装置1000的示例。
22.图15是根据发明构思的示例性实施例的非易失性存储器装置的剖视图。
具体实施方式
23.在下文中，将参照附图描述本公开的示例性实施例。
24.图1是根据本公开的示例性实施例的存储装置20的框图。
25.参照图1，根据本公开的实施例的存储装置20包括存储控制器100(例如，存储器控制器)和非易失性存储器装置(nvm)200。
26.根据一些示例性实施例，连接到存储装置20的主机10(例如，主机装置)可以包括
便携式电子装置(诸如，个人/便携式计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)和智能电话)、高清晰度电视机(hdtv)等。
27.根据一些示例性实施例，存储装置20可以被实现为嵌入在电子装置中的内部存储器，并且可以是例如通用闪存(ufs)存储器装置、嵌入式多媒体卡(emmc)或固态驱动器(ssd)。在一些实施例中，存储装置20可以被实现为能够插入电子装置中或从电子装置移除的外部存储器，并且可以是例如ufs存储卡、紧凑型闪存(cf)卡、安全数字(sd)卡、微型sd卡、迷你sd卡、极限数字(xd)卡或记忆棒。
28.非易失性存储器装置200可以是nand闪存、nor闪存、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻式随机存取存储器(mram)、铁电随机存取存储器(fram)等。
29.存储控制器100连接到主机10和非易失性存储器装置200。存储控制器100被配置为在非易失性存储器装置200与主机10之间提供接口。例如，存储控制器100将控制信号cmd和地址add提供到非易失性存储器装置200。例如，控制信号cmd可以基于从主机10接收的请求(诸如，读取请求或写入请求)。此外，存储控制器100与非易失性存储器装置200交换数据。例如，存储控制器100可以从主机10接收数据和写入请求，并且将数据写入非易失性存储器装置200。例如，存储控制器100可以响应于从主机10接收到读取请求而将控制信号cmd施加到非易失性存储器装置200，非易失性存储器装置200可以响应于施加的控制信号cmd而读取数据并且将读取数据输出到存储控制器100。
30.响应于来自主机10的请求，存储控制器100访问非易失性存储器装置200。存储控制器100可以控制非易失性存储器装置200的读取操作、写入(或编程)操作、擦除操作和后台(background)操作。例如，为了控制读取操作，存储控制器100可以将读取控制信号cmd
read
和地址add发送到非易失性存储器装置200。例如，为了控制写入操作，存储控制器100可以发送写入控制信号cmd
write
和将要写入的数据。例如，为了控制擦除操作，存储控制器100可以发送擦除控制信号cmd
erase
和地址add。此外，存储控制器100可以对非易失性存储器装置200执行后台操作(诸如，损耗均衡(wear leveling)、垃圾收集和坏块管理)。例如，损耗均衡可以包括确保没有存储器块被写入超过特定次数。例如，垃圾收集可以包括将若干个存储器块的有效页复制到单个存储器块，然后擦除若干个块以释放空间。例如，坏块管理可以包括持续跟踪存储不能被校正的码字的存储器块并且避免将这些存储器块用于将来的写入操作。
31.在一些实施例中，存储控制器100可以控制非易失性存储器装置200通过将相同的读取电压施加到选择的字线来读取数据。非易失性存储器装置200可以使用具有预定阈值电压的读取电压来读取存储的数据，并且每当数据被读取时将读取数据传送到存储控制器100。读取数据可以按逐页原则被传送到存储控制器100。例如，非易失性存储器装置200可以包括页缓冲器，非易失性存储器装置200可以用读取数据的下一页覆写页缓冲器，将页缓冲器的内容输出到存储控制器100，并且重复此过程直到所有的读取数据已经被传送到存储控制器100为止。
32.在一个示例性实施例中，存储控制器100可以访问存储在存储器单元中的数据的第一状态，对映射到第一状态的值执行操作，并且将操作的结果就地更新(in
‑
place update)为第二状态。在本说明书中，就地更新可以指这样的情况：存储有操作前的数据的
存储器单元与写入有(编程有或更新有)操作后的数据的存储器单元相同。在一个示例性实施例中，就地更新覆写已经存储数据的存储器单元，而不是首先擦除存储器单元。
33.图2是图1中示出的存储控制器100的框图。
34.参照图2，根据示例性实施例的存储控制器100包括主机接口(i/f)110、处理器120(例如，中央处理器(cpu))、存储器130、寄存器140、可编程逻辑150和非易失性存储器接口(nvm i/f)160。
35.存储控制器100的元件通过数据总线101彼此连接。数据总线101可以包括多个通道。在一个示例性实施例中，通道可以指示彼此独立地驱动并基于相同的通信方法分别与连接的装置通信的通信路径。
36.主机接口110可以连接到主机10。根据一个示例性实施例，主机接口110可以基于各种接口(诸如，双倍数据速率(ddr)、低功率ddr(lpddr)、通用串行总线(usb)、多媒体卡(mmc)、外围组件互连(pci)、pci高速(pci
‑
e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、移动行业处理器接口(mipi)、非易失性存储器高速(nvm
‑
e)和通用闪存(ufs))中的至少一种。
37.处理器120可以响应于从主机10接收的与存储装置20的操作相关的写入命令、读取命令、擦除命令或其他命令而对存储控制器100的每个元件执行操作控制和操作。根据发明构思的示例性实施例，处理器120执行用于神经网络需要的卷积运算的乘法器
‑
累加器(或称为乘法累加，mac)运算。在一个示例性实施例中，mac运算包括乘法运算和加法运算。例如，人工神经网络的节点的与第一输入边相关联的第一权重可以利用mac运算的乘法器乘以通过第一边接收的第一数据输入以生成第一结果，节点的与第二输入边相关联的第二权重可以利用乘法器乘以通过第二边接收的第二数据输入以生成第二结果，第一结果和第二结果可以利用mac运算的累加器相加在一起以生成节点的输出。
38.存储器130存储存储控制器100的操作需要的非易失性数据。根据一些实施例，存储器130可以包括缓存、只读存储器(rom)、可编程只读存储器(prom)、可擦除prom(eprom)、电可擦除可编程只读存储器(eeprom)、相变ram(pram)、闪存、静态ram(sram)或动态ram(dram)。
39.寄存器140可以是这样的工作存储器：暂时存储从主机10接收的写入数据或从非易失性存储器装置200接收的读取数据以及在处理器120的控制操作期间生成的操作结果。寄存器140还可以被称为缓冲存储器。
40.可编程逻辑150可以执行由处理器120执行的操作中的一些。例如，处理器120的一些操作可以被卸载到可编程逻辑150。根据发明构思的示例性实施例，可编程逻辑150是包括多个门阵列的可编程逻辑装置(pld)(例如，现场可编程门阵列(fpga))。pld可以用于设计执行特定操作的数字电路。
41.非易失性存储器接口160还可以被称为非易失性存储器控制器，并且可以访问非易失性存储器装置200以控制多个非易失性存储器中的每个非易失性存储器的操作。在一个示例性实施例中，非易失性存储器接口160可以通过至少一个通道连接到非易失性存储器装置200，以写入、读取或擦除数据。
42.非易失性存储器装置200被提供为存储装置20的存储介质。例如，非易失性存储器
装置200可以被配置为具有大存储容量的nand型闪存。
43.图3是更详细地示出图1的非易失性存储器装置200的框图。
44.参照图3，根据本公开的示例性实施例的非易失性存储器装置200包括存储器单元阵列260、控制逻辑210、行解码器250、页缓冲器220和输入/输出缓冲器230。
45.存储器单元阵列260包括多个存储器块blk0至blkn
‑
1(其中，n是大于1的整数)。存储器块blk0至blkn
‑
1中的每个包括多个页。每个页包括多个存储器单元。每个存储器单元设置在字线wl与位线bl的交叉点处。
46.存储器单元阵列260可以包括标志单元区和与主存储器对应的存储器单元区。
47.在存储数据的主存储器中，每个存储器单元可以是存储两比特或更多比特的数据的多层单元(multi
‑
level cell)。每个存储器单元可以存储多个比特的数据。每个存储器单元可以包括一个或多个数据集。每个数据集可以包括被映射的两个或更多个状态。
48.根据发明构思的示例性实施例，当从主机10接收到操作命令时，存储控制器100对存储器单元中的处于第一状态的一个存储器单元的值执行操作以生成结果，并且将所述一个存储器单元设置为与操作的结果对应的第二状态，以执行就地更新。这里，第二状态可以与第一状态属于同一存储器单元，但也可以属于与第一状态属于的数据集相同的数据集，或者可以属于与第一状态属于的数据集相邻的数据集。稍后将参照图7a和图7b对此进行详细描述。
49.根据发明构思的示例性实施例，存储器单元阵列260包括存储关于存储器单元的各种信息的标志单元。
50.根据一些实施例，标志单元可以包括与包括在存储器单元中的数据集的数量对应的一个或多个状态。例如，如果存在三个数据集，则标志单元可以包括包含擦除状态的四个状态，并且可以是与四个状态对应的2比特标志数据。
51.根据发明构思的示例性实施例，标志单元包括包含在存储器单元中的多个状态的劣化信息。劣化信息标志单元可以是一个或多个比特的标志数据。
52.控制逻辑210控制非易失性存储器装置200的总体操作。控制逻辑210可以被配置为控制电压生成器240。也就是说，控制逻辑210可以响应于来自存储控制器100(见图1)的控制信号cmd而控制电压生成器240生成写入操作、读取操作和擦除操作需要的电压(例如，预定的高电压)。例如，在读取操作期间，控制逻辑210通过行解码器250将读取电压vrd和读取通过电压vread施加到存储器单元阵列260。此外，控制逻辑210将从存储控制器100(见图1)接收的地址add传送到行解码器250和页缓冲器220中的每个。
53.页缓冲器220根据操作模式而作为写入驱动器或感测放大器操作。例如，页缓冲器220在读取操作期间作为感测放大器操作。在读取操作期间，页缓冲器220从存储器单元阵列260接收一个页的数据。具体地，页缓冲器220从存储器单元阵列260接收与页地址对应的一个页的最低有效位(lsb)数据或最高有效位(msb)数据。
54.输入/输出缓冲器230被配置为与外部装置交换数据。从外部装置接收的数据通过数据线dl被传送到页缓冲器220。例如，输入/输出缓冲器230可以通过数据线dl将接收的数据传送到页缓冲器220。从页缓冲器220接收的数据被输出到外部装置(例如，存储控制器100)。例如，输入/输出缓冲器230可以将读取数据传送到存储控制器100。例如，输入/输出缓冲器230可以包括公知的元件(诸如，数据缓冲器)。
55.存储器单元阵列260中的第一存储器块blk0包括多个存储器单元组(未示出)。
56.设置在一行中的存储器单元可以形成一个存储器单元组(例如，页)。此外，存储器单元组可以连接到多条字线wl之一。
57.例如，第一存储器块blk0可以包括第一页page 1至第m页page m(其中，m是大于1的整数，并且m与m等同)。页page 1至page m中的每个可以包括第一扇区sector 1至第k扇区sector k(其中，k是大于1的整数)。扇区sector 1至sector k中的每个包括共享一条字线的多个存储器单元(未示出)。每个存储器单元可以是存储多个比特的多层单元。
58.尽管在图3中仅示出了第一存储器块blk0，但可以相同地配置所有的第一存储器块blk0至第n存储器块blkn
‑
1。在nand闪存的情况下，读取操作和写入操作可以以就地更新方法按逐单元原则被执行。
59.图4示出了存储器单元的映射分布(dispersion)的各种方法。图5和图6示出了根据发明构思的示例性实施例的存储器单元的线性映射值。
60.在示出的实施例中，假设一个存储器单元是能够存储4比特的四层单元(qlc)。然而，这仅是示例性实施例，并且本公开不限于此。本公开的实施例适用于存储两比特或更多比特的数据的任何多层单元。
61.参照图4，当存储器单元是4比特多层单元时，存储器单元可以处于擦除状态e以及第一状态p1至第十五状态p15中的一个，并且可以被编程为(被写为)任何一个状态。图4的横轴表示存储器单元的阈值电压(v
th
)，状态可以分别通过阈值电压rp1至rp15来划分。也就是说，在编程操作期间在擦除状态e以及第一状态p1至第十五状态p15下编程的结果可以通过将阈值电压rp1至rp15顺序地施加到选择的字线来划分。
62.当第一阈值电压rp1被施加到存储器单元的控制栅极时，如果存储器单元处于擦除状态e，则存储器单元导通，但如果存储器单元处于第一状态p1(或者，除了擦除状态e之外的其他状态)，则存储器单元截止。当存储器单元导通时，电流流过存储器单元。当存储器单元截止时，没有电流流过存储器单元。因此，存储在存储器单元中的数据可以根据存储器单元是否导通而被区分开。
63.数据的逻辑电平分配可以根据实施例而变化。根据一些实施例，当存储器单元通过被施加第一阈值电压rp1而导通时，数据
‘1’
可以被存储，并且当存储器单元截止时，数据
‘0’
可以被存储。可选地，根据一个实施例，当存储器单元导通时，数据
‘0’
可以被存储，并且当存储器单元截止时，数据
‘1’
可以被存储。
64.在qlc的情况下，包括4比特的数据可以如附图中所示被分配给每个状态。在一个实施例中，数据
‘
1111’可以被分配给擦除状态e，数据
‘
1110’可以被分配给第一状态p1。然而，分配给每个状态的数据不限于示出的示例，并且可以被改变并随后被相应地分配。
65.为了对多层单元进行数据访问，多个比特页可以被包括。qlc可以被划分为用于输出数据的四个比特页1p至4p。比特页1p至4p可以分别通过页缓冲器u、m、l和f输出数据。
66.一个存储器单元的状态可以使用各种线性映射方法来表述。映射到每个状态的值为线性值。也就是说，擦除状态e以及第一状态p1至第n状态pn(其中，n是大于0的整数)可以具有顺序地且恒定地增大的值。可选地，存储器单元可以以包括一个或多个数据集的方式被线性地映射。每个数据集可以包括两个或更多个状态。
67.存储控制器100沿从低阈值电压到高阈值电压的方向执行写入操作。因此，存储控
制器100可以仅沿向右方向存储操作的结果。也就是说，在假设操作前的值被存储为第一状态，并且操作后的值被存储为第二状态的情况下，第二状态可以具有比第一状态大的阈值电压。换言之，第二状态可以设置在偏移(shift)到第一状态的右侧的位置。由于非易失性存储器的写入(编程)操作的本质，第二状态不会偏移到左侧。
68.根据一些实施例，存储器单元的多个状态中的每个可以映射到十进制数、十六进制数或一些其他数制的值。
69.图4中示出的存储器单元的状态可以根据一些实施例而分别被线性地映射到作为十进制数(dec)的0至15的值，或者可以根据一些实施例而分别被线性地映射到作为十六进制数(hex)的0至9及a至f的值。在这种情况下，因为映射到十进制数的值(0至15)或映射到十六进制数的值彼此不重叠，所以它们可以指一个数据集。
70.可选地，参照图5中示出的实施例，存储器单元可以被线性地映射到八个数据集，每个数据集包括分别映射到值0和值1的两个状态。数据集中的值0和值1是线性值，数据集0至数据集7的集号0至7也可以彼此线性地增大。
71.可选地，参照图6中示出的实施例，存储器单元的除了擦除状态e之外的十五个状态可以被映射到三个数据集(数据集0至数据集2)，每个数据集包括五个线性值(
‑
2、
‑
1、0、1和2)。在这种情况下，因为未包括在数据集中的擦除状态e是存储器单元被编程之前的状态，所以它可以被映射为无效。
72.图6的每个数据集包括五个值。分别映射到包括在一个数据集中的状态的值可以被各种地设置。例如，尽管在图6中，值被设置为
‑
2、
‑
1、0、1和2，但数据集可以替代地被设置为0、1、2、3和4。然而，本公开不限于此，并且值还可以被映射到根据系统设计而需要的其他线性值。
73.根据本公开的示例性实施例的存储装置可以通过这样的方式按逐单元原则对非易失性存储器执行写入操作：将具有多个值的多个数据集映射到存储器单元的多个状态，并且基于映射值执行操作。
74.图7a和图7b是用于解释根据发明构思的示例性实施例的操作存储装置的方法的示图。
75.参照图7a，在示出的示例中，一个数据集中的值v可以被设置为
‑
2、
‑
1、0、1和2，并且可以分别被线性地映射到除了擦除状态之外的状态。例如，数据集0、数据集1和数据集2可以沿这样的方向顺序地映射到状态p1至p15。具体地，数据集0被映射到状态p1至p5，数据集1被映射到状态p6至p10，数据集2被映射到状态p11至p15。此外，
‑
2、
‑
1、0、1和2的值v分别被映射到相应的数据集中的状态p1到p5、状态p6到p10或状态p11到p15。
76.存储装置首先在状态p1下开始操作。例如，存储器单元在开始操作之前处于状态p1，状态p1与数据集0相关联。映射到状态p1的当前值为
‑
2。例如，存储器单元可以被解释为在操作之前存储值
‑
2。在状态p1下加上( )4得到值2，导致向映射到值2的状态p5的偏移。例如，如果操作包括将4加到存储在存储器单元中的值，则第一电压可以通过数据线被施加到存储器单元，以将存储器单元设置为与数据集0相关联的状态p5。在下一操作中从值2减去(
‑
)3得到值
‑
1。例如，如果操作还包括从存储在存储器单元中的值2减去3，则比第一电压高的第二电压可以通过位线被施加到存储器单元，以将存储器单元设置为与数据集1相关联的状态p7。由于非易失性存储器的编程本质，存储装置偏移到下一相邻的数据集1的状态
p7，而不是偏移到映射到值
‑
1的状态p2。
77.如果在下一操作中将值
‑
1乘以2，则当前值变为
‑
2。存储装置偏移到下一相邻的数据集2的映射到当前值
‑
2的状态p11。例如，如果操作还包括将存储在存储器单元中的值
‑
1乘以2，则比第二电压高的第三电压可以通过位线被施加到存储器单元，以将存储单元设置为与数据集2相关联的状态p11。如果在下一操作中将值
‑
2除以2，则当前值变为
‑
1。因为同一数据集中的值沿增大方向被映射，所以存储装置偏移到状态p12。例如，如果操作还包括将存储在存储器单元中的值
‑
2除以2，则比第三电压高的第四电压可以通过位线被施加到存储器单元，以将存储器单元设置为与数据集2相关联的状态p12。
78.参照图7b，在示出的示例中，一个数据集中的值v可以被设置为0、1、2、3和4，并且可以分别被线性地映射到除了擦除状态之外的状态。例如，数据集0、数据集1和数据集2可以沿这样的方向顺序地映射到状态p1至p15。具体地，数据集0可以被映射到状态p1至p5，数据集1可以被映射到状态p6至p10，数据集2可以被映射到状态p11至p15。此外，0、1、2、3和4的值v可以分别被映射到相应的数据集中的状态p1至p5、状态p6至p10或状态p11至p15。
79.存储装置首先在状态p1下开始操作。映射到状态p1的当前值为0。在状态p1下加上( )4得到值4，导致向映射到值4的状态p5的偏移。在下一操作中从值4减去(
‑
)3得到值1。由于非易失性存储器的编程本质，存储装置偏移到下一相邻的数据集1的状态p7，而不是偏移到映射到值1的状态p2。
80.如果在下一操作中将值1乘以2，则当前值变为2。存储装置偏移到映射到当前值2的状态p8。如果在下一操作中将值2除以2，则当前值变为1。由于同一数据集中的值不能沿递大方向被映射，所以存储装置偏移到状态p12。
81.也就是说，存储装置可以对映射到每个状态的值执行操作，检查操作的结果值映射到的第二状态的位置信息，并且更新第二状态的位置信息。这里，检查了结果值是否为在从第一状态的值增大的方向上的第二状态的值。然后，结果值被写入(更新到或覆写到)第二状态。
82.在一个示例性实施例中，当控制逻辑210被命令将存储器单元从第一值更新为第二值时，控制逻辑210确定与存储器单元相关联的当前数据集，确定存储器单元的在当前数据集内的当前状态(例如，确定当前状态的在当前数据集内的位置)(其中，当前状态与第一值对应)，确定存储器单元是否能够从当前状态(例如，当前位置)被向右偏移到用于将存储器单元设置为第二值的在当前数据集内的新的第一状态(例如，新的第一位置)，并且根据确定存储器单元能够被向右偏移到新的第一状态而将适当的电压施加到存储器单元以将存储器单元设置为新的第一状态。例如，参照图7a，如果存储器单元当前处于第一状态p1，并且将被更新为值
‑
1，则因为当前数据集为数据集0，在数据集0内从状态p1向右的偏移能够到达具有值
‑
1的状态p2，所以控制逻辑210能够将适当的电压施加到存储器单元，以将存储器单元设置为状态p2。如果控制逻辑210确定存储器单元不能被向右偏移到用于将存储器单元设置为第二值的在当前数据集内的新的第一状态，则控制逻辑210确定用于将存储器单元设置为第二值的在下一数据集内的新的第二状态(例如，新的第二位置)，并且将适当的电压施加到存储器单元以将存储器单元设置为新的第二状态。例如，参照图7a，如果存储器单元处于状态p2，并且将被更新为值
‑
2，则因为当前数据集为数据集0，在数据集0内向右的偏移不能够到达值
‑
2，所以控制逻辑210确定下一数据集1内的状态p6允许存储器单元
被设置为值
‑
2，因此，控制逻辑210可以将适当的电压施加到存储器单元，以将存储器单元设置为状态p6。
83.图8示出了根据发明构思的示例性实施例的存储装置的存储器单元和标志单元。图9是用于解释根据发明构思的示例性实施例的操作图8中示出的存储装置的方法的示图。
84.参照图8，非易失性存储器装置可以包括存储器单元区和标志单元区。
85.标志单元区可以存储与每个存储器单元对应的状态信息。根据一些实施例，标志单元可以是多层单元。根据一些实施例，状态信息可以包括每个存储器单元的操作信息和劣化信息中的至少一种。
86.操作信息是指示存储当前值的状态是否被包括在属于存储器单元的数据集中的信息。更具体地，操作信息是指示当前值是否已经通过数据集的信息。
87.操作信息标志单元可以包括与包括在存储器单元中的数据集的数量对应的比特数量。在附图中示出的qlc的情况下，因为存在三个数据集，所以操作信息标志单元可以是2比特。具体地，数据集0可以与标志单元状态p1对应，数据集1可以与标志单元状态p2对应，数据集2可以与标志单元状态p3对应。
88.劣化信息是指示每个存储器单元根据其操作已经劣化到的程度的信息。也就是说，劣化信息是关于劣化进度(progress of degradation)的日志信息，并且可以包括例如编程/擦除(p/e)周期、读取计数、保留时间、编程时间和编程/读取温度，但根据当前实施例的劣化信息不限于此。
89.在一个实施例中，p/e周期的标志单元可以是一个或多个比特。在存储器单元中，p/e周期的数量超过预定值(>预定数量a)的状态属于的数据集可以被确定为无效，其他数据集可以被确定为有效。在这种状态下，存储器单元可以被驱动。在其他实施例中，与p/e周期用作劣化信息的实施例相似，在存储器单元中，当p/e周期、读取计数、保留时间、编程时间和/或编程/读取温度等不满足(例如，高于或低于)预定值时，相应的数据集可以被确定为无效，其他数据集可以被确定为有效。
90.现在将参照图8和图9更详细地描述当执行操作时的标志单元状态。首先，对于当前值
‑
2(状态p1)，仅将与存储器单元(qlc)的状态p1属于的数据集0对应的标志单元状态p1更新为1，并且将标志单元状态p2和p3更新为0。
91.在第一操作中，如果当前值
‑
2(状态p1)加上4，则当前值变为2(状态p5)。考虑到存储器单元的老化，在存储器单元的状态p5之前和之后的数据集0和数据集1所对应的标志单元状态p1和p2被更新为1，标志单元状态p3被更新为0。
92.在第二操作中，如果当前值2(状态p5)减去3，则当前值变为
‑
1(状态p7)，与存储器单元的状态p7属于的数据集1对应的标志单元状态p2被更新为1，标志单元状态p3被更新为0。此时，与数据集0对应的标志单元状态p1为1。
93.在第三操作中，如果当前值
‑
1(状态p7)乘以2，则当前值变为
‑
2(状态p11)，与存储器单元的状态p11属于的数据集2对应的标志单元状态p3被更新为1。此时，与数据集0对应的标志单元状态p1为1，与数据集1对应的标志单元状态p2为1。
94.在第四操作中，如果当前值
‑
2(状态p11)除以2，则当前值变为
‑
1(状态p12)，与存储器单元的状态p12属于的数据集2对应的标志单元状态p3被更新为1。此时，与数据集0对应的标志单元状态p1为1，与数据集1对应的标志单元状态p2为1。
95.尽管图8中示出的标志单元的状态信息在数据集被激活时为1，并且在数据集未被激活时为0，但它还可以根据其他实施例而被不同地映射。
96.也就是说，标志单元可以用于在对非易失性存储器的读取操作中确定读取电压的范围。当存储装置访问当前值(例如，在上述第四操作之后的当前值
‑
1)以执行操作时，它仅需要检查标志单元，然后施加与对应于标志单元状态(例如，标志单元状态p2)的数据集(例如，数据集1)对应的阈值电压值。因此，读取操作的效率可以被提高。
97.图10至图12是示出根据发明构思的示例性实施例的操作存储装置的方法的流程图。
98.存储装置可以基于映射到存储器单元的每个状态的值执行操作，并且将操作的结果写入(或覆写到)存储器单元。也就是说，存储装置可以按逐单元原则将数据写入非易失性存储器装置(换言之，可以将数据就地更新到对应的存储器单元)。
99.参照图10，在写入操作的情况下，当存储装置对处于第一状态的存储器单元的当前值执行操作以生成结果，并且接收到用于对操作的结果进行写入的写入(编程)命令时(操作s10)，存储装置对存储器单元执行写入操作，以将存储器单元设置为与操作的结果对应的第二状态(操作s11)。存储装置对与第二状态属于的数据集对应的标志单元的状态进行更新(操作s12)。
100.参照图11，在读取操作的情况下，当存储装置意图读取处于第一状态的存储器单元的当前值时，存储装置首先读取对应于由与读取命令一起接收的地址指示的存储器单元的标志单元(操作s20)。在检查标志单元中的数据集激活信息之后，存储装置通过施加激活的数据集的阈值电压范围内的读取电压来访问存储器单元(操作s21至s2n)(其中，n是大于0的整数)。例如，如果阈值电压范围包括若干个读取电压，则存储装置可以将这些电压中的一个或多个施加到存储器单元。
101.参照图12，在擦除操作的情况下，存储装置将存储器单元设置为擦除状态e。因此，存储装置擦除存储器单元(操作s31)，同时将与存储器单元对应的标志单元复位为擦除状态e(操作s32)。
102.也就是说，根据图10至图12的实施例，当存储装置对存储器单元执行读取操作、写入操作或擦除操作时，它可以将关于操作的信息更新到对应的标志单元。
103.图13是用于解释根据发明构思的示例性实施例的当非易失性存储器装置劣化时操作存储装置的方法的示图。
104.参照图13，劣化信息可以被存储在标志单元区中。
105.根据一些实施例，劣化信息标志单元可以是单层单元或多层单元。
106.对于作为劣化信息的实施例的p/e周期，与p/e周期对应的标志单元可以针对每个数据集具有对应的比特。劣化信息标志单元可以在存储器单元的p/e周期的数量等于或小于预定数量a时被存储为0，并且可以在p/e周期的数量超过预定数量a时被写为1。
107.在示出的实施例中，当数据集2的p/e周期的数量超过预定数量a时，存储装置将1写入标志单元作为数据集2的劣化信息。
108.存储装置首先读取劣化信息标志单元，然后访问对应的存储器单元，以执行读取操作、写入操作或擦除操作。
109.例如，在读取操作中，存储装置可以基于劣化信息标志单元来禁用属于数据集2的
所有的状态p11至p15，并且将阈值电压rp1'至rp10'以及无效和数据集0和1重新映射到其他的状态e及p1至p10。因为在多层单元的情况下，阈值电压之间的间隙非常小，所以如果阈值电压被映射到除了禁用的状态之外的其余状态，则阈值电压之间的间隙可以被增大(w1<w2)，从而改善了读取可靠性。
110.图14示出了根据发明构思的示例性实施例的存储装置应用于神经网络装置1000的示例。
111.参照图14，神经网络装置1000可以被实现为各种类型的装置(诸如，个人计算机、服务器装置、移动装置和嵌入式装置)。具体地，神经网络装置1000可以是但不限于使用神经网络执行语音识别、图像识别、图像分类等的智能电话、平板电脑装置、增强现实(ar)装置、物联网(iot)装置、自主车辆、机器人或医疗装置。此外，神经网络装置1000可以是但不限于安装在以上装置上的专用硬件加速器，或者硬件加速器(诸如作为用于驱动神经网络的专用模块的神经处理器(npu)、张量处理器(tpu)或神经引擎)。
112.神经网络装置1000包括处理器1120和存储器1110。在神经网络装置1000中，仅示出了与当前实施例相关的元件。因此，本领域普通技术人员将理解的是，除了图14中示出的元件之外，其他通用元件也可以被包括。
113.处理器1120控制用于运行神经网络装置1000的总体功能。例如，处理器1120通过运行存储在神经网络装置1000的存储器1110中的程序来控制神经网络装置1000的总体操作。处理器1120可以被实现为包括在神经网络装置1000中的中央处理器(cpu)、图形处理器(gpu)或应用处理器(ap)，但本公开不限于此。
114.存储器1110是存储在神经网络装置1000中处理的各种数据的硬件。例如，存储器1110可以存储由神经网络装置1000处理后的数据和将要处理的数据。此外，存储器1110可以存储将要由神经网络装置1000驱动的应用、驱动器等。根据一些实施例，存储器1110可以是图1中示出的非易失性存储器装置200。根据一个实施例，作为非易失性存储器的存储器1110可以包括随机存取存储器(ram)(诸如，dram或sram)、rom、eeprom、cd
‑
rom、蓝光或其他光盘存储设备、硬盘驱动器(hdd)、ssd或者闪存。
115.处理器1120可以从存储器1110读取神经网络数据(例如，图像数据、特征图数据或内核数据)/将神经网络数据(例如，图像数据、特征图数据或内核数据)写入存储器1110，并且使用读取数据/写入数据来执行神经网络(例如，人工神经网络)。当神经网络被执行时，处理器1120可以在输入特征图与内核之间重复地执行卷积运算，以生成关于输出特征图的数据。处理器1120可以与图1中示出的存储控制器100相似地操作。处理器1120可以执行在从数亿到数百亿的范围内的非常大的数量(操作计数)的卷积运算，处理器1120访问存储器1110以执行卷积运算的次数可以急剧地增加。
116.根据实施例的神经网络装置1000可以包括神经形态硬件。根据一些实施例，神经形态硬件可以与存储器1110分离地设置，或者可以是存储器1110的一部分。神经形态硬件可以执行卷积神经网络(cnn)映射。神经形态硬件可以仅使用片上存储器而不使用外部存储器来执行操作。例如，神经形态硬件可以仅使用片上存储器而不使用外部存储器(例如，片外存储器)来执行cnn映射。因此，它可以在图像处理期间在没有存储器更新的情况下执行操作。
117.图15是根据发明构思的示例性实施例的非易失性存储器装置的剖视图。
118.参照图15，存储器装置400可以具有芯片到芯片(chip to chip，c2c)结构。存储器装置400是参照图1和图3的存储器装置的一个示例性实施例。c2c结构可以指通过这样的方法来形成的结构：在第一晶片上制造包括单元区cell的上芯片，在与第一晶片不同的第二晶片上制造包括外围电路区peri的下芯片，然后以结合方式将上芯片和下芯片连接。例如，结合方式可以包括将形成在上芯片的最上面的金属层上结合金属与形成在下芯片的最上面的金属层上的结合金属电连接的方法。例如，当结合金属可以由铜(cu)形成时，结合方式可以是cu
‑
cu结合，结合金属还可以由铝或钨形成。
119.存储器装置400的外围电路区peri和单元区cell中的每个可以包括外部垫(pad，或称为“焊盘”或“焊垫”)结合区域pa、字线结合区域wlba和位线结合区域blba。
120.外围电路区peri可以包括第一基底210、层间绝缘层215、形成在第一基底210上的多个电路元件220a、220b和220c、分别连接到多个电路元件220a、220b和220c的第一金属层230a、230b和230c以及形成在第一金属层230a、230b和230c上的第二金属层240a、240b和240c。在一个示例实施例中，第一金属层230a、230b和230c可以由具有相对高的电阻的钨形成，第二金属层240a、240b和240c可以由具有相对低的电阻的铜形成。
121.在图15中示出的示例实施例中，尽管第一金属层230a、230b和230c以及第二金属层240a、240b和240c被示出和描述，但它们不限于此，并且一个或多个金属层可以进一步形成在第二金属层240a、240b和240c上。形成在第二金属层240a、240b和240c上的一个或多个金属层的至少一部分可以由具有比形成第二金属层240a、240b和240c的铜的电阻低的电阻的铝等形成。
122.层间绝缘层215可以设置在第一基底210上，并且覆盖多个电路元件220a、220b和220c、第一金属层230a、230b和230c以及第二金属层240a、240b和240c。层间绝缘层215可以包括绝缘材料(诸如，氧化硅、氮化硅等)。
123.下结合金属271b和272b可以形成在字线结合区域wlba中的第二金属层240b上。在字线结合区域wlba中，外围电路区peri中的下结合金属271b和272b可以以结合方式电连接到单元区cell中的上结合金属371b和372b，下结合金属271b和272b以及上结合金属371b和372b可以由铝、铜、钨等形成。
124.单元区cell可以包括至少一个存储器块。单元区cell可以包括第二基底310和共源极线320。在第二基底310上，多条字线331至338(即，330)可以沿与第二基底310的上表面垂直的方向(z轴方向)堆叠。至少一条串选择线和至少一条地选择线可以分别布置在多条字线330上方和下方，多条字线330可以设置在至少一条串选择线与至少一条地选择线之间。
125.在位线结合区域blba中，沟道结构ch可以在与第二基底310的上表面垂直的方向上延伸，并且穿过多条字线330、至少一条串选择线和至少一条地选择线。沟道结构ch可以包括数据存储层、沟道层、掩埋绝缘层等，沟道层可以电连接到第一金属层350c和第二金属层360c。例如，第一金属层350c可以是位线接触件，第二金属层360c可以是位线。在一个示例实施例中，位线360c可以在与第二基底310的上表面平行的第一方向(y轴方向)上延伸。
126.在图15中示出的示例实施例中，设置有沟道结构ch、位线360c等的区域可以被定义为位线结合区域blba。在位线结合区域blba中，位线360c可以电连接到在外围电路区peri中提供页缓冲器393的电路元件220c。例如，位线360c可以连接到单元区cell中的上结
合金属371c和372c，上结合金属371c和372c可以连接到连接于页缓冲器393的电路元件220c的下结合金属271c和272c。
127.在字线结合区域wlba中，多条字线330可以在与第二基底310的上表面平行的第二方向(x轴方向)上延伸，并且可以连接到多个单元接触插塞341至347(即，340)。多条字线330和多个单元接触插塞340可以在由沿第二方向以不同长度延伸的多条字线330的至少一部分提供的垫中彼此连接。第一金属层350b和第二金属层360b可以顺序地连接到连接于多条字线330的多个单元接触插塞340的上部。多个单元接触插塞340可以在字线结合区域wlba中通过单元区cell的上结合金属371b和372b以及外围电路区peri的下结合金属271b和272b来连接到外围电路区peri。
128.多个单元接触插塞340可以电连接到在外围电路区peri中提供行解码器394的电路元件220b。在一个示例实施例中，提供行解码器394的电路元件220b的操作电压可以与提供页缓冲器393的电路元件220c的操作电压不同。例如，提供页缓冲器393的电路元件220c的操作电压可以比提供行解码器394的电路元件220b的操作电压大。
129.共源极线接触插塞380可以设置在外部垫结合区域pa中。共源极线接触插塞380可以由导电材料(诸如，金属、金属化合物、多晶硅等)形成，并且可以电连接到共源极线320。第一金属层350a和第二金属层360a可以顺序地堆叠在共源极线接触插塞380的上部上。例如，设置有共源极线接触插塞380、第一金属层350a和第二金属层360a的区域可以被定义为外部垫结合区域pa。
130.输入输出垫205和305可以设置在外部垫结合区域pa中。参照图15，覆盖第一基底210的下表面的下绝缘膜201可以形成在第一基底210下方，第一输入输出垫205可以形成在下绝缘膜201上。第一输入输出垫205可以通过第一输入输出接触插塞203连接到设置在外围电路区peri中的多个电路元件220a、220b和220c中的至少一个，并且可以通过下绝缘膜201与第一基底210分离。此外，侧绝缘膜可以设置在第一输入输出接触插塞203与第一基底210之间，以将第一输入输出接触插塞203和第一基底210电分离。
131.参照图15，覆盖第二基底310的上表面的上绝缘膜301可以形成在第二基底310上，第二输入输出垫305可以设置在上绝缘膜301上。第二输入输出垫305可以通过第二输入输出接触插塞303连接到设置在外围电路区peri中的多个电路元件220a、220b和220c中的至少一个。例如，参照图15，下结合金属271a和272a可以设置在经由第一金属层230a连接到电路元件220a的第二金属层240a上，与第二输入输出垫305连接的第二输入输出接触插塞303可以经由设置在单元区cell的最上面的金属层中的上金属图案电连接到下结合金属271a和272a，并由此连接到例如电路元件220a。
132.根据一个实施例，第二基底310和共源极线320可以不设置在设置有第二输入输出接触插塞303的区域中。此外，第二输入输出垫305可以不在第三方向(z轴方向)上与字线330叠置。参照图15，第二输入输出接触插塞303可以在与第二基底310的上表面平行的方向上与第二基底310分离，并且可以穿过单元区cell的层间绝缘层315以连接到第二输入输出垫305。
133.根据实施例，第一输入输出垫205和第二输入输出垫305可以被选择性地形成。例如，存储器装置400可以仅包括设置在第一基底210上的第一输入输出垫205或设置在第二基底310上的第二输入输出垫305。可选地，存储器装置400可以包括第一输入输出垫205和
第二输入输出垫305两者。
134.在分别包括在单元区cell和外围电路区peri中的外部垫结合区域pa和位线结合区域blba中的每个中，最上面的金属层中的金属图案可以被设置为虚设图案，或者最上面的金属层可以不存在。
135.在外部垫结合区域pa中，存储器装置400可以包括在外围电路区peri的最上面的金属层中的下金属图案273a，下金属图案273a与形成在单元区cell的最上面的金属层中的上金属图案372a对应并且具有与单元区cell的上金属图案372a的形状相同的形状。在外围电路区peri中，形成在外围电路区peri的最上面的金属层中的下金属图案273a可以不连接到接触件。相似地，在外部垫结合区域pa中，与形成在外围电路区peri的最上面的金属层中的下金属图案对应且具有与外围电路区peri的下金属图案的形状相同的形状的上金属图案可以形成在单元区cell的最上面的金属层中。在外部垫结合区域pa中，接触件371a可以设置在上金属图案372a上，上金属图案372a可以经由接触件371a、第二金属层360a的部分和第一金属层350a的部分电连接到共源极线接触插塞380。
136.下结合金属271b和272b可以形成在字线结合区域wlba中的第二金属层240b上。在字线结合区域wlba中，外围电路区peri的下结合金属271b和272b可以通过cu
‑
cu结合来电连接到单元区cell的上结合金属371b和372b。
137.此外，在位线结合区域blba中，与形成在外围电路区peri的最上面的金属层中的下金属图案252对应且具有与外围电路区peri的下金属图案252的形状相同的形状的上金属图案392可以形成在单元区cell的最上面的金属层中。接触件可以不形成在形成于单元区cell的最上面的金属层中的上金属图案上。在位线结合区域blba中，接触件251可以设置在下金属图案252上，下金属图案252可以通过接触件251连接到外围电路区peri的第二金属层240c的至少一部分。
138.在一个示例实施例中，与形成在单元区cell和外围电路区peri中的一个中的最上面的金属层中的金属图案(例如，上金属图案372a和下金属图案252)对应，具有与金属图案的形状相同形状的增强金属图案(例如，下金属图案273a和上金属图案392)可以形成在单元区cell和外围电路区peri中的另一个中的最上面的金属层中，接触件可以不形成在增强金属图案上。
139.总结具体实施方式，本领域技术人员将理解的是，在基本不脱离本发明构思的原理的情况下，可以对这些示例性实施例做出许多变化和修改。