磁性随机存储器之读写电路的制作方法

1.本发明涉及磁性随机存储器领域，特别涉及一种用于操作存储装置识别磁性隧道结状态转换及其读取及写入的电路设计。


背景技术：

2.近年来，采用磁性隧道结(magnetic tunnel junction,mtj)的磁性随机存储器(magnetic radom access memory，mram)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性mtj通常为三明治结构，其中有磁性自由层(free layer，fl)，磁性自由层可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(tunnel barrier layer，tbl)；磁性参考层(reference layer，rl)位于隧道势垒层的另一侧，它的磁化方向不变。
3.为能在这种磁电阻组件中记录信息，使用基于自旋动量转移或称自旋转移矩(stt，spin transfer torque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。在具有垂直各向异性(perpendicular magnetic anisotropy，pma)的磁性隧道结(mtj)中，作为存储信息的自由层，在垂直方向拥有两个磁化方向，即：向上和向下，分别对应二进制中的“0”和“1”或“1”和“0”。
4.磁性随机存储器(mram)作为一种非易失性存储器应用于电子设备的集成电路中，并提供数据存储功能，其中数据通过编程作为mram位单元的一部分的的磁性隧道结(mtj)来存储。磁性随机存储器(mram)的优点在于，即使在断电状态下，磁性隧道结(mtj)的位单元仍可以正常保持所存储的信息，这是因为，数据作为磁性组件存储在磁性隧道结(mtj)中。
5.读取mram的过程就是对mtj的电阻进行测量。使用比较新的stt-mram技术，写mram也比较简单：使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。
6.最基本的磁性随机存储器(mram)单元，由一个磁性隧道结(mtj)和一个开关晶体管组成。开关晶体管的栅极(gate)连接到芯片的字线(word line，wl)负责接通或切断这个开关晶体管，磁性隧道结(mtj)和开关晶体管串接在芯片的位线(bit line，bl)上，读写操作在位线(bl)上进行。开关晶体管的源极(source)接在芯片的源极线(source line，sl)上。
7.一个磁性随机存储器(mram)芯片由一个或多个磁性随机存储器(mram)存储单元的阵列组成，每个阵列有若干外部电路，如行地址解码器永以把收到的地址变成字线(wl)的选择，列地址解码器用以将收到的地址变成位线(bl)的选择，读写控制器永以控制位线(bl)上的读(测量)写(加电流)操作，输入输出控制用以和外部交换数据。现有技术大多是读写电路是独立分开的，读取和写入操作时分别采用不同的电路设计。
8.美国专利us20180061466a1揭露一个读写一体的实施技术施技术，其电路工作原
理是：当写入操作信号达到时，参考单元所在列产生参考电压同时产生恒流源，恒流源通过目标单元产生感知电压；然后将两者电压信号送入灵敏放大器，将比较结果与写数据进行对比；若比较成功，则立即切断目标单元以及参考单元所在列通路，表示写操作完成；否则继续进行写操作。从上可以看出此电路具有写判断电路，可以提前关掉通路，即提高了写操作效率。
9.但是此种电路也有以下问题：第一，此电路在写操作时使用一个参考单元，但是没有明确指出，在写“p”态和写“ap”态时所用到的参考单元组态(“p”状态为“0”，“ap”状态为“1”)。因为，假设写“p”态，若参考单元选用“ap”组态，那么参考单元组态可能被误写，很显然这是不被允许的。另外，使用单个参考单元，其阻值受工艺影响较大，故有可能存在误判的风险，特别是在针对写入错误率要求高的场合下。第二，此电路在写操作时采用恒流源方法，有一部分压降被恒流源本身消耗，此部分功耗被浪费了，另外此写入操作时间可能较长。


技术实现要素：

10.为了解决现有技术的问题，本发明提供了一种磁性随机存储器(mram)之读写电路，一种新读写一体电路设计，采用同一套电路在不同的直流工作点下分别实现读取功能、写入功能、写入状态监控功能，即能降低功耗，还可以增加可靠性。本发明具有结构简单、低功耗、高速度和可靠性高等优点，适合于磁随机存储器设计。
11.本申请的目的及解决其技术问题，是采用以下技术方案来实现的。一种磁性随机存储器(mram)之读写电路，所述磁性随机存储器阵列内的每个数据单元包括，开关晶体管，磁性隧道结(mtj)，字线连接，源极线连接和位线连接，其特征在于，包括︰多个数据单元及多个的参考单元；位线驱动电路和源极线驱动电路用以分别实现位线端信号流和源极线端信号流控制；写入电压偏移调整电路用以实现针对写入操作时感知电压；数据选择电路用以根据读取操作或写入操作来切换读取参考电压、感知电压与写入参考电压、写入感知偏移电压的输出；灵敏放大器结合时序控制负责将数据选择电路的两端信号进行有效放大，并通过sr锁存器将数据转换成数字信号，在读取操作下直接将数据信号送到外围、在写入操作下将数据信号送到写入终止电路；所述写入终止电路用以将前述sr锁存器输出的数据信号来控制写入操作完成与否，在写入操作完成后，将相应写入使能控制信号拉低，同时将关闭前述灵敏放大器。
12.在本申请的实施例中，针对目标数据单元进行写入操作时，所述参考单元只选择磁性隧道结具有欲写入状态相同磁化状态的组合；针对目标数据单元进行读取操作时，所述参考单元选择磁性隧道结可以具不同磁化状态的组合。
13.在本申请的实施例中，所述位线驱动电路在读取操作时采用恒流源设置，所述位线驱动电路和源极线驱动电路在写入操作时采用恒压源设置，且所述位线驱动电路在读取状态的电位比写入状态低，因此可以降低读取状态功耗。
14.在本申请的实施例中，所述参考单元为是多个并联。所述数据单元在写入状态时，通过所述写入电压偏移调整电路来调整写入参考电压，等效地实现参考单元组态平移，用以提高写入操作判断准确率。
15.在本申请的实施例中，所述写电压偏移调整电路包含电流检测功能，通过前述电
流检测所述参考单元内部的写入电压值。
16.在本申请的实施例中，所述位线驱动电路和源极线驱动电路在写入通路上的开关晶体管的等效电阻不能太小，避免影响感知电位与参考电位差，从而影响所述灵敏放大器的放大效果。所述位线驱动电路和源极线驱动电路通过配置写入通路上开关晶体管的尺寸，使在正常写入操作时的工作状态处于线性区，使更多的压降落在所述目标单元，使写入电流较大，从而缩短写入操作时间，提高了写入操作速度，也降低写入操作的功耗。
17.本发明磁性随机存储器(mram)之读写电路，在写入状态时，参考单元只使用写成功状态阻态相同的mtj，这避免了参考单元组态被误写情况，且参考单元为多组并联，尽量消除工艺带来的偏差。且通过配置写入通路上晶体管尺寸，使写入电流较大，从而缩短写入操作时间，提高了写操作速度，降低写入功耗。而通过写电压偏移调整电路来调整写参考电压，可以避免写入操作误判，提高写入操作的成功率。由此可以看出，相对于现有技术，本发明提出的读取/写入的一体电路具有结构简单、低功耗、高速度和可靠性高等优点，适合于磁随机存储器设计。
附图说明
18.图1为本发明读写电路的方块示意图。图2为本发明读写操作参考信号设置原理示意图。图3为本发明实施例中对应写入操作的时序示意图。图4为本发明实施例中对应读取操作的时序示意图。图5为本发明实施例中位线驱动电路和源极线驱动电路示意图。图6为本发明实施例中数据选择电路示意图。图7为本发明实施例中灵敏放大器电路示意图。图8为本发明实施例中sr锁存器电路示意图。图9为本发明实施例中写入终止电路示意图。图10为本发明实施例中写入电压偏移调整电路示意图。符号说明
19.110：位线驱动电路，120：源极线驱动电路，130：数据单元，131、141：磁性隧道结，132、142：开关晶体管，140：参考单元，wl：字线，sl源极线，bl：位线，200：写入电压偏移调整电路，210运算放大器，220：解码器，300：数据选择电路，400：灵敏放大器，500：sr锁存器，600：写入终止电路，151、152、153：参考信号，161：高电阻态分部，162：低电阻态分部，s1、s2、s3、s4：传输门开关，p0、p1、p2、p3、p4、p5、p6、n1、n2、n3、n4、n5、n6开关电晶管。
具体实施方式
20.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
21.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具
有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
22.如图1为本发明读写电路的方块示意图，一种磁性随机存储器(mram)之读写电路，所述磁性随机存储器阵列内的每个数据单元130包括，开关晶体管132，磁性隧道结(mtj)131(相同的每个参考单元140也是包括开关晶体管142，磁性隧道结(mtj)141)，字线wl连接，源极线sl连接和位线bl连接，其应用上包括︰
23.多个数据单元130及多个的参考单元140(图示中以一个数据单元130及一个参考单元140为说明例)，在本申请的实施例中，针对目标数据单元130进行写入操作时，所述参考单元140只选择磁性隧道结141具有欲写入状态相同磁化状态的组合；针对目标数据单元130进行读取操作时，所述参考单元140可以选择磁性隧道结141可以具不同磁化状态的组合。实施应用上磁性随机存储器阵列内包含多个正常数据单元130阵列以及多个参考单元140阵列，其中为了更好反应工艺偏差，参考单元140阵列均匀分布在正常数据单元130阵列中，例如：每隔16列数据单元130阵列就包含一列参考单元140阵列。而且，在对数据单元130进行读操作时，参考单元140阵列可以选择多个“p”态和“ap”态组合；对数据单元130进行写“p”操作时，为了避免参考单元140阵列中“ap”被改写成“p”态，故参考单元140阵列只选择多个“p”态组合，可以降低“p”态阻值随着制程工艺变化所带来的影响；同理，对数据单元130进行写“ap”操作时，参考单元140列只选择多个“ap”态组合，这有助于提高产品良率。其中“p”状态为“0”，“ap”状态为“1”，后续说明状态也是相同。
24.位线驱动电路110和源极线驱动电路120用以分别实现位线bl端信号流wr/re、w1/w0、vbl和源极线sl端信wr/re、w1/w0、vsl号流控制。所述位线驱动电路110在读取操作时采用恒流源设置，而所述位线驱动电路110和源极线驱动电路120在写入操作时采用恒压源设置，且位线bl的位线电压vbl电位设置只有在写入“p”操作和读且操作才会被连接到位线驱动电路110内部，因此所述位线驱动电路110在读取状态的电位比写入状态低，以降低读取状态时的功耗。
25.写入电压偏移调整电路200用以实现针对写入操作时的感知电压；本案实施中为了避免所述参考单元140组态被误写，故要求写入操作只能使用写入目标状态的多个参考单元140组合。另外，为避免磁性隧道结(mtj)131、141单元组态随着半导体工艺变化有波动，为了避免目标数据单元130组态的误判，所以要求参考单元140组值有平移，在电路上就是表现为参考电位的高低平移。
26.数据选择电路300用以根据读取操作或写入操作来切换读取参考电压re、感知电压与写入参考电压vsw0、vsw1、vrr、写入感知偏移电压vrw0_adj、vrw1_adj的输出。
27.灵敏放大器400结合控制信号d1控制负责将数据选择电路300的两端信号进行有效放大，并通过sr锁存器500将数据转换成数字信号，在读取操作下直接将数据信号data送到外围、在写入操作下将数据信号data_n送到写入终止电路600。
28.所述写入终止电路600用以将前述sr锁存器500输出的数据信号data_n来控制写入操作完成与否，在写入操作完成后，将相应写入使能控制信号(d1)拉低，同时将关闭前述灵敏放大器400。
29.为了解决习用没有明确指出在写入“p”态和写入“ap”态时所用到的参考单元组态
的问题(其中“p”状态为“0”，“ap”状态为“1”)，本案的参考信号做了以下设定，参考电阻设置如图2为本发明读写操作参考信号设置原理示意图。
30.写入“ap”态操作的参考信号151应配置在高电阻态分部161的一侧，且满足如下条件︰r
ref_ap-r
ap
≥σ1，其中σ1是实际电路中由于工艺不均匀导致的最大信号偏差。参考电阻r
ref_ap
全部由ap态的磁性隧道结(mtj)141组成，可以是一个、两个或多个并联。在r
ap
所对应参考电压vrw1_adj的基础上根据前述条件调节参考信号直至满足要求。
31.写入“p”态操作的参考信号152应配置在低电阻态分部162的一侧，且满足如下条件︰r
p-r
ref_p
≥σ2，其中σ2是实际电路中由于工艺不均匀导致的最大信号偏差。参考电阻r
p
全部由p态的磁性隧道结(mtj)141组成，可以是一个、两个或多个并联。在rp对应参考电压vrw0_adj的基础上根据前述条件调节参考信号直至满足要求。
32.读取操作时参考信号153的配置，读操作参考信号应配置在高电阻态分部161与低电阻态分部162的中间，且满足如下两个条件︰r
ap-r
ref
≥σ3，r
p-rref≤σ4，其中σ3和σ4实际电路中由于工艺不均匀导致的最大信号偏差。参考电阻由p态和ap态的的磁性隧道结(mtj)141组成，可以是一对、或多对并联。在并联平均电阻对应参考电压vrr的基础上根据前述条件调节参考信号直至满足要求。
33.本发明的实施应用例工作原理如下，以图3为本发明实施例中对应写入操作的时序示意图，图4为本发明实施例中对应读取操作的时序示意图。且将前述电路方块再配合较详细的电路图为说明例，如图5至图10的所示，用以说明本发明的工作原理，但本案实施不限此种电路或其组合。
34.在读取操作情况下，假设目标数据单元130组态所处状态为“ap”(“p”状态为“0”，“ap”状态为“1”)，此时参考单元140选择第m列“p”态、第n列“ap”态并联，选中磁性随机存储器阵列第i行、第j列，所选中单元的字线wl、位线bl和源极线sl的电位各为1.2v、0.9v和0v(如图5所示)，即wl[i]＝1.2v，vbl＝0.9v，vsl＝0v，根据图4，bit[j]和读取信号re的信号拉高，所以参考单元140电流通路由vbl
→
传输门开关s1
→
开关电晶管p3
→
磁性隧道结141
→
开关电晶管n5(142)
→
开关电晶管n3
→
gnd(地线)。相应地，目标数据单元130电流通路由vbl
→
传输门开关s2
→
开关电晶管p2
→
磁性隧道结131
→
开关电晶管n6(132)
→
开关电晶管n4
→
gnd。
[0035]
由于读取信号re为高电平，开关电晶管p0截止，而此时开关电晶管p3形成电流源，由于目标数据单元130阻态为“ap”态、参考单元140为多个“p”态和“ap”并联组合，所以目标通路结点vsr比参考通路结点vrr电压高，此时数据选择电路300中读取信号re为高电平，所以vrr与vin连接、vsr与vip连接，灵敏放大器400中由于控制信号d1刚开始为低电平，所以输出q和qb均为低电平。vip和vin信号建立完全后，控制信号d1拉高，灵敏放大器400开始工作，由于vip电位高于vin，所以信号放大结束后输出q和qb分别为高电平和低电平；此时sr锁存器500由于控制信号d2刚开始为高电平，所以数据信号data和data_n均为低电平，之后控制信号为低电平，sr锁存器500开始工作，由于输入的q和qb分别为高电平和低电平，所以数据信号data和data_n分别为高电平和低电平。进一步地，数据信号data被送到外围电路做进一步处理。
[0036]
在写入“p”态操作时，即写“0”操作，假设选中磁性随机存储器阵列第i行、第j列，所选中单元字线wl、位线bl和源极线sl各为2v、1.2v和1.2v，根据图3所示，bit[j]和写入信
号w0的信号拉高，读取信号re和写入信号w1信号拉低，所以参考单元140电流通路由vbl
→
传输门开关s1
→
取信号re的信号拉高，所以参考单元140电流通路由vbl
→
传输门开关s1
→
开关电晶管p1
→
磁性隧道结141
→
开关电晶管n5(142)
→
开关电晶管n3
→
gnd。相应地，目标数据单元130电流通路由vbl
→
传输门开关s2
→
开关电晶管p4
→
磁性隧道结131
→
开关电晶管n6(132)
→
开关电晶管n4
→
gnd。
[0037]
由于读取信号re为低电平，开关电晶管p0导通，vp电位为vdd，所以开关电晶管p3截止。参考单元140为多个“p”态并联组合，此时在写入电压偏移调整电路200中，由于写入信号w0为高电平，所以参考单元140通路结点vrw0连接到写入电压偏移调整电路200中运算放大器210的反相输入端，假设通过解码器220所选参考通路adj_sel_0[0]为高电平，则假设目标数据单元130阻态为“ap”态，所以目标通路结点vsw0比参考通路结点vrw0_adj电压高，此时通过数据选择电路300，vsw0和vrw0_adj分别连接至灵敏放大器400的正向和反相输入端。
[0038]
当控制信号d1使能后，灵敏放大器400的输出q和qb分别为高电平和低电平，经过sr锁存器500后，数据信号data和data_n分别为高电平和低电平，经过写入终止电路600后，写入信号w0仍然为高电平，意味着数据单元130通路需要继续进行写入操作。当数据单元130经过长时间正向电流时，假设数据单元130阻态为“p”态，所以目标通路结点vsw0比参考通路结点vrw0_adj低，被灵敏放大器400检测出来，经过sr锁存器500，数据信号data_n为高电平，达到写入终止电路600时，经过传输门开关s5，通过开关电晶管n16将写入信号w0拉低为低电平，此时表示写“p”态成功，并把数据单元130和参考单元140两个通路关闭。另外通过开关电晶管n17将控制信号d1拉低为低电平，用以将灵敏放大器400关闭，进一步节省功耗。
[0039]
在写入“ap”态操作时，即写“1”操作，假设选中磁性随机存储器阵列第i行、第j列，所选中单元字线wl、位线bl和源极线sl各为2v、1.2v和1.2v，根据图3所示，bit[j]和写入信号w1的信号拉高，读取信号re和写入信号w0信号拉低，所以参考单元140电流通路由vsl
→
传输门开关s3
→
开关电晶管p5
→
开关电晶管n5(142)
→
磁性隧道结141
→
开关电晶管n1
→
gnd。相应地，目标单元电流通路由vsl
→
传输门开关s4
→
开关电晶管p6
→
开关电晶管n6(132)
→
磁性隧道结131
→
开关电晶管n2
→
gnd。
[0040]
由于读取信号re为低电平，开关电晶管p0导通，vp电位为vdd，所以开关电晶管p3截止。参考单元140为多个“ap”态并联组合，此时在写入电压偏移调整电路200中，由于写入信号w1为高电平，所以参考单元140通路结点vrw1连接到写入电压偏移调整电路200中运算放大器210的反相输入端，假设通过解码器220所选参考通路adj_sel_1[0]为高电平，则假设目标数据单元130阻态为“p”态，所以目标通路结点vsw1比参考通路结点vrw1_adj电压低，此时通过数据选择电路300，vsw1和vrw1_adj分别连接至灵敏放大器400的反相和正相输入端。
[0041]
当控制信号d1使能后，灵敏放大器400的输出q和qb分别为低电平和高电平，经过sr锁存器500后，数据信号data和data_n分别为高电平和低电平，经过写入终止电路600后，写入信号w1仍然为高电平，意味着数据单元130通路需要继续进行写入操作。当数据单元130经过长时间反向电流时，假设数据单元130阻态为“ap”态，所以目标通路结点vsw1比参
考通路结点vrw1_adj高，被灵敏放大器400检测出来，经过sr锁存器500，数据信号data_n为高电平，达到写入终止电路600时，经过传输门开关s5，通过开关电晶管n15将写入信号w1拉低为低电平，此时表示写“ap”态成功，并把数据单元130和参考单元140两个通路关闭。另外通过开关电晶管n17将控制信号d1拉低为低电平，用以将灵敏放大器400关闭，进一步节省功耗。
[0042]
另外，在写入操作同时，所述写电压偏移调整电路200包含电流id检测功能，透过前述电流id检测所述参考单元140内部的写入电压值。
[0043]
在本申请的具体实施例中，所述位线驱动电路110和源极线驱动电路120在写入通路上的开关晶体管p1、p2、p5和p6的等效电阻不能太小，避免影响感知电位与参考电位差，从而影响所述灵敏放大器400的放大效果。所述位线驱动电路110和源极线驱动电路120通过配置写入通路上开关晶体管p1、p2、p5和p6的尺寸，使在正常写入操作时的工作状态处于线性区，使更多的压降落在所述目标数据单元130，使写入电流较大，从而缩短写入操作时间，提高了写入操作速度，也降低写入操作的功耗。
[0044]
整体而言本发明读取/写入一体电路具有以下优点：1.本发明在写入状态时，参考单元140只使用写入成功状态阻态相同的磁性隧道结(mtj)，这种方式避免了参考单元140组态被误写情况。其中也通过参考单元140为多组并联的方式，尽量消除半导体工艺过程带来的偏差。2.本发明在写入状态时，通过配置写入通路上开关晶体管尺寸，使得在正常写入操作时其工作状态处于线性区，这样使得更多的压降落在目标的数据单元130上，所以写入电流较大，大电流从而缩短写入操作时间，提高了写入操作速度，还可以降低写功耗。3.本发明在写入状态时，通过写入电压偏移调整电路200来调整写入参考电压，等效地实现参考单元140组态平移，有效地增加了写入操作判断余量，从而避免了写入操作误判，提高写入成功率。4.本发明在读取状态时，在位线bl上施加的电位比写入状态低，因此可以降低读取状态的功耗。5.本发明在写入操作时，透过写入电压偏移调整电路200的电流id检测功能，可以利用此电流id来检测参考单元140内部写入电压值。
[0045]
由此可以看出，相对于现有已知的读取/写入技术，本发明提出的读取/写入一体电路具有结构简单、低功耗、高速度和可靠性高等优点，适合于磁随机存储器设计。
[0046]
本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
[0047]
以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。