数据交互方法、装置及主板、带有主板的设备与流程

本申请涉及数据处理技术领域，尤其涉及一种数据交互方法、装置及主板、带有主板的设备。

背景技术：

带电可擦可编程只读存储器(electricallyerasableprogrammablereadonlymemory，eeprom)是一种掉电后数据不丢失的存储芯片，一般设置在主板上，存储主板上的主芯片运行时所需要的数据参数。

相关技术中，很多设备都会使用带有eeprom和主芯片的主板，对设备的运行过程进行控制，但是有些设备在不同环境下运行，需要基于不同的数据参数，也就是eeprom中存储的数据，而且在对设备进行维修时，也会涉及到对eeprom中的数据进行调整，目前往往需要将设备拆开，更换存储有目标数据的eeprom，以改变主芯片运行时所需的数据，这种方式比较繁琐，且容易对设备造成损害。

技术实现要素：

为克服相关技术中存在的通过拆开设备更换eeprom，来改变主芯片运行时所需的数据所造成的操作繁琐，容易损伤设备的问题，本申请提供一种数据交互方法、装置及主板、带有主板的设备。

根据本申请的第一方面，提供一种数据交互方法，包括：

调用预先存储的外接存储器的第一地址；

通过总线将所述第一地址发送到与所述总线相连接的外接存储器中，以建立所述外接存储器与主芯片的数据连接；

若接收到所述外接存储器反馈的第一应答信号，通过所述总线读取所述外接存储器中存储的所有数据。

在一个可选的实施例中，在通过总线将所述第一地址发送到与所述总线相连接的外接存储器中之后，所述方法还包括：

若未接收到所述第一应答信号，调用预先存储的主板存储器的第二地址；

通过总线将所述第二地址发送到与所述总线相连接的主板存储器中，以建立所述主板存储器与主芯片的数据连接；

若接收到所述主板存储器反馈的第二应答信号，通过所述总线读取所述主板存储器中存储的所有数据。

在一个可选的实施例中，所述接收到所述外接存储器反馈的第一应答信号，通过所述总线读取所述外接存储器中存储的所有数据之后，所述方法还包括：

按照第一预设校验方式对读取的所有数据进行校验，得到第一校验结果；

若所述第一校验结果为校验失败，显示故障标记。

在一个可选的实施例中，所述接收到所述外接存储器反馈的第一应答信号，通过所述总线读取所述外接存储器中存储的所有数据之后，所述方法还包括：

若读取到主芯片中存储有写入程序，通过总线将预存储的第二地址发送到与所述总线相连接的主板存储器中，以建立所述主板存储器与主芯片的数据连接，所述第二地址为所述主板存储器的地址；

若接收到主板存储器反馈的第三应答信号，执行所述写入程序，将从外接存储器读取的所有数据写入所述主板存储器中。

在一个可选的实施例中，所述若接收到主板存储器反馈的第三应答信号，执行所述写入程序，将从外接存储器读取的所有数据写入所述主板存储器中，包括重复执行如下步骤：

将所述从外接存储器读取的所有数据覆盖写入所述主板存储器中；

按照第二预设校验方式对所述主板存储器中更新的数据进行校验，得到第二校验结果；

直到所述第二校验结果为校验失败且写入次数满足预设条件，或，所述第二校验结果为校验成功，停止所述重复执行动作。

根据本申请的第二方面，提供一种数据交互装置，所述装置包括：

第一调用模块，用于调用预先存储的外接存储器的第一地址；

第一发送模块，用于通过总线将所述第一地址发送到与所述总线相连接的外接存储器中，以建立所述外接存储器与主芯片的数据连接；

第一读取模块，用于若接收到所述外接存储器反馈的第一应答信号，通过所述总线读取所述外接存储器中存储的所有数据。

在一个可选的实施例中，所述装置还包括：

第二调用模块，用于若未接收到所述第一应答信号，调用预先存储的主板存储器的第二地址；

第二发送模块，用于通过总线将所述第二地址发送到与所述总线相连接的主板存储器中，以建立所述主板存储器与主芯片的数据连接；

第二读取模块，用于若接收到所述主板存储器反馈的第二应答信号，通过所述总线读取所述主板存储器中存储的所有数据。

在一个可选的实施例中，所述装置还包括：

校验模块，用于按照第一预设校验方式对读取的所有数据进行校验，得到第一校验结果；

显示模块，用于若所述第一校验结果为校验失败，显示故障标记。

在一个可选的实施例中，所述装置还包括：

第三发送模块，用于若读取到主芯片中存储有写入程序，通过总线将预存储的第二地址发送到与所述总线相连接的主板存储器中，所述存储器包括外接存储器和主板存储器，以建立所述主板存储器与主芯片的数据连接，所述第二地址为所述主板存储器的地址；

写入模块，用于若接收到主板存储器反馈的第三应答信号，执行所述写入程序，将从外接存储器读取的所有数据写入所述主板存储器中。

在一个可选的实施例中，所述写入模块包括依次重复执行的如下单元：

写入单元，用于将所述第一数据写入所述主板存储器中；

校验单元，用于按照第二预设校验方式对所述主板存储器中更新的数据进行校验，得到第二校验结果；

重复条件判定单元，用于直到所述第二校验结果为校验失败且写入次数满足预设条件，或，所述第二校验结果为校验成功，停止所述重复执行动作。

根据本申请的第三方面，提供一种主板，所述主板包括主芯片、主板存储器和总线，所述主芯片和所述主板存储器挂接在所述总线上；

所述主板还包括外接端子，所述外接端子的一端用于挂接在所述总线上，另一端用于挂接外接存储器；

所述主芯片中设置有数据交互程序，以使所述主芯片运行时执行所述数据交互程序，实现本申请第一方面所述的数据交互方法。

根据本申请的第四方面，提供一种带有主板的设备，包括设备外壳和本申请第三方面所述的主板；

所述主板设置在所述设备外壳的内部，所述设备外壳上设置有开口，所述外接端子固定在所述开口处，以便于连接外接存储器。

本申请提供的技术方案可以包括以下有益效果：本申请的技术方案在数据交互时，

主芯片先调用预先存储的外接存储器的第一地址，然后通过总线将所述第一地址发送到与所述总线相连接的外接存储器中，以建立所述外接存储器与主芯片的数据连接，主芯片如果接收到外接存储器反馈的第一应答信号，则表明外接存储器连接正常，且总线可以进行数据的传输，此时，通过总线读取外接存储器中存储的所有数据，如此，便可以通过总线直接读取外接存储器中存储的所有数据，供主芯片运行，避免了对主板存储器的更换，也就不用将设备拆开，操作更加简单，设备也不会被损坏。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1是本申请的一个实施例提供的一种数据交互方法的流程示意图；

图2是本申请的一个实施例提供的at24c32的引脚示意图；

图3是本申请的一个实施例提供的一种主芯片读取第二数据的流程示意图；

图4是本申请的一个实施例提供的一种将第一数据写入主板存储器中的流程示意图；

图5是本申请的一个实施例提供的一种将第一数据写入主板存储器中的具体流程示意图；

图6是本申请的另一实施例提供的一种数据交互装置的结构示意图；

图7是本申请的另一实施例提供的一种主板的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

请参阅图1，图1是本申请的一个实施例提供的一种数据交互方法的流程示意图。

如图1所示，本实施例提供的数据交互方法可以包括：

步骤s101、调用预先存储的外接存储器的第一地址。

需要说明的是，本实施例中，存储器的地址一般是由接线时对存储器地址位引脚提供的高低电平决定的，以型号为at24c32的存储器为例，该型号的存储器的引脚可以参阅图2，图2是本申请的一个实施例提供的at24c32的引脚示意图。

如图2所示，at24c32的地址位为第一引脚a0、第二引脚a1和第三引脚a2，而在总线中，地址的位数需要8位，因此，本实施例中，可以对地址中的高四位进行预先定义，而低四位的前三位可以依次为a2、a1、a0，最后一位为读/写位。at24c32的其他引脚的定位可以参考该芯片的芯片手册，此处不再赘述。

在一个具体的例子中，若在硬接线中，将主板存储器的a2、a1、a0均接地，那么该主板存储器的地址便是固定位1、固定位2、固定位3、固定位4、0、0、0、读/写，具体的，在本例中，将读操作设定为1，写操作设定为0，固定位1、固定位2、固定位3、固定位4依次为1、0、1、0，那么若主芯片要读取主板存储器的数据时，主芯片向总线发出的地址便为10100001，相反的，若主芯片要将数据写入到主板存储器时，主芯片向总线发出的地址便为10100000。

在本实施例中，总线上挂接的至少有主板存储器和外接存储器，基于总线的特性，主板存储器和外接存储器的地址需要不同，因此，主板存储器和外接存储器的地址位引脚的接线需要有所不同，而对主板存储器和外接存储器的地址位引脚的接线在生产时就已经固定，因此，可以在主芯片中的预先存储主板存储器和外接存储器的地址位引脚的状态位，也就是其地址为引脚的高低电平状态。需要说明的是，高低电平指的是数字电子技术中的高电平概念和低电平概念，高电平在芯片中存储为1，低电平在芯片中存储为0。

基于总线的特性，本步骤中，主芯片发送到总线的第一地址中需要包含主芯片需要执行的读或写的指令，在上述具体的例子中指的是最后一位，因此，主芯片首先获取到外接存储器的地址位引脚的状态位，然后基于需要对外接存储器进行的操作，生成第一地址。由于本申请需要的是从外接存储器中读取数据，因此，本步骤中需要将读操作写入到第一地址中。

另外，本步骤中的外接存储器指的是通过主板上的外接端子连接的存储器，需要执行本方法时，仅需要将外接存储器接到外接端子上即可。

步骤s102、通过总线将第一地址发送到与总线相连接的外接存储器中，以建立外接存储器与主芯片的数据连接。

本步骤中，总线可以但不仅限于是集成电路总线(inter-integratedcircuit，iic)，以iic总线为例，主芯片将第一地址发送到iic总线上后，iic总线建立挂接在总线上的每一个存储器与主芯片之间的数据传输通道，其中包括外接存储器与主芯片之间的总线，然后iic总线会在每个时钟脉冲期间传输一个数据位，若高7位地址全部被外接存储器接收，且确定与自身的地址位引脚相符，在接收都第8位后，便会反馈给主芯片一个应答信号，也就是步骤s103中的第一应答信号，而不相符的存储器，比如主板存储器，就保持静默，不再接收主芯片的数据，此时，便建立了外接存储器与主芯片的数据连接。

步骤s103、若接收到外接存储器反馈的第一应答信号，通过总线读取外接存储器中存储的所有数据。

本步骤中，主芯片接收到外接存储器反馈的第一应答信号后，说明主芯片与外接存储器之间已经建立了可以正常进行数据传输的数据连接，基于前述步骤外接存储器接收到的第一地址中的读指令，主存储器可以读取到外接存储器中存储的所有数据，外接存储器中存储的所有数据指的是主芯片运行需要用到的数据。

需要说明的是，该读取的操作可以是按照划分好的数据块来进行读取，比如按照数据的种类进行划块，由于主芯片运行时需要的数据可能有多个，比如温度数据、经纬度数据等，此时便可以按照不同种类的数据，即代表不同含义的数据进行划块。

具体的，主芯片读取到一个数据块时，便返回给外接存储器一个应答信号，同时主芯片中预设的计数器“ 1”，然后进行下一个数据块的读取。由于一个设备的主芯片运行所需的数据是固定的，数据块的数量也就是固定的，因此，在计数器中的计数值达到预设的数值时，也就是预先设定的数据块的数量，停止读取操作。

另外，在读取完外接存储器中存储的所有数据之后，还可以对读取的数据进行校验，比如可以按照第一预设校验方式对读取的所有数据进行校验，得到第一校验结果，若第一校验结果为校验失败，可以显示故障标记。在一个具体的例子中，每个数据块中都包括校验位，校验位的值是通过预设的校验算法对数据块中除校验位的其他数据进行处理得到的数值，因此，在读取完数据后，可以利用同样的校验算法对读取到的除校验位以外的数据进行处理，得到另外的值，然后与数据块中自带的校验位的数值对比，若相同，则说明读取成功，若不同，则读取失败，此时显示故障标记，以表征读取故障，进行提示即可。当然也可以重复读取，直到校验成功。

本实施例的技术方案在数据交互时，主芯片先调用预先存储的外接存储器的第一地址，然后通过总线将第一地址发送到与总线相连接的外接存储器中，以建立外接存储器与主芯片的数据连接，主芯片如果接收到外接存储器反馈的第一应答信号，则表明外接存储器连接正常，且总线可以进行数据的传输，此时，通过总线读取外接存储器中存储的所有数据，如此，便可以通过总线直接读取外接存储器中存储的所有数据，供主芯片运行，避免了对主板存储器的更换，也就不用将设备拆开，操作更加简单，设备也不会被损坏。

当然，本实施例中还会有主芯片未接收到第一应答信号的情况，为了保证主芯片正常运行，可以暂时使用主板存储器中存储的数据，但是需要说明的是，主板存储器的数据可能与主芯片所处环境不太相符，比如经纬度数据，主板存储器中存储的数据可能是默认的一个经纬度，而主芯片所处环境并非该经纬度，另外，一般主芯片按照主板存储器中的数据运行时，并不会对设置该主芯片的设备造成损坏，因此，本实施例可以按照主板存储器中存储的数据暂时运行。

具体的可以参阅图3，图3是本申请的一个实施例提供的一种主芯片读取主板存储器中数据的流程示意图。

如图3所示，主芯片读取主板寄存器的数据的过程可以包括：

步骤s301、若未接收到第一应答信号，调用预先存储的主板存储器的第二地址。

需要说明的是，未接收到第一应答信号可能是由于外接存储器未接入或者是外接存储器接入错误。本步骤中调用第二地址的具体方式可以参阅步骤s101中的调用第一地址的内容，此处不再赘述。

步骤s302、通过总线将第二地址发送到与总线相连接的主板存储器中，以建立主板存储器与主芯片的数据连接。

本步骤中的具体方式与步骤s102中的内容相似，可以进行参考，此处不再赘述。

步骤s303、若接收到主板存储器反馈的第二应答信号，通过总线读取主板存储器中存储的所有数据。

本步骤中的具体方式与步骤s103中的内容相似，可以进行参考，此处不再赘述。

由于主芯片中默认存储的程序可能不同，有些可能是未考虑到要将外接存储器中存储的数据烧入主板存储器，而有些含有将外接存储器中存储的数据烧入到主板存储器的相关程序，因此，面对两种不同的情况，对于不包括烧入外接存储器中存储的数据程序的设备，主芯片可以直接根据获取到的外接存储器中存储的数据运行即可，同时保持外接存储器常态挂接在总线上；对于含有将外接存储器中存储的数据烧入到主板存储器的相关程序的情况，可以根据程序将外接存储器中存储的数据写入主板存储器中，然后将外接存储器取下，如此，外接存储器便可以循环使用。

具体写入过程可以参阅图4，图4是本申请的一个实施例提供的一种将第一数据写入主板存储器中的流程示意图。

如图4所示，在步骤s103之后，将第一数据写入主板存储器中的过程可以包括：

步骤s401、若读取到主芯片中存储有写入程序，通过总线将预存储是第二地址发送到与总线相连接的主板存储器中，以建立主板存储器与主芯片的数据连接，第二地址为主板存储器的地址。

本步骤中的具体方式与步骤s102中的内容相似，可以进行参考，此处不再赘述。

步骤s402、若接收到主板存储器反馈的第三应答信号，执行写入程序，将从外接存储器读取的所有数据写入主板存储器中。

为了保证写入到主板存储器中的从外接存储器读取的所有数据是正确的，还可以进行校验，那么，步骤s402中完整的写入过程便可以参阅图5，图5是本申请的一个实施例提供的一种将从外接存储器读取的所有数据写入主板存储器中的具体流程示意图。

如图5所示，将从外接存储器读取的所有数据写入主板存储器中的具体过程可以包括重复执行的如下步骤：

步骤s501、将从外接存储器读取的所有数据覆盖写入主板存储器中。

需要说明的是，写入的过程与读取的过程相似，都是按照数据块进行，因此，本步骤的具体内容可以参阅步骤s103中说明的内容，此处不再赘述。

步骤s502、按照第二预设校验方式对主板存储器中更新的数据进行校验，得到第二校验结果；

具体的校验过程可以是先读取主板存储器中当前存储的所有数据，然后通过总线将第二地址发送到与总线相连接的存储器中，存储器包括外接存储器和主板存储器，以建立主板存储器与主芯片的数据连接，若接收到主板存储器反馈的第四应答信号，读取主板存储器中写入的数据。

本步骤的第二校验方式可以与前述的第一校验方式相同，也可以不同，相同时，可以参考前述实施例中步骤s103中对读取的数据的校验过程，此处不再赘述。

步骤s503、直到第二校验结果为校验失败且写入次数满足预设条件，或，第二校验结果为校验成功，停止重复执行动作。

本步骤中，包含两个停止重复执行的条件，一个是校验结果为校验失败且预设存储位的数据满足预设条件，一个是校验结果为校验成功。

对于第二种，校验成功便说明写入成功，写入成功后就可以不用再次写入。

对于第一种，为了避免出现重复写入的死循环，本实施例特增加了对预设存储位中的数值的验证，比如写入的动作进行了3次，而预设条件是大于等于3，那么此时预设存储位的数值就满足了预设条件，此时也没有校验成功，便就可以停止写入。

请参阅图6，图6是本申请的另一实施例提供的一种数据交互装置的结构示意图。

如图6所示，本实施例提供的数据交互装置可以包括：

第一调用模块601，用于调用预先存储的外接存储器的第一地址；

第一发送模块602，用于通过总线将第一地址发送到与总线相连接的外接存储器中，以建立外接存储器与主芯片的数据连接；

第一读取模块603，用于若接收到外接存储器反馈的第一应答信号，通过总线读取外接存储器中存储的所有数据。

在一个可选的实施例中，装置还包括：

第二调用模块，用于若未接收到第一应答信号，调用预先存储的主板存储器的第二地址；

第二发送模块，用于通过总线将第二地址发送到与总线相连接的主板存储器中，以建立主板存储器与主芯片的数据连接；

第二读取模块，用于若接收到主板存储器反馈的第二应答信号，通过总线读取主板存储器中存储的所有数据。

在一个可选的实施例中，装置还包括：

校验模块，用于按照第一预设校验方式对读取的所有数据进行校验，得到第一校验结果；

显示模块，用于若第一校验结果为校验失败，显示故障标记。

在一个可选的实施例中，装置还包括：

第三发送模块，用于若读取到主芯片中存储有写入程序，通过总线将预存储的第二地址发送到与总线相连接的主板存储器中，存储器包括外接存储器和主板存储器，以建立主板存储器与主芯片的数据连接，第二地址为主板存储器的地址；

写入模块，用于若接收到主板存储器反馈的第三应答信号，执行写入程序，将从外接存储器读取的所有数据写入主板存储器中。

在一个可选的实施例中，写入模块包括依次重复执行的如下单元：

写入单元，用于将从外接存储器读取的所有数据覆盖写入主板存储器中；

校验单元，用于按照第二预设校验方式对主板存储器中更新的数据进行校验，得到第二校验结果；

重复条件判定单元，用于直到第二校验结果为校验失败且写入次数满足预设条件，或，第二校验结果为校验成功，停止重复执行动作。

请参阅图7，图7是本申请的另一实施例提供的一种主板的结构示意图。

如图7所示，本实施例提供的主板可以包括主芯片701、主板存储器702和总线，主芯片和主板存储器挂接在总线上；

主板还包括外接端子703，外接端子的一端用于挂接在总线上，另一端用于挂接外接存储器704；

主芯片中设置有数据交互程序，以使主芯片运行时执行数据交互程序，实现权利前述实施例提供的数据交互方法。

需要说明的是，外接端子是一种具有接线端子的装置，外接端子可以具有两端，一端是用来连接总线的，以iic总线为例，就是图7中的scl硬接线和sda硬接线。

图7中的外接端子共有4个接线端子，其中两个接线端子连接到了scl硬接线和sda硬接线上，另外两个一个接电源，一个接地，可以为外接存储器提供工作电源、高电平和低电平。

在一个具体的例子中，外接端子可以是插针式的，比如可以是母头端子，而外接存储器的硬接线可以连接公头端子，需要接入外接存储器时，只需要将公头端子插入母头端子中即可。

另外，本申请还提供了一种带有前述实施例中的主板的设备，包括设备外壳和前述实施例提供的主板；主板设置在设备外壳的内部，设备外壳上设置有开口，外接端子固定在开口处，以便于连接外接存储器。

需要说明的是，本实施例提供的带有主板的设备可以是空调、空气净化器、新风机组等设备。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是指至少两个。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。