用于多管芯操作的动态峰值功率管理的制作方法

本公开内容总体上涉及半导体技术领域，并且更具体而言，涉及用于存储系统中的峰值功率管理的电路设计和方法。

背景技术：

在许多服务器和移动设备中，nand存储系统由于其高存储密度和相对低的访问时延而被广泛用作主要的非易失性存储设备。然而，高密度存储系统(例如，三维(3d)nand存储系统)的性能通常受到其可使用的最大功率量(或峰值电流)的限制。当前，由nand存储系统的各种存储器管芯执行的消耗高功率的操作(即，峰值功率操作)可以由系统控制器进行交错。仅可以同时执行有限数量的峰值功率操作。这种方法也会导致具有不必要的过度管理的系统负载增加。可以建立不同存储器管芯之间的通信以协调峰值功率操作。当前，可布置两个存储器管芯之间的协调，且峰值功率操作可在这两个存储器管芯之间交错。然而，一次只能执行一个峰值功率操作。另外，在每个存储器管芯上使用两个或更多个触点焊盘，以用于在同一存储器芯片上的不同存储器管芯之间的通信。因此，有必要优化峰值功率管理电路和方案以在多个存储器管芯之间进行协调，使得可以同时在存储器芯片上执行多个峰值功率操作。这样，可以充分利用存储系统的功率或电流预算。

技术实现要素：

本公开内容的一个方面是提供用于存储器存储系统的有效峰值功率管理。

本公开内容的一个方面提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)系统。该ppm系统包括在该多个存储器管芯中的每个存储器管芯上的ppm电路。每个ppm电路包括电连接到电源和ppm电阻器的上拉驱动器；电连接到ppm电阻器的下拉驱动器；以及连接到该ppm电阻器的ppm触点焊盘。该多个存储器管芯的ppm触点焊盘彼此电连接。并且该ppm系统被配置为基于ppm触点焊盘的电位来管理峰值功率操作。

在一些实施例中，ppm系统还包括比较器，该比较器具有电连接到该多个存储器管芯的ppm触点焊盘的第一输入端子和电连接到参考电压的第二输入端子。在一些实施例中，比较器的输出端子连接到反相器。在一些实施例中，rc滤波器电连接到该多个存储器管芯的ppm触点焊盘和比较器的第一输入端子。在一些实施例中，该参考电压是基于存储器芯片上所允许的最大总电流的。

在一些实施例中，ppm触点焊盘的电位由流过ppm电路中的下拉驱动器的下拉电流进行调整。在一些实施例中，该下拉电流包括高电流水平，该高电流水平对应于峰值功率操作的峰值电流。

在一些实施例中，该上拉驱动器包括p-沟道金属氧化物半导体场效应晶体管(mosfet)。

在一些实施例中，该下拉驱动器包括n-沟道金属氧化物半导体场效应晶体管(mosfet)。

在一些实施例中，ppm触点焊盘、ppm电阻器和下拉驱动器电连接。

在一些实施例中，ppm触点焊盘、ppm电阻器和上拉驱动器电连接。

在一些实施例中，ppm触点焊盘通过管芯对管芯连接来电连接，每个管芯对管芯连接包括金属互连。

在一些实施例中，ppm触点焊盘通过倒装芯片键合、管芯对管芯键合或引线键合来电连接。

本公开内容的另一方面提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)的方法，其中，该多个存储器管芯中的每个存储器管芯包括具有ppm触点焊盘的ppm电路。该多个存储器管芯的ppm触点焊盘电连接。该ppm方法包括以下步骤：接通存储器芯片的选定存储器管芯上的ppm电路的下拉驱动器；验证ppm使能信号，ppm使能信号由流过下拉驱动器的下拉电流进行调节；以及当ppm使能信号指示存储器芯片的总电流小于存储器芯片所允许的最大总电流时，在该选定存储器管芯上执行峰值功率操作。

在一些实施例中，该方法还包括：在接通下拉驱动器之后，将流过在该选定存储器管芯上的下拉驱动器的下拉电流设置在高电流水平，其中，该高电流水平对应于在该选定存储器管芯上的峰值功率操作的峰值电流。

在一些实施例中，该方法还包括：在执行峰值功率操作之后，将流过在该选定存储器管芯上的下拉驱动器的下拉电流设置为低电流水平，其中，该低电流水平对应于在该选定存储器管芯上的基电流。

在一些实施例中，该方法还包括：如果ppm使能信号指示存储器芯片的总电流大于存储器芯片所允许的最大总电流，则关断在该选定存储器管芯上的下拉驱动器。

在一些实施例中，该方法还包括：在关断下拉驱动器之后等待一延迟时间段。

在一些实施例中，该方法还包括：在验证ppm使能信号之前，通过将参考电压与ppm触点焊盘的电位进行比较来生成ppm使能信号。该参考电压是根据存储器芯片所允许的最大总电流来选择的。

在一些实施例中，该方法还包括：通过下拉驱动器的下拉电流来调节ppm触点焊盘的电位，其中，存储器芯片的总电流对应于流过存储器芯片上的每个下拉驱动器的下拉电流的总和。

在一些实施例中，如果ppm触点焊盘的电位高于参考电压，则将ppm使能信号设置为0；并且如果ppm触点焊盘的电位低于参考电压，则将ppm使能信号设置为1。

本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开内容的实施例，并且与本说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够实现和使用本公开内容。

图1a示出了根据本公开内容的一些实施例的具有一个或多个存储器芯片的存储系统。

图1b示出了根据本公开内容的一些实施例的存储器管芯的俯视图。

图2示出了根据本公开内容的一些实施例的存储器芯片中的峰值功率管理系统。

图3示出了根据本公开内容的一些实施例的峰值功率管理电路。

图4示出了根据本公开内容的一些实施例的存储器管芯的电流分布。

图5示出了根据本公开内容的一些实施例的峰值功率管理组的电路。

图6示出了根据本公开内容的一些实施例的峰值功率管理方案。

图7示出了根据本公开内容的一些实施例的另一峰值功率管理电路。

图8示出了根据本公开内容的一些实施例的存储器管芯的电流分布。

当结合附图时，本发明的特征和优点将根据下面阐述的具体实施方式变得更加清晰可见，在附图中，相同的附图标记始终标识对应的元件。在附图中，相同的附图标记通常表示相同的、功能上类似的和/或结构上类似的元件。

以下将参考附图来描述本公开内容的各个实施例。

具体实施方式

尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。

应注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。

通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分地取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特征的组合。类似地，至少部分地取决于上下文，诸如“一(a和an)”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。

如本文所使用的，术语“标称/标称地”是指在产品或过程的设计阶段期间设定的、针对部件或过程操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的一个值范围。该值范围可以是由于制造工艺或公差的轻微变化而引起。如本文所使用的，术语“约”表示给定量的值，该给定量可以基于与主题半导体器件相关联的特定技术节点而变化。基于该特定技术节点，术语“约”可以表示给定量的值，该给定量例如在该值的10-30％内变化(例如，该值的±10％、±20％或±30％)。

图1a示出了根据本公开内容的一些实施例的存储系统。存储系统10(也称为nand存储系统或固态驱动器)可以包括主控制器20和一个或多个存储器芯片25-1、25-2、25-3、……、25-n。每个半导体存储器芯片25(此后仅称为“存储器芯片”)可以是nand芯片(即，“闪存”、“nand闪存”或“nand”)。固态驱动器(ssd)10可以通过主控制器20与主计算机15通信，其中，主控制器20可以经由一个或多个存储器通道30-1、30-2、30-3、……、30-n连接到该一个或多个存储器芯片25-1、25-2、25-3、……、25-n。在一些实施例中，每个存储器芯片25可以由主控制器20经由存储器通道30来管理。

主计算机15发送要存储在nand存储系统或ssd10处的数据，或者通过读取ssd10来取回数据。主控制器20可处理从主计算机15接收到的i/o请求，确保数据完整性和有效存储，并管理存储器芯片25。存储器通道30可经由数据总线提供在主控制器20与每个存储器芯片25之间的数据和控制通信。主控制器20可根据芯片使能信号来选择存储器芯片25中的一个。

图1b示出了根据本公开内容的一些实施例的nand闪存100的俯视图。nand闪存100可以是存储器管芯(或管芯)或存储器管芯的任何部分。在一些实施例中，图1a中的每个存储器芯片25可以包括一个或多个存储器管芯，例如一个或多个nand闪存100。在一些实施例中，每个nand闪存100可包括一个或多个存储器平面101，所述存储器平面101中的每一个可包括多个存储器块103。在每个存储器平面101处可以发生相同且并发的操作。存储器块103的大小可以是兆字节(mb)，它是执行擦除操作的最小大小。如图1b中所示，示例性nand闪存100包括四个存储器平面101，并且每个存储器平面101包括六个存储器块103。每个存储器块103可以包括多个存储器单元，其中，每个存储器单元可以通过诸如位线和字线之类的互连来进行寻址。位线和字线可以垂直地(例如，分别以行和列)布置，形成金属线的阵列。位线和字线的方向在图1b中被标记为“bl”和“wl”。在本公开内容中，存储器块103还被称为“存储器阵列”或“阵列”。存储器阵列是存储器管芯上的核心区域，执行存储功能。

nand闪存100还包括外围区域105，即围绕存储器平面101的区域。外围区域105包括许多数字、模拟和/或混合信号电路以支持存储器阵列的功能，例如页缓冲器50、行解码器40、列解码器60、外围电路70和读出放大器80。外围电路70包括有源和/或无源半导体器件，例如晶体管、二极管、电容器、电阻器等，这对于本领域普通技术人员来说是显而易见的。

注意，作为示例而示出了图1a和1b中的ssd10和nand闪存100中的电子部件的布局。ssd10和nand闪存100可具有其它布局且可包括额外部件。例如，nand闪存100还可具有高电压电荷泵、i/o电路等。ssd10还可包括固件、数据置乱器等。

图2示出了根据本公开内容的一些实施例的存储器芯片25的峰值功率管理系统200。峰值功率管理(ppm)系统200可以在图1a中的nand存储系统10的每个存储器芯片25中实现，其中，每个存储器芯片25可以包括多个存储器管芯100-1、100-2、100-3、……、100-n，并且每个存储器管芯可以类似于先前参考图1b讨论的nand闪存100。在一些实施例中，每个nand闪存100可以包括峰值功率管理(ppm)电路202，其中，每个ppm电路202可以包括ppm触点焊盘204(也称为ppm引脚)。存储器芯片25的不同nand闪存100-1、100-2、100-3、……、100-n上的ppm电路202-1、202-2、202-3、……、202-n可通过ppm引脚204-1、204-2、204-3、……、204-n彼此通信。在一些实施例中，不同nand闪存100之间的ppm引脚可通过多个管芯对管芯连接205而彼此电连接。例如，nand闪存100-2上的ppm引脚204-2可通过管芯对管芯连接205-1而与nand闪存100-1上的ppm引脚204-1电连接，且可通过管芯对管芯连接205-2而与nand闪存100-3上的ppm引脚204-3电连接。在一些实施例中，管芯对管芯连接205可以是通过引线键合形成的金属线。在一些实施例中，管芯对管芯连接205可以是金属线或通过倒装芯片键合或任何合适的管芯对管芯键合形成的任何合适的金属或导电材料。在一些实施例中，管芯对管芯连接205可以由穿硅过孔via(例如，直通阵列结构)形成。

通过使用上述管芯对管芯连接，可以在存储器芯片25中建立不同存储器管芯(即，nand闪存100-1、100-2、100-3、……、100-n)之间的通信。这样，nand存储系统10可以在任何时间向任何数量的存储器管芯发送操作命令，而ppm电路202可以通过选择一个或多个存储器管芯来控制系统的功耗。

图3示出了根据本公开内容的一些实施例的nand闪存100上的示例性ppm电路202。ppm电路202可以包括上拉驱动器314，其中，上拉驱动器314的一个端子连接到具有电压vdd的电源312。在一些实施例中，上拉驱动器314可以是金属氧化物半导体场效应晶体管(mosfet)。在一些实施例中，上拉驱动器314可以是p-沟道mosfet(即，pfet)，其中，pfet314的源极端子可以连接到电源312，而pfet314的漏极端子可以连接到具有电阻rppm的ppm电阻器318。

在一些实施例中，ppm电路202还包括下拉驱动器336。在一些实施例中，下拉驱动器336可以是mosfet。在一些实施例中，下拉驱动器336可以是n-沟道mosfet(即，nfet)。nfet336的源极端子可以接地，并且nfet336的漏极端子可以连接至ppm电阻器318。

在一些实施例中，ppm电阻器318和nfet336的漏极端子还在节点322处电连接到ppm触点焊盘204。一些或所有ppm触点焊盘(例如，ppm引脚204)可以通过管芯对管芯连接205(见图2)而电连接。因此，存储器芯片25的ppm触点焊盘204可以在节点322处保持为电位vppm。

在一些实施例中，ppm电路202还可以包括比较器328，其具有处于参考电压vref的第一输入端子324和连接到节点322的第二输入端子326。比较器328可以是运算放大器，用于将第二输入端子326处的输入电压vin与第一输入端子324的参考电压vref进行比较，其中，输出端子330的输出电压vout可指示输入电压vin高于还是低于参考电压vref。例如，当输入电压vin大于参考电压vref时，输出电压vout可以是正电压。另一方面，当输入电压vin小于参考电压vref时，输出电压vout可以是负电压。

在一些实施例中，ppm电路202还可以包括反相器332，反相器332具有连接到比较器328的输出端子330的输入端子。反相器332可使输入信号反相。例如，当比较器328的输出电压vout为正电压时，由反相器332在输出端子334处生成的ppm使能信号enppm可以为零，即ppm使能信号enppm＝0。另一方面，当比较器328的输出电压vout为负电压时，ppm使能信号enppm＝1。即，当节点322处的电位vppm大于(或高于)参考电压vref(即，vppm＞vref)时，ppm使能信号enppm＝0。当节点322处的电位vppm小于(或低于)参考电压vref(即，vppm＜vref)时，ppm使能信号enppm＝1。

在一些实施例中，可以存在连接在节点322和比较器328的第二输入端子326之间的可选rc滤波器344。rc滤波器344可以用于滤除特定频率范围内的不需要的信号。

如前所述，电连接同一存储器芯片上的ppm引脚，即，同一ppm组的所有ppm引脚具有相同的电位vppm。因此，每个存储器芯片仅需要在节点322处电连接到ppm触点焊盘204的一个比较器328。并且ppm使能信号enppm指示用于该存储器芯片上的多个存储器管芯的电位vppm。

参考图3，在操作期间，可以将第一控制信号340发送到pfet314的栅极端子316以接通或关断pfet314。例如，如果第一控制信号340具有小于pfet314的阈值电压的电压，则pfet314可被接通，并且可以形成从电源312到ppm电阻器318的导电路径。流过上拉驱动器314和ppm电阻器318的电流也称为上拉电流ipull_up。如果第一控制信号340具有高于pfet314的阈值电压的电压，则pfet314可被关断。

当将第二控制信号342发送到nfet336的栅极端子338时，nfet336可被接通或关断。例如，如果第二控制信号342具有高于nfet336的阈值电压的电压，则nfet336可被接通，并且可以形成从节点322到地的导电路径。如果第二控制信号342具有小于nfet336的阈值电压的电压，则nfet336可被关断。

在一些实施例中，下拉驱动器336可以作为电流控制器来操作。在该示例中，当下拉驱动器336接通时，从节点322到地流过下拉驱动器336的电流(也称为下拉电流ipull_dn)的量值取决于第二控制信号342。当下拉驱动器336是nfet时，如图3所示，下拉电流ipull_dn可以由第二控制信号342的电压水平和nfet336的跨导来确定。根据本公开内容的一些实施例，存储器管芯(例如，nand闪存100-1)的电流分布icc可对应于第二控制信号342的电压水平，且由此对应于下拉电流ipull_dn。因此，下拉电流ipull_dn可以用作存储器管芯的电流分布icc的电流镜。

在一些实施例中，下拉电流ipull_dn可以与电流分布icc的电流水平成比例。下拉电流ipull_dn可以从电流分布icc按比例缩小。例如，如果存储器管芯以200ma的电流操作，则ppm电路202的下拉电流ipull_dn可以是200μa。因此，可通过下拉电流ipull_dn来调节每个存储器管芯的存储器操作和对应的电流。此外，通过ppm触点焊盘处的管芯对管芯连接，可以在不同存储器管芯之间协调整个存储器芯片上的峰值功率操作。

图4示出根据本公开内容的一些实施例的存储器管芯(例如，图2中的nand闪存100)的示例性电流分布icc。电流分布icc可包括两个限定的电流水平，峰值电流icp和基电流icb。峰值电流icp对应于在存储器管芯执行峰值功率操作时的电流水平。基电流icb对应于在存储器管芯执行常规操作时的平均电流水平。当存储器管芯的电流分布icc上升到基电流icb时，存储器管芯达到突破点450。由于电流的增加趋势，可以实施ppm方案来控制由存储器芯片在多个存储器管芯之间消耗的总电流。

返回参考图3，在一些实施例中，下拉电流ipull_dn也可以使用两个电流水平来限定，即高电流水平ih(或第一电流水平)和低电流水平il(或第二电流水平)。下拉电流ipull_dn的高电流水平ih对应于特定存储器管芯的峰值电流icp。下拉电流ipull_dn的低电流水平il对应于特定存储器管芯的基电流icb。

在操作期间，根据本公开内容的一些实施例，在存储器芯片中仅接通(即，使能)一个上拉驱动器314，并且可以关断同一存储器芯片的不同存储器管芯上的其他上拉驱动器314。这样，在每个存储器芯片上电流仅从电源312流过一个ppm电阻器318。即，同一存储器芯片上的ppm电路202共享一个共享上拉驱动器314和一个共享ppm电阻器318。

在操作期间，下拉驱动器336可以根据存储器管芯的状态而被接通或关断，并且可以根据下面讨论的ppm管理方案而被独立地控制。例如，nand闪存100-1(图2中)可在ppm电路202-1的下拉驱动器336被接通时使用峰值电流icp执行峰值功率操作，其中，可形成通过下拉驱动器336到地的导电路径，其中下拉电流ipull_dn处于高电流水平ih。当ppm电路202-1的下拉驱动器336被关断时，禁止nand闪存100-1执行任何峰值功率操作，其中，没有电流可流过nand闪存100-1上的下拉驱动器336。

节点322(或ppm引脚204)的电位vppm取决于被接通的下拉驱动器336的数量，以及取决于通过下拉驱动器336的下拉电流ipull_dn的电流水平。当下拉驱动器336被接通并且下拉电流ipull_dn处于高电流水平ih时，可以在存储器管芯上执行峰值功率操作。通过监视电位vppm，可以控制存储器芯片使用的总电流itotal，并且由此可以调节在具有多个存储器管芯的存储器芯片中执行的峰值功率操作的数量。

图5示出了根据本公开内容的一些实施例的多个存储器管芯的存储器芯片上的等效ppm电路500。等效ppm电路500表示不同存储器管芯上的ppm电路202，如图2和图3所示。由于只有被接通的上拉驱动器314和下拉驱动器336可以形成导电路径，因此图5省略了那些被关断的上拉驱动器314和下拉驱动器336。如先前所讨论的，节点322电连接到存储器管芯上的ppm引脚204(参见图3)，并且同一存储器芯片中的所有ppm引脚204在不同存储器管芯之间电连接(参见图2)。因此，节点322可以在同一存储器芯片上的不同存储器管芯之间保持在相同电位vppm，且在图5中示出为到ppm电阻器318的一个交叉点。

在一些实施例中，可以仅接通一个上拉驱动器314以用于在同一存储器芯片上的多个存储器管芯之间的峰值功率管理。在一些实施例中，可以在与执行峰值功率操作(即，使用峰值电流icp)的存储器管芯相对应的ppm电路中接通下拉驱动器336。

在一个示例中，在存储器芯片中可以存在m个被接通的下拉驱动器336，其中m可以是任何整数。下拉驱动器336来自存储器管芯(例如，图2中的nand闪存100-1、100-2、……、100-m)的ppm电路202。下拉驱动器336彼此并联连接。在该配置中，流过被接通的上拉驱动器314的上拉电流ipull_up是下拉电流ipull_dn的总和，且可表达为：

其中，ipull_dn-1、ipull_dn-2、……、ipull_dn-m是流过每一个被接通的下拉驱动器336的下拉电流。取决于在特定存储器管芯上执行的操作，可以将下拉电流ipull_dn设置为高水平电流ih或低水平电流il。

由于图5中的上拉驱动器314是存储器芯片上的ppm电路的共享上拉驱动器，因此上拉电流ipull_up可以是同一存储器芯片上的ppm电路的总电流。在一些实施例中，上拉电流ipull_up可对应于存储器芯片的总电流itotal。存储器芯片的上拉电流ipull_up(在等式1中)和总电流itota1可以遵循与ppm电路202的下拉电流ipull_dn(例如，高电流水平ih和低电流水平il)和存储器芯片的电流分布icc(例如，峰值电流icp和基电流icb)相同的缩放比。例如，如果存储器芯片的总电流itotal是1000ma，那么ppm电路202的上拉电流ipull_up可以是1000μa。

节点322的电位vppm可以表示为：

vppm＝vdd-(rppm·ipull_up)(2)

其中，rppm是ppm电阻器318的电阻，并且vdd是电源312的电压。

如前所述，可以选择用于比较器328(图3中)的参考电压vref，使得当电位vppm高于参考电压vref时，ppm使能信号enppm可以被设置在enppm＝0处。在该示例中，参考电压vref可以定义为：

vref＝vdd-(rppm·ipull_up_max)(3)

其中，ipull_up_max是流过ppm电路202中的上拉驱动器314的最大上拉电流，其对应于存储器芯片上所允许的最大总电流itotal_max。在一些实施例中，ppm电路202(图2中)的最大上拉电流ipull_up_max和存储器芯片25的最大总电流itotal_max遵循与ppm电路202的下拉电流ipull_dn(例如，高电流水平ih和低电流水平il)和存储器芯片的电流分布icc(例如，峰值电流icp和基电流icb)相同的缩放比。例如，如果在存储器芯片上所允许的最大总电流itotal_max是1000ma，那么ppm电路202的最大上拉电流ipull_up_max可以是1000μa。

在该示例中，当上拉电流ipull_up小于最大上拉电流ipull_up_max时，根据公式(2)和(3)，电位vppm高于参考电压vref。可以由此将ppm使能信号enppm设置在enppm＝0。另一方面，当上拉电流ipull_up大于最大上拉电流ipull_up_max时，电位vppm低于参考电压vref。可以将ppm使能信号enppm设置在enppm＝1。因此，通过调节ppm电路202的下拉驱动器336，可调整每个存储器管芯上的下拉电流ipull_dn。相应地可以调节上拉电流ipull_up。通过将与存储器芯片的总电流itotal对应的上拉电流ipull_up与根据存储器芯片上所允许的最大总电流itotal_max预先确定的最大上拉电流ipull_up_max进行比较，可以将ppm使能信号enppm设置在0或1。即，可以将参考电压vref编程为对应于存储器芯片上所允许的最大总电流itotal_max。并且ppm使能信号enppm可以用于指示是否仍然存在运行额外峰值功率操作的电流或功率预算。例如，如果ppm使能信号enppm＝0，则尚未达到ppm电路202的最大上拉电流ipull_up_max，这指示尚未达到存储器芯片25的最大总电流itotal_max。存储器芯片25可以向存储器管芯中的至少一个提供峰值电流icp，即，具有足够的功率(或电流)以提供给至少一个额外的存储器管芯以执行峰值功率操作。相反，当ppm使能信号enppm＝1时，已经达到ppm电路202的最大上拉电流ipull_up_max，这指示已经达到存储器芯片25的最大总电流itotal_max。存储器芯片25已达到其功率(或电流)限制，且无法提供额外峰值电流icp给存储器管芯中的任何一个以执行任何额外峰值功率操作。

图6示出了根据本公开内容的一些实施例的与图2中的峰值功率管理系统200和图3中的ppm电路202相关联的峰值功率检查例程600。参考图2-5描述的ppm方案用于确定参考电压vref，并且生成ppm使能信号enppm以指示nand存储系统10是否正在存储器芯片25上所允许的最大总电流itotal_max以下的电流水平处操作。应当理解，峰值功率检查(ppc)例程600不是详尽无遗的，并且在任何所示操作步骤之前、之后或之间也可以执行其它操作步骤。在一些实施例中，可以省略ppc例程600的一些操作步骤，或者可以包括其他操作步骤，为了简单起见，此处不对其进行描述。在一些实施例中，ppc例程600的操作步骤可以以不同的顺序和/或变化来执行。

ppc例程600提供了一种管理具有一个或多个存储器管芯的存储器芯片的峰值功率使用的示例性方法，其中，每个存储器管芯包括至少一个ppm电路。以下示例针对存储器芯片示出，例如图2中的存储器芯片25，其中，每个存储器管芯包括ppm电路202，用于检查和调节由存储器管芯执行的峰值功率操作。然而，该方法可以扩展到其中每个存储器管芯包括两个或更多个ppm电路的存储器芯片。

可以在存储器管芯开始执行峰值功率操作之前实施ppc例程600，使得可以将由存储器芯片消耗的总功率(或电流)调节和控制到预定值(例如最大总电流itotal_max)以下。

当nand存储系统(例如，图1中的nand存储系统10)确定存储器芯片25上的存储器管芯之一(例如，nand闪存100-1)达到突破点(例如，图4中所示的突破点450)时，ppc例程600在操作步骤s605开始。与突破点450之前的电流水平相比，存储器管芯上增加的电流消耗指示存储器管芯随后可能执行峰值功率操作。

在突破点450之前，nand闪存100-1上的ppm电路202-1可处于复位状态。在复位状态下，下拉驱动器336-1被关断。在操作步骤s605，可以将ppm电路202的上拉驱动器314之一接通，作为存储器芯片上的多个存储器管芯之间的共享上拉驱动器。

在操作步骤s610，可以接通nand闪存100-1上的下拉驱动器336-1。

在操作步骤s615，可以将流过nand闪存100-1上的下拉驱动器336-1的下拉电流ipull_dn_1设置为高电流水平ih，该高电流水平ih对应于在nand闪存100-1上执行峰值功率操作所需的峰值电流icp。

在操作步骤s620，验证ppm使能信号enppm。如果ppm使能信号enppm＝0，则流过共享上拉驱动器的上拉电流ipull_up小于最大上拉电流ipull_up_max，这指示nand闪存100-1可以在不使存储器芯片的总电流itotal超过最大总电流itotal_max的情况下以峰值电流icp执行峰值功率操作。

在操作步骤s625，nand闪存100-1执行以峰值电流icp运行的峰值功率操作。在一些实施例中，nand闪存100-1也可以执行以小于峰值电流icp的电流水平运行的任何操作。

如果在操作步骤s620，ppm使能信号enppm不为零(例如，enppm＝1)，则ppc例程600继续至操作步骤s630，在s630，可以关断nand闪存100-1上的下拉驱动器336-1。在操作步骤s635，ppc例程600暂停并等待一延迟时间段tdl。在一些实施例中，延迟时间段tdl是随机的。在一些实施例中，延迟时间段tdl可以是范围在0.1μs到100μs之间的任何合适的时间段。在一些实施例中，延迟时间段tdl对于每个存储器管芯可以是不同的。在延迟时间段tdl之后，ppc例程600经由循环l1返回到操作步骤s620，并且再次检查ppm使能信号enppm。

在多个存储器管芯同时进入ppc例程600并且同时将多个下拉驱动器接通并且设置在高电流水平ih的情况下，引入延迟时间段tdl。如果没有可用于同时运行这些存储器管芯的峰值功率操作的电流/功率预算，则在操作步骤s620，ppm使能信号enppm向多个存储器管芯进行指示。然后，在操作步骤s630，可以同时关断多个存储器管芯上的对应下拉驱动器。通过引入延迟时间段tdl，多个存储器管芯可以一次一个地返回到操作步骤s620，即，可以使来自多个存储器管芯的对峰值功率操作的请求不同步。这样，多个存储器管芯可以依次执行峰值功率操作，而不会超过存储器芯片上所允许的最大总电流itotal_max。

在操作步骤s640，在完成峰值功率操作之后，可以将流过下拉驱动器336-1的下拉电流ipull_dn_1设置为低电流水平il。这样，nand闪存100-1可以以小于峰值电流icp的电流继续操作。

在一些实施例中，ppc例程600可以经由循环l2返回到操作步骤s605，例如，当在完成当前峰值功率操作之后检测到另一个突破点时。

在操作步骤s645，可以禁用(即，关断)nand闪存100-1上的ppm电路202-1的下拉驱动器336-1，例如，当nand闪存100-1的电流水平降到基电流icb以下时。ppc例程600结束，并且如果nand存储系统10确定存储器芯片上的存储器管芯之一进入突破点之一，则可以再次重新开始。

当将特定存储器管芯的下拉电流ipull_dn设置为高电流水平ih时，可以为该特定存储器管芯临时保留电流/功率预算。在运行ppc例程600的同一存储器芯片上的任何其它存储器管芯可以在操作步骤s620、s630和s635的循环中排队，除非总电流itotal小于最大总电流itotal_max，或者直到存储器芯片上的电流/功率预算可用，这可以在操作步骤s620处进行验证。

通过在存储器管芯的电流分布icc上限定两个电流水平(例如，峰值电流icp和基电流icb)，且通过相应地调整存储器管芯上的ppm电路202中的下拉驱动器336的下拉电流ipull_dn(例如，接通/关断、设置为高电流水平ih和低电流水平il)，可调节存储器芯片上的多个存储器管芯之间的ppm触点焊盘204的电位vppm，因为不同存储器管芯上的ppm触点焊盘204可通过管芯对管芯连接205而电连接且可保持在相同电位vppm。通过将电位vppm与根据存储器芯片上所允许的最大总电流itotal_max而预先确定的参考电压vref进行比较，可以使用ppc例程600来管理由存储器芯片上的每个存储器管芯执行的峰值功率操作。结果，可以控制具有多个存储器管芯的存储器芯片的总电流itotal。

然而，ppm电路和ppm方案不限于图3-6所示的示例。ppm电路202和ppc例程600的变型可以为具有多个存储器管芯的存储器芯片提供类似的峰值功率管理。

图7示出了根据本公开内容的一些实施例的nand闪存100上的另一示例性ppm电路202’。ppm电路202’类似于ppm电路202。主要的区别在于ppm电阻器318可以连接在节点322与下拉驱动器336之间。在该示例中，在操作期间，在同一存储器芯片上的多个存储器管芯当中仅接通一个下拉驱动器336，同时可以根据存储器管芯上的电流分布icc来调节上拉驱动器314。此处，ppm电路202’的上拉电流ipull_up可以用两个电流水平来限定，例如，高电流水平ih和低电流水平il，其对应于存储器管芯的峰值电流icp和基电流icb。在该示例中，在操作期间，当存储器芯片中可以存在m个被接通的上拉驱动器314时，流过被接通的下拉驱动器336的下拉电流ipull_dn是上拉电流ipull-up的总和，且可以表示为：

节点322的电位vppm可以表示为：

vppm＝rppm·ipull_dn(5)

并且参考电压vref可以定义为：

vref＝rppm·ipull_dn_max(6)

其中，ipull_dn_max是流过下拉驱动器336的最大下拉电流，对应于存储器芯片上所允许的最大总电流itotal_max。因此，当下拉电流ipull_dn大于最大下拉电流ipull_dn_max时，电位vppm高于参考电压vref，且比较器328处的输出电压vom可为正。在ppm电路202’中，可以无需反相器而将输出电压vout直接发送到ppm使能信号enppm。因此，当ipull_dn＞ipull_dn_max时，ppm使能信号enppm＝1。相反，如果ipull_dn＜ipull_dn_max，则enppm＝0。在该示例中，可以通过将下拉驱动器/下拉电流切换到上拉驱动器/上拉电流来修改ppc例程600。

用于图3中的示例性ppm电路202和图7中的ppm电路202’的器件和配置仅用于说明目的并且为了简单，用于示范ppm电路和ppm方案的功能性。在一些实施例中，图3中的下拉驱动器336可由适当的电流源代替，以设置下拉电流ipull_dn的电流水平。

也可以实施上文所论述的存储器芯片的动态峰值功率管理以紧密遵循存储器管芯的电流分布icc。例如，基于图8中的电流分布icc，可以将ppm方案分成多个阶段，其中，每个阶段pi可以包括峰值电流ii(i＝1、2、…、6)。在该示例中，当下拉驱动器336被接通时，可以将下拉电流ipull_dn调整为与每个阶段pi的峰值电流ii成比例。如果峰值电流ii大于前一阶段pi-1的峰值电流ii-1，则可以将突破点450插入在阶段p1和每个阶段pi的开始处。例如，可以将突破点450插入在图8中的阶段p1、p2和p4的开始处。

使用图6中的类似ppc例程600，当存储器管芯达到突破点450时，例如在阶段p2的开始处，可以开始操作步骤s605。在操作步骤s610，可以使能存储器管芯上的下拉驱动器336，并且可以将流过下拉驱动器336的下拉电流ipull_dn设置在反映阶段p2中的峰值电流i2的电流水平处。在操作步骤s620，检查ppm使能信号enppm。如果ppm使能信号enppm＝0，则可以由存储器管芯执行与峰值电流i2相对应的峰值功率操作。否则，在操作步骤s620处再次检查ppm使能信号enppm之前，在操作步骤s635处可以关断存储器管芯上的下拉驱动器336并且存储器管芯可以等待一延迟时间段。

如果峰值电流ii小于前一阶段pi-1的峰值电流ii-1，则在阶段pi的开始处不需要突破点。例如，在图8所示的示例中，在阶段p3、p5和p6的开始处，在电流分布icc中没有插入突破点。

当在操作步骤s640处完成峰值功率操作时，可以将下拉电流ipull_dn调整到与存储器管芯的下一峰值电流成比例的较低水平。例如，当完成阶段p2的峰值功率操作时，可以将存储器管芯的下拉电流ipull_dn调整为与峰值电流i3成比例，并且继续执行阶段p3中的操作。

在阶段p4的开始处，检测到另一个突破点450。ppc例程600返回到操作步骤s605，并且在操作步骤s620处再次检查ppm使能信号enppm。

总之，本公开内容提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)系统。该ppm系统包括在该多个存储器管芯中的每个存储器管芯上的ppm电路。每个ppm电路包括：电连接到电源和ppm电阻器的上拉驱动器；电连接到该ppm电阻器的下拉驱动器；以及连接到该ppm电阻器的ppm触点焊盘。该多个存储器管芯的ppm触点焊盘彼此电连接。并且该ppm系统被配置为基于ppm触点焊盘的电位来管理峰值功率操作。

本公开内容还提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)的方法，其中，该多个存储器管芯中的每个存储器管芯包括具有ppm触点焊盘的ppm电路。该多个存储器管芯的ppm触点焊盘电连接。该ppm方法包括以下步骤：接通存储器芯片的选定存储器管芯上的ppm电路的下拉驱动器；验证ppm使能信号，该ppm使能信号由流过下拉驱动器的下拉电流进行调节；以及当ppm使能信号指示存储器芯片的总电流小于存储器芯片所允许的最大总电流时，在该选定存储器管芯上执行峰值功率操作。

以上对具体实施例的描述将充分地揭示本公开内容的一般性质，以使得其他人可以通过应用本领域技术内的知识容易地修改和/或调整这些具体实施例的各种应用，无需过度实验，且不脱离本公开内容的一般概念。因此，基于本公开内容和本文给出的指导，这样的调整和修改旨在处于所公开的实施例的等同变换的含义和范围内。应该理解的是，本文中的措辞或术语是出于描述的目的而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据本公开内容和指导来解释。

上面已经借助于功能构件块描述了本公开内容的实施例，这些功能构件块示出了特定功能及其关系的实施方式。为了描述的方便，本文任意定义了这些功能构件块的边界。只要适当地执行了特定功能和关系，就可以定义可替换的边界。

发明内容和摘要部分可以阐述由发明人设想的本公开内容的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本公开内容和所附权利要求书。

本公开内容的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同变换来限定。