本发明涉及微机电系统(MEMS)。
背景技术：
微机电系统(MEMS)是使用半导体类操作制造并显示出诸如移动或变形的能力的机械特性的一类结构或器件。MEMS可以与电信号交互以传输关于MEMS的机械变化的信号。
硅晶圆包含MEMS结构，利用适合于不同应用(诸如致动器、陀螺仪、加速计、磁力计、压力传感器、麦克风和射频组件)的各种参数来制造该结构。这些器件的质量取决于制造的条件或设计参数。
技术实现要素：
本发明提供一种微机电系统(MEMS)，包括：半导体块，所述半导体块包括突出结构和感测结构，所述突出结构包括底面；以及半导体衬底，所述半导体衬底包括导电区域和介电区域，所述导电区域包括位于所述感测结构下方的第一表面，所述第一表面与所述底面基本共面，并且所述介电区域包括第二表面，所述第二表面不设置在所述第一表面上方。
优选地，微机电系统还包括：层间介电(ILD)层，包括介电表面，所述介电表面与所述第一表面和所述第二表面共面。
优选地，微机电系统还包括：第一钝化层，位于所述介电表面的顶部上，所述第一钝化层包括位于所述底面上面的顶侧。
优选地，所述导电区域包括未位于所述感测结构下方的第三表面，并且所述突出结构包括与所述第三表面接合的外层，所述外层包括锡(Sn)，并且所述导电区域包括铜。
优选地，微机电系统还包括：位于所述第一表面和所述第二表面上方 的区域，并且所述区域不具有介电材料。
优选地，微机电系统还包括：层间介电(ILD)层，包括介电表面和位于所述介电表面的顶部上的第一钝化层，所述导电区域包括铝铜，并且所述介电区域是位于所述第一钝化层上方的第二钝化层，以及所述导电区域不在所述感测结构下方。
优选地，微机电系统还包括：钝化层，位于所述导电区域、所述介电区域和所述突出结构下方。
本发明还提供一种微机电系统(MEMS)，包括：半导体块，所述半导体块包括突出结构和感测结构，所述突出结构包括底面；半导体衬底，所述半导体衬底包括导电层、上部钝化层和下部钝化层，所述导电层包括位于所述感测结构下方的第一表面，所述第一表面与所述底面基本共面，并且所述上部钝化层包括与所述第一表面相邻的第二表面，以及所述下部钝化层位于所述导电层和所述上部钝化层下方，所述下部钝化层包括开口。
优选地，微机电系统还包括：位于所述第一表面和所述第二表面上方的区域，所述区域在所述底面下方，所述区域不具有介电材料。
优选地，所述上部钝化层部分地位于所述区域外部的导电层上方。
优选地，微机电系统还包括：导电通孔，位于所述突出结构下方的开口中，所述导电通孔包括与所述导电层的材料不同的材料。
优选地，微机电系统还包括：位于所述开口中的导电通孔和位于所述导电通孔下方的导电路径，所述导电通孔包括与所述导电路径的材料类似的材料。
优选地，所述开口包括第一宽度，所述突出结构包括第二宽度，所述第二宽度大于所述第一宽度。
优选地，所述导电层包括凹部和第三表面，与所述底面连接的第三表面横向离开所述凹部。
本发明还提供一种制造微机电系统(MEMS)的方法，包括：接收半导体衬底；在所述半导体衬底上方形成导电层，所述导电层包括感测表面；在所述导电层上方形成介电层；去除所述感测表面上的介电层；以及接收半导体块，所述半导体块包括与所述感测表面对应的感测结构。
优选地，所述半导体块包括突出结构，并且所述导电层包括凹部，以及将所述突出结构接合至横向离开所述凹部的导电层。
优选地，方法还包括：在形成所述导电层之前形成第一钝化层，所述第一钝化层包括开口，所述半导体块包括突出结构，所述突出结构包括第二宽度，所述开口包括第一宽度，所述第一宽度基本小于所述第二宽度。
优选地，方法还包括：在形成所述导电层之前形成第一钝化层，所述第一钝化层包括开口；以及其中，形成所述导电层包括在所述开口中形成凹部，所述凹部包括与所述导电层的材料基本相同的材料。
优选地，方法还包括：在形成所述导电层之前形成第一钝化层，所述第一钝化层包括开口；以及在所述开口内部形成导电通孔，所述导电通孔包括与所述导电层的材料不同的材料。
优选地，方法还包括：在形成所述导电层之前形成第一钝化层，所述第一钝化层包括开口，所述半导体块包括突出结构，并且将所述突出结构与所述开口对准。
附图说明
当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。
图1A是根据本发明的一些实施例的MEMS结构的截面图。
图1B是根据本发明的一些实施例的MEMS结构的顶视图。
图2是根据本发明的一些实施例的微机电系统(MEMS)的截面图。
图3是根据一些实施例的微机电系统(MEMS)的截面图。
图4是根据一些实施例的MEMS的截面图。
图5是根据一些实施例的用于制造MEMS的方法的操作流程。
图6至图9是根据一些实施例的用于制造MEMS的方法中的操作的截面图。
图10是根据一些实施例的用于制造MEMS的方法操作流程。
图11至图15是根据一些实施例的用于制造MEMS的方法中的操作的 截面图。
图16是根据一些实施例的用于制造MEMS的方法的操作流程。
图17至图23是根据一些实施例的用于制造MEMS的方法中的操作的截面图。
具体实施方式
以下公开内容提供了许多不同的实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附件的部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简化和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述图中所示一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语旨在包括使用或操作过程中的器件的不同的方位。装置可以以其他方式定位(旋转90度或处于其他方位)，并且本文所使用的空间关系描述符可同样地进行相应的解释。
在图1A和图1B中，示出了半导体块100。图1A是半导体块100的截面图。图1B是半导体块100的顶视图。半导体块100包括半导体层20和半导体层20的表面S23处的突出结构23。半导体块100包括感测结构25。
突出结构23包括突出半导体21和层22。层22部分环绕突出半导体21的横向侧和底侧B21。层22可以是与突出半导体21接触的突出结构23的外层，并且该外层跟随横向侧和底侧B21的轮廓。突出半导体21包括从表面S23到底侧B21的高度H21。层22包括从底侧B21到底侧B22的高度H22。突出结构23包括从表面S23到底侧B22的高度H23。高度H23 是高度H21和高度H22的总和。沿着垂直于表面S23的方向测量高度H23、H22和H21。
感测结构25位于突出结构23上面。感测结构25包括弹簧结构27、感测件251和半导体层20。感测结构25中的感测件251包括位于底部的表面S25和位于顶部的顶侧T25。在一些实施例中，感测件251包括从表面S25到顶侧T25的基本等于半导体层20的厚度TH20的厚度。
弹簧结构27位于感测结构25中。在一些实施例中，感测件251的表面S25与半导体层20的表面S23基本共面。感测结构25包括长度L25。突出结构23在感测结构25外。
在图1B中，示出了半导体块100的顶视图105。截面线AA穿过感测结构25。图1A中示出的截面图在顶视图105上面对准。感测件251附接至感测结构25中的弹簧结构27。感测件251可以在感测结构25中水平侧向移动或者垂直上下移动。在图1A中，表面S25可以低于或高于表面S23，这取决于感测件251的移动。
在一些实施例中，半导体层20和突出半导体21包括诸如硅的类似材料。层22包括诸如锡(Sn)或Ge的材料。
图2示出了MEMS 200。MEMS 200包括半导体块100和感测电极30。
在一些实施例中，感测电极30包括互补金属氧化物半导体(CMOS)结构。感测电极30包括半导体衬底1、层间介电(ILD)层31。ILD层31包括导电区域和介电区域。导电区域包括导电层11，并且介电区域包括介电层10。在一些实施例中，导电层11包括诸如铜的金属。在ILD层31的表面S31处暴露导电层11。在一些实施例中，ILD层31的介电层10的表面S31被称为ILD层31的顶部处的介电表面。导电层11的顶侧T11与表面S31基本共面。导电层11’是指导电层11的位于感测结构25下方的部分。导电层11’的顶面称为感测表面S28。在一些实施例中，导电层11’的感测表面S28与表面S31基本共面。第一钝化层12位于ILD层31的顶部上。开口40在第一钝化层12中。开口40设置在第一钝化层12的不位于感测结构25下方的部分处。突出结构23设置在导电层11的顶部上的开口中。在一些其他的实施例中，感测电极30的位于远离感测结构25的部分142 下方的导电层14可以由铝铜(AlCu)制成。开口40包括适合于突出结构23设置在开口40中的大小，使得突出结构23的底侧B22接触顶面S31处的导电层11的顶侧T11。暴露第一钝化层12的顶侧T12。底侧B22低于第一钝化层12的顶侧T12。顶侧T12在表面S31上面。突出结构23放置在导电层11的顶部上。底侧B22与导电层11的顶侧T11基本共面。层22与导电层11接合。在一些实施例中，层22包括锡(Sn)。导电层11包括铜。层22通过诸如Cu-Sn接合的金属接合与导电层11耦接。
在一些实施例中，第一钝化层12包括从顶面S31到第一钝化层12的顶侧T12的厚度TH12。表面S23与表面S31相距高度H23。表面S23在顶侧T12上面相距高度H5。高度H23是高度H5和厚度TH12的总和。
区域28的高度H28是从表面S25到感测表面S28。在一些实施例中，高度H28基本等于高度H23。当感测件251开始垂直移动时，高度H28变得大于或小于高度H23。高度H28的变化改变感测件251和表面S25下方的导电层11之间的电容。通过减小表面S31和表面S23之间的感测间隙来增大电容。感测间隙是高度H23。通过增大半导体块100和感测电极30之间的电容，增加MEMS 200的灵敏度。
减小高度H23增大了不同突出结构23的高度H23的统一性。可以通过减小高度H23来减小不同突出结构23之间的高度H23的变化。
突出结构23的高度H23大于厚度TH12以避免第一钝化层12的顶侧T12与半导体块100的表面S23接触。突出结构23可以减小到大约为厚度TH12。在一些实施例中，厚度TH12可以为1微米左右。突出结构23的高度H23可以刚好大于厚度TH12。例如，高度H23可以为从1微米左右到2微米左右。
感测电极30包括位于感测结构25下方的导电区域11’的顶部处的感测表面S28。感测表面S28在感测结构25下方是基本平坦的。以高度H23将感测表面S28与表面S25分离。区域28位于感测表面S28上方并且位于暴露的介电层10的表面S10上方。可选地表述，ILD层31的位于感测结构25下方的表面部分还包括感测表面S28和介电表面S10。表面S10可以与感测表面S28共面。区域28位于表面S25下方。在一些实施例中，区域 28是不具有诸如第一钝化层12或层22的介电材料的空气隙。第一钝化层12以长度L18远离区域28。第一钝化层12的开口45位于感测结构25下方。第一钝化层12的开口45暴露感测表面S28。在开口45中，第一钝化层12与感测表面S28隔开，使得暴露开口45下方的介电层10。开口45暴露介电层10的一部分。该部分包括表面S10，该表面包括长度L18。表面S10是平坦的并且与感测表面S28相邻。暴露的介电层10包括与感测表面S28基本共面的表面S10。在一些实施例中，表面S31与底侧B22、感测表面S28、表面S10和顶侧T11共面。
在一些实施例中，第一钝化层12的开口45暴露感测结构25下方的介电层10。在感测结构25下方，第一钝化层12不覆盖在导电层11’上方。在突出结构23附近，第一钝化层12覆盖介电层10和并且以长度L40覆盖部分导电层11。在突出结构23附近，开口40不暴露介电层10。
区域28没有介电材料以减小影响表面S25和感测表面S28之间的电容的寄生电容。区域28包括高度H28和长度L28。在静止状态下，高度H28基本等于高度H23。感测电极30包括位于区域28下方的结构281。结构281包括位于感测表面S28下方的导电层11’和介电层10。感测表面S28被暴露于空气。在一些其他的实施例中，由诸如铝铜层的导电结构覆盖表面S31附近的导电层11。诸如结构281与区域28之间的表面S31的界面是基本均匀平坦的。
在远离感测表面S28的外围附近，导电层14设置在导电层11的顶部上。导电层14包括厚度TH14。在一些实施例中，导电层14连接至接合引线(未示出)。在一些其他的实施例中，去除半导体块100的位于导电层14上方的部分142(包括半导体层20和盖层)。
在一些实施例中，半导体衬底1是硅衬底。硅衬底可以包括一些半导体材料，诸如碳化硅、硅锗、砷化镓等。在一些实施例中，例如，半导体衬底1的一部分可以包括掺杂或非掺杂的块状硅或者绝缘体上半导体(SOI)衬底的有源层。在一些实施例中，半导体衬底1包括绝缘体层上的半导体材料层。绝缘体层可以是掩埋氧化物(BOX)层或氧化硅层。在一些实施例中，绝缘体层在玻璃衬底上。还可以使用其他衬底，诸如多层、 外延或梯度衬底。
在一些实施例中，一些器件(未示出)可以位于半导体衬底1的表面处。器件可以是一些电器件或一些半导体器件，诸如各个N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件、CMOS、晶体管、电阻器、二极管、电容器、电感器、光电二极管、熔丝等。在一些实施例中，器件在ILD层31的底部附近的半导体衬底1上面。
半导体衬底1包括一些电路(未示出)。电路可以包括一些互连结构(未示出)。互连结构还可以包括形成在互连结构中并且电耦接至器件的一些金属线或一些通孔(未示出)。互连结构可以由铜制成。
在一些实施例中，互连结构在ILD层31中。金属线或金属层(诸如导电层11)在介电层10之间以使一些器件相互电连接。一些器件还可以在一个或多个介电层中。
半导体衬底1上的电路可以是用于特定应用的任何合适类型的电路。本领域普通技术人员应该理解，仅为了说明的目的提供上述实例而不意欲以任何方式来限制本发明的范围。
导电层11或导电层14可以包括导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合。
图3示出了MEMS 300。MEMS 300包括半导体块100和感测电极35。MEMS 300类似于图2中的MEMS 200，但是MEMS 300包括位于突出结构23下方并且位于第一钝化层12上方的导电层14。第二钝化层15部分地位于第一钝化层12在突出结构23附近的部分上方。应该注意，第二钝化层15不在感测结构25下方。在一些实施例中，第一钝化层12可以被称为下部钝化层。第二钝化层15可以被称为上部钝化层。上部钝化层在下部钝化层上面。
感测电极35包括半导体衬底1、层间介电(ILD)层31、第一钝化层12、导电层14和第二钝化层15。如在图2中的感测电极30中，导电层11与突出结构23接合。在图3中，远离感测表面S28的导电层11被导电层14部分覆盖。换句话说，导电层14部分地接触导电层11。在一些实施例中，导电层14包括金属，诸如铝铜(AlCu)。在一些实施例中，导电层 14可以称为与图2所示的类似的导电区域。在图3中，导电区域可以是指导电层14，而在图2中，导电区域可以是指导电层11。
包括开口40的第一钝化层12在ILD层31的顶部上。在图2中，开口40暴露图2所示的感测电极30中的导电层11。在图3中，导电层14在开口40内部。导电层14的通孔141部分位于开口40内部。在一些实施例中，通孔141还可以称为共形设置在开口40中的凹陷部分。与突出结构23的底面B22连接的表面T14(或第三表面)与凹陷部分横向隔开。术语“横向隔开”可以表示在横向上设置为相距一定距离。通孔141包括诸如铝的导电材料。导电层14共形地加衬于开口40，使得凹部在开口40上方的导电层14中。开口40包括宽度W40。通孔141包括与宽度W40基本相等的宽度。在一些实施例中，宽度W40在3微米左右。开口40上方的顶部区域401不具有突出结构23。导电层14包括从顶侧T12到顶侧T14的厚度TH14。第一钝化层12的顶侧T12与表面S23相距高度H27。在一些实施例中，开口40可以在感测结构25下方。
与图2中的MEMS 200类似，区域28在表面S25下方。导电层14设置在表面S25或区域28下方。导电层14在表面S25和ILD层31之间。表面S25下方的导电层14包括长度L28。表面S25下方的导电层14设置在第一钝化层12的顶部上。感测表面S28在表面S25下方的导电层14上。
突出结构23设置在导电层14的顶部上。在一些实施例中，突出结构23设置为横向远离开口40，使得突出结构23下方的区域不具有开口40。
在一些实施例中，第二钝化层15在第一钝化层12或导电层14上方。开口40上方的第二钝化层15是不统一的并且可以包括凹部。突出结构23设置为远离开口40，以避免将突出结构23设置在不统一的表面上。通过在基本平坦的表面上设置突出结构23，在整个MEMS 300中，在半导体块100和感测电极35之间，高度H23可以基本恒定且统一。代替将突出结构23设置在开口40上方，突出结构23设置为与开口40相距长度L43。在一些实施例中，长度L43从突出结构23的一侧到开口40的一侧。突出结构23的底侧B22包括宽度W23。接触底侧B22的顶侧T14基本平坦且包括宽度W23。
突出结构23在第一钝化层12上方。代替如图2所示的将突出结构23设置在第一钝化层12的开口40中，突出结构23设置在第一钝化层12上面。突出结构23可以降低到大约为第二钝化层15的厚度TH15。在一些实施例中，厚度TH15可以为1微米左右。
层22与导电层14接合。在一些实施例中，导电层14包括AlCu。在一些实施例中，层22包括Ge并且通过诸如AlCu-Ge接合的接合与导电层14耦接。突出结构23的底侧B22在顶面S31或顶侧T12上面。底侧B22与顶侧T14或感测表面S28基本共面。
表面S23与顶侧T14相距高度H23。表面S23在顶侧T12上面相距高度H27。在一些实施例中，高度H27比图2中的高度H5大厚度TH14。高度H27是高度H23和厚度TH14的总和。
感测电极35包括位于导电层14的顶部处且在感测结构25下方的感测表面S28。在一些实施例中，区域28是位于感测表面S28上方的不具有第一钝化层12、第二钝化层15、导电层14或层22的空气隙。在一些实施例中，感测表面S28基本平坦并且与感测结构25下方的顶侧T15共面。顶侧T15的位于感测结构25下方的部分基本平坦并且与感测表面S28交界。如图2所示，虽然感测表面S28不直接位于第一钝化层12下方，但是该感测表面位于第一钝化层12下面。如本实施例的图3所示，感测表面28在第一钝化层12上面。如图2所示，感测表面S28与顶面S31共面。在本实施例的图3中，感测电极35中的感测表面S28在ILD层31的顶面S31上面。感测表面S28在顶面S31上面距离近似为厚度TH14和厚度TH12的总和。导电层14的部分148定位在感测表面S28下方。通过第一钝化层12将部分148与ILD层31的表面S31分离。
第一钝化层12覆盖在ILD层31的顶部上。在图2中，暴露ILD层31的位于区域281中的表面S10。在图3中，就考虑区域281而言，第一钝化层12设置在ILD层31的顶部上而不暴露ILD层31的表面S31。第一钝化层12在导电层14、第二钝化层15和突出结构23下方。
感测电极35包括区域28下方的对应的区域281。在区域281中，第一钝化层12设置在ILD层31的顶部上。第一钝化层12在导电层14的部 分148下方。
在图3中，第二钝化层15在第一钝化层12上方。在一些实施例中，感测电极35包括第二钝化层15。第二钝化层15共形地覆盖导电层14的一部分。第二钝化层15加衬于导电层14的凹部，使得第二钝化层15的凹部设置在导电层14的凹部上方。在一些实施例中，第二钝化层15在第一钝化层12的顶部上。第二钝化层15共形地覆盖在第一钝化层12和导电层14的顶部上，使得第二钝化层15的顶侧T15包括距表面S23的不同的高度。高度H25从第二钝化层15的上部的顶侧T15到表面S23。高度H25小于高度H23。
第二钝化层15包括从第一钝化层12的顶侧T12到第二钝化层15的顶侧T15的厚度TH15。在一些实施例中，第二钝化层15的厚度TH15基本等于导电层14的厚度TH14。在一些实施例中，第二钝化层15的顶侧T15的一部分与导电层14的顶侧T14基本共面。突出结构23的高度H23大于厚度TH15以避免第二钝化衬层15的顶侧T15接触半导体块100的表面S23。
在一些实施例中，感测表面S28与接近感测表面S28的第二钝化层15的顶部共面。第二钝化层15包括钝化开口298以暴露感测表面S28。在一些实施例中，第二钝化层15与区域281中的导电层14横向接触。第二钝化层15包括位于区域281中的钝化开口298。开口298包括从第二钝化层15的一侧到第二钝化层15的相对侧的长度L28。位于感测表面S28上面的区域28不具有第二钝化层15。感测表面S28是导电层14的顶面。在一些实施例中，与图2中的感测电极30类似，感测表面S28与底侧B22共面。第二钝化层15包括开口29以接收突出结构23。开口29包括比宽度W23宽的宽度。
导电层14设置在远离表面S25的导电层11的顶部上。在一些实施例中，导电层14外围附近的部分用于耦接至接合引线(未示出)。如图3所示，去除半导体块100的位于MEMS 300的外围处的部分。去除上述部分，使得接合引线可以连接至导电层14。
在一些实施例中，介电层10、第一钝化层12或第二钝化层15包括介 电材料，该介电材料包括二氧化硅、氮化硅、氮氧化硅、聚酰亚胺、旋涂玻璃(SOG)、掺氟硅酸盐玻璃(FSG)、掺碳氧化硅、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯并环丁烯)和/或其他合适的材料。ILD材料包括氧化硅。可选或附加地，ILD层31包括具有低介电常数的材料。
图4示出了类似于图3中的MEMS 300的MEMS 400，但是导电通孔111在第一钝化层12的开口40内部。突出结构23设置在图4的开口40上方以代替如图3所示的远离开口40。MEMS 400包括感测电极37和半导体块100。
参考图3和图4，在图3中，开口40容纳与通孔141外部的导电层14基本相同的导电材料。然而，在图4中，开口40在导电通孔111中容纳诸如铜或钨(W)的材料。填充导电通孔111的材料基本不同于开口40外的导电层14。导电通孔111由不同于导电层14的材料制成。导电通孔111耦接在导电层11和导电层14之间。
在一些实施例中，开口40包括基本小于图3中的感测电极35中的宽度W40的宽度W41。宽度W41可以在0.5微米左右。导电通孔111的顶侧T111与第一钝化层12的顶侧T12基本共面。导电通孔111的顶侧T111接触导电层14。导电通孔111的底侧接触诸如导电层11的导电路径。在一些实施例中，突出结构23的宽度W23大于宽度W41。导电通孔111包括基本等于宽度W41的宽度。
导电层14覆盖在第一钝化层12和导电通孔111的顶部上。如图2和图3所示，未在区域28下方的导电层14包括第一钝化层12的开口40中的凹部。在图4中，未在区域28下方的导电层14不像图2和图3那样拥有凹部而是在第一钝化层12的开口40上方基本平坦。由于顶侧T111与顶侧T12基本共面，所以导电层14在导电通孔111和第一钝化层12的顶部上基本平坦。导电层14的顶侧T14在开口40上方也基本平坦。由于开口40上方的顶侧T14基本平坦，所以突出结构23可以设置在开口40上方的导电层14的顶侧T14的顶部上并保持基本恒定的高度H23。
参考图3和图4。在图3中，突出结构23设置为与开口40横向远离 长度L43。在图4中，突出结构23可以直接设置在开口40上方。在一些实施例中，突出结构23直接位于开口40上方，使得底侧B22在顶侧T111上方。由于突出结构23可以设置为与图3中远离开口40相比更靠近开口40，所以感测电极37的大小可以小于图3中的感测电极35的大小。另外，由于导电通孔111可以小于通孔141(或凹部)，所以器件的总占用面积减小。在细小通孔中沉积W或Cu是可行的而沉积AlCu不可行。
在一些实施例中，半导体块100不具有部分142。半导体块100的部分142在导电层14的接合部分上方。接合部分可以连接至接合引线(未示出)。
在图5中，示出了制造方法402。图5示出了用于形成图2中的图像传感器200的操作流程。操作412接收半导体衬底1。用于操作412的一些示例性实施例在图6中示出。操作422在半导体衬底1上形成层间介电(ILD)层31。用于操作422的一些示例性实施例在图6中示出。操作432在ILD层31的顶部上形成第一钝化层12。用于操作432的一些示例性实施例在图7至图8中示出。操作442接收包括突出结构23的半导体块100。用于操作442的一些示例性实施例在图9中示出。操作452在ILD层31的顶部上接合突出结构23。用于操作452的一些示例性实施例在图9中示出。
在图6中，介电层10形成在半导体衬底1上。图案化介电层10以包括将被诸如铜的导电材料填充的开口，以在开口内部形成通孔结构或导电层11。通过诸如光刻的任何合适的操作来形成图案。
导电层11形成在介电层10的顶部上并且位于半导体衬底1上方。图案化导电层11以包括将被介电材料填充以形成介电层10的开口。形成和图案化导电层11和介电层10的操作一层一层的进行，以在ILD层31中形成交替的导电层11和介电层10的堆叠件。导电层11可以由铜制成。通孔结构形成为连接ILD层31中的通孔结构上面和下面的导电层11。导电层11’形成在ILD层31的顶部处。通过诸如化学机械抛光(CMP)或回蚀刻的合适的平坦化操作，ILD层31的表面S31形成为基本平坦。平坦化操作平坦化导电层11’的顶部以与表面S31共面。
图7示出了通过诸如沉积操作的任何合适的操作在ILD层31的顶部上形成诸如第一钝化层12的介电层。图案化第一钝化层12以形成开口40，随后在开口40中沉积并且图案化导电层14。导电层14形成在MEMS 200的外围处。在一些实施例中，第一钝化层12毯式沉积在ILD层31的表面S31上方。
沉积操作可以包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机物CVD(MOCVD)、远程等离子体CVD(RPCVD)、等离子体增强的CVD(PECVD)、低压化学汽相沉积(LPCVD)操作、热氧化、UV臭氧氧化、外延生长方法(如，选择性外延生长)、溅射、镀敷、旋涂、其他合适的方法和/或它们的组合。
通过图案化第一钝化层12，在外围处形成第一钝化层12的开口40。导电层14形成为在开口40附近共形地覆盖在第一钝化层12和导电层11上方，使得在开口40上方的第一钝化层12中形成凹部。然后，图案化导电层14以在开口40附近形成剩余部分。通过诸如蚀刻的任何合适的操作去除导电层14的其他部分。
在图8中，图案化第一钝化层12以形成附加的开口40，使得暴露第一钝化层12下方的导电层11’和11。开口45暴露导电层11’，而开口40暴露导电层11。图案化操作包括通过光刻胶(未示出)覆盖第一钝化层12和导电层14。通过任何光刻操作来图案化光刻胶。在进行光刻胶的图案化以形成开口40和45之后，蚀刻第一钝化层12。在一些实施例中，图案化第一钝化层12，使得第一钝化层12的一部分位于导电层11的一部分上方。第一钝化层12的一部分以长度L40与导电层11的一部分重叠。
开口45形成为暴露介电层10的长度为L18的一部分。感测表面S28在导电层11’的顶部处。开口45包括宽度W45。宽度W45大于感测表面S28的长度L28。
在图9中，半导体块100的突出结构23接合至ILD层31的表面S31。突出结构23安装到开口40中。感测结构25中的感测件251底部处的表面S25在感测表面S28上方对准。在一些实施例中，在将半导体块100与感 测电极30接合之后，去除图2中的半导体块100的部分142。在一些实施例中，突出结构23的层22由锡制成。导电层11由Cu制成。在使用预定温度的加热操作下，层22与导电层11形成Sn-Cu接合。
通过使用诸如蚀刻的合适的操作的图案化形成突出半导体21。高度H23可以设计为尽可能小的预定高度，其刚好大于第一钝化层12的厚度TH12与导电层14的厚度TH14之和。在半导体块100的形成中减小突出结构23的高度H23增加了高度H23的统一性。增加高度H23的统一性控制可以帮助增加感测表面S28和表面S25之间的距离的统一性。
在图10中，示出了制造MEMS的方法404。图10示出了用于形成图3中的图像传感器300的操作流程。操作414接收半导体衬底1。在图11中示出了用于操作414的一些示例性实施例。操作424在半导体衬底1上形成层间介电(ILD)层31。在图11中示出了用于操作424的一些示例性实施例。操作434在ILD层31的顶部上形成第一钝化层12，第一钝化层12包括开口40。在图11中示出了用于操作434的一些示例性实施例。操作444在第一钝化层12的顶部上形成导电层14，导电层14包括感测表面S28。在图12中示出了用于操作444的一些示例性实施例。操作454在除了感测表面S28上方的区域28之外的导电层14上方形成第二钝化层15。在图14中示出了用于操作454的一些示例性实施例。操作464接收包括突出结构23的半导体块100。在图15中示出了用于操作464的一些示例性实施例。操作474在远离开口40的导电层14的顶部上接合突出结构23。在图15中示出了用于操作474的一些示例性实施例。
图11示出了在ILD层31的顶部上形成第一钝化层12。图案化第一钝化层12以包括暴露导电层11的开口40。通过如图8所示的第一钝化层12的开口45暴露感测表面S28。在图11中，感测表面S28在第一钝化层12上面并且在图12中示出。图案化第一钝化层12以包括以长度L40与导电层11重叠的部分。
在图12中，导电层14被形成为共形地覆盖在第一钝化层12、开口40和导电层11上方。导电层14部分地填充开口40以与导电层11接触。导电层14共形地形成在开口40中，使得形成了导电层14的凹部。感测表面 S28在第一钝化层12上面。图案化导电层14以包括感测表面S28附近的开口43。在一些实施例中，开口43形成为环绕感测表面S28，使得导电层14的包括感测表面S28的部分148在感测结构25下方对准。
图13示出了第二钝化层15形成为毯式覆盖在第一钝化层12和导电层14上方。第二钝化层15共形地形成在开口43和导电层14的凹部上方，使得第二钝化层15的凹部形成在开口43上方和导电层14的凹部上方。
在第二钝化层15的顶部上图案化抗蚀剂38。抗蚀剂38可以是光刻胶以跟随抗蚀剂38的图案来图案化第二钝化层15。抗蚀剂38包括与感测表面S28对准的开口381，使得可以通过任何合适的蚀刻操作47去除感测表面S28上方的第二钝化层15以暴露导电层14的部分148上的感测表面S28。在一些实施例中，开口381包括基本等于图2或图3中的长度L28的宽度。
抗蚀剂38包括远离感测表面S28的开口382，以用于去除第二钝化层15来暴露导电层14。蚀刻操作47去除第二钝化层15的暴露部分，同时在蚀刻操作47之后保护并且保留被抗蚀剂38覆盖的部分。
在图14中，图案化诸如第二钝化层15的介电层以暴露导电层14的部分148和感测表面S28。暴露感测表面S28，使得感测表面S28上面的区域28不具有第二钝化层15。在感测表面S28外部的第二钝化层15中形成开口48，以暴露将与如图15所示的突出结构23接合的导电层14。
在图15中，半导体块100的突出结构23插入到开口48中并与导电层14的暴露部分接合。突出结构23安装到开口48中。感测件251的表面S25在感测表面S28上方对准。突出结构23以诸如长度L43的横向距离远离开口40接合在导电层14的顶部上。
在图16中，示出了制造方法405。图16示出了用于形成图4中的图像传感器400的操作流程。操作415接收半导体衬底1。在图17中示出了用于操作415的一些示例性实施例。操作425在半导体衬底1上形成层间介电(ILD)层31。在图17中示出了用于操作425的一些示例性实施例。操作435在ILD层31的顶部上形成第一钝化层12，第一钝化层12包括开口40。在图18中示出了用于操作435的一些示例性实施例。操作445在 第一钝化层12上方和导电通孔111上方形成导电层14。在图21中示出了用于操作445的一些示例性实施例。操作455接收包括突出结构23的半导体块100。在图23中示出了用于操作455的一些示例性实施例。操作465在开口40上方的导电层14的顶部上接合突出结构23。在图23中示出了用于操作465的一些示例性实施例。
类似于图6，图17包括半导体衬底1和形成在半导体衬底1的顶部上的ILD层31。通过任何合适的沉积操作在ILD层31的顶部上形成第一钝化层12。在第一钝化层12的顶部上图案化抗蚀剂38。
可以图案化第一钝化层12以具有图4中的开口40。可以使用任何合适的操作(包括本文描述的一些操作)形成第一钝化层12。在图17中，在一个实例中，通过诸如旋涂的合适的操作在第一钝化层12上方形成诸如抗蚀剂38的光刻胶层，并且通过适当的光刻图案化方法进行图案化以形成光刻胶特征。然后，可以通过蚀刻操作47将光刻胶特征转印到一些下面的层(即，第一钝化层12)以形成图4中的开口40。
还可以通过其他适当的方法(诸如无掩模光刻、电子束写入、离子束写入和/或分子压印)来实施或替换光刻操作。在一些实施例中，光刻操作可以包括在第一钝化层12上方形成光刻胶层、将光刻胶暴露为图案、执行曝光后烘焙操作以及显影光刻胶38来形成包括光刻胶的掩模元件。然后，可以使用反应离子蚀刻(RIE)操作和/或其他蚀刻操作来蚀刻第一钝化层12。蚀刻操作47可以包括干蚀刻、湿蚀刻和/或其他蚀刻方法(如，反应离子蚀刻)。蚀刻操作47还可以是纯化学(等离子体蚀刻)、纯物理(离子铣削)和/或它们的组合。蚀刻操作47去除第一钝化层12的一些暴露部分，使得暴露下面的导电层11一些部分。
在一些实施例中，蚀刻操作47是选择性蚀刻。选择性蚀刻可以使用HBr和/或Cl2作为一些蚀刻气体。在一些实施例中，可以调整蚀刻操作中使用的偏压以允许更好地控制蚀刻方向来得到期望的蚀刻轮廓，从而形成图18中的开口40。在图17中，在一些实施例中，蚀刻操作47可以包括选择性蚀刻，与第一钝化层12相比具有对于下面的导电层11的更低的蚀刻比率。不同的蚀刻剂可以用于蚀刻不同的材料组成。可以设计用于蚀刻 的操作参数的不同组合。在一些实施例中，选择性蚀刻还可以使用首先侵蚀第一钝化层12而不侵蚀或者较慢地侵蚀下面的导电层11的蚀刻剂。一些蚀刻操作可以包括回蚀操作。在图18中，形成开口40以暴露下面的导电层11。
在一些实施例中，蚀刻操作47包括湿蚀刻或干蚀刻。干蚀刻操作可以在蚀刻室中实施。在一些实施例中，可以通过调整一些操作参数(包括射频(RF)源功率、偏置功率、电极大小、压力、流速、蚀刻持续时间、晶圆温度、其他合适的操作参数和/或它们的组合)来控制不同部件的各种尺寸，诸如第一钝化层12的厚度TH12或宽度W111。干蚀刻操作可以实施含氧气体、含氟气体(如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(如，HBr、He和/或CHBR3)、含碘气体、其他合适的气体和/或等离子体和/或它们的组合。在一些实施例中，干蚀刻操作利用O2等离子体处理和/或O2/N2等离子体处理。此外，可以执行干蚀刻操作以持续合适的时间。
在图19中，在导电层11上方并且在第一钝化层12的开口40中沉积导电层110，以形成导电通孔111。导电通孔111和导电层110由与导电层11类似的导电材料或一些其他的材料制成。在一些实施例中，导电通孔111包括与图4中的导电层14不同的导电材料。导电通孔111可以包括诸如铜(Cu)或钨(W)的导电材料。
通过合适的沉积操作，由导电材料填充第一钝化层12的开口40。在一些实施例中，同时沉积和蚀刻可以形成导电层110。在一些实施例中，可以对于附加的层执行附加的沉积操作。一些沉积操作可以包括化学汽相沉积(CVD)或物理汽相沉积(PVD)。
在图20中，CMP操作49降低图19中的第一钝化层12上方的导电层110。通过CMP操作49去除导电层110，使得暴露第一钝化层12的顶侧T12和导电通孔111的顶侧T111。通过CMP操作49，导电通孔111的顶侧T111形成为与第一钝化层12的顶侧T12基本共面。导电通孔111的顶侧T111基本平滑并且平坦。导电通孔111形成为与下方的导电层11电耦接。导电层11还可以称为ILD层31中的导电路径。
在图21中，导电层14形成在第一钝化层12和导电通孔111的顶部上。导电层14沉积在导电通孔111的顶侧T111上方，使得导电通孔111与导电层14电耦接。图案化导电层14以暴露第一钝化层12的一部分。图案化导电层14以形成与图12类似的感测表面S28。
图案化导电层14，使得导电通孔111上方的导电层14保持为覆盖在导电通孔111的顶部上。导电层14包括开口43以形成感测表面S28。在一些实施例中，导电层14形成在外围附加以用作接合衬垫。
在图22中，第二钝化层15部分地形成在导电层14和第一钝化层12上方。第二钝化层15毯式沉积在导电层14和第一钝化层12上方。类似于图13和图14，通过包括蚀刻的合适的光刻操作图案化第二钝化层15，以暴露感测表面S28。去除第二钝化层15的位于导电层14的部分148上方的部分，使得感测表面S28上方没有介电材料。邻近导电层14的部分148的第二钝化层15与部分148共面。
图案化第二钝化层15以形成远离感测表面S28的开口48。在一些实施例中，蚀刻操作包括湿蚀刻操作。湿蚀刻操作可以利用氢氟酸(HF)溶液来用于HF浸泡操作。在一些实施例中，湿蚀刻操作可以向中间半导体结构施加稀释的氢氟酸。在一些实施例中，湿蚀刻操作包括暴露于包含氢氧化铵的氢氧化物溶液、稀释的HF、去离子水和/或其他合适的蚀刻剂溶液。
图22类似于图14，但是在图22中，第二钝化层15的开口48形成在开口40内部的导电通孔111上方。在一些实施例中，在图23中，开口48包括基本大于导电通孔111的宽度W111的宽度W48。在一些实施例中，宽度W48大于图4中的突出结构23的宽度W23。
在图23中，半导体块100耦接至感测电极37。图23类似于图15，但是突出结构23设置在导电通孔111上方。突出结构23安装到开口48中并通过加热操作与导电层14接合。图23类似于图9或图15，但是在图23和图15中，层22和导电层14之间的接合可以是在更高的温度(其高于图9中用于接合Cu-Sn接合的预定温度)下形成的Ge-AlCu接合。MEMS 100接合至感测电极37，使得表面S23在感测表面S28上方相距高度H23。
本发明的一些实施例提供了一种微机电系统(MEMS)。该MEMS包括半导体块。半导体块包括突出结构。突出结构包括底面。半导体块包括感测结构。半导体衬底包括导电区域。导电区域包括位于感测结构下方的第一表面。第一表面与底面基本共面。介电区域包括未设置在第一表面上方的第二表面。
本发明的一些实施例提供了一种微机电系统(MEMS)。该MEMS包括半导体块。半导体块包括突出结构。突出结构包括底面。半导体块包括感测结构。半导体衬底包括导电层。导电层包括感测结构下方的第一表面。第一表面与底面基本共面。上部钝化层包括与第一表面相邻的第二表面。下部钝化层在导电层和上部钝化层下方。下部钝化层包括不位于感测结构下方的开口。
本发明的一些实施例提供了一种制造微机电系统(MEMS)的方法。该方法包括：接收半导体衬底；在半导体衬底上方形成导电层，导电层包括感测表面；在导电层上方形成介电层；去除介电层的位于感测表面上方的部分，使得暴露感测表面；在感测表面上方接收包括感测结构的半导体块。
上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员还应该意识到，这种等效构造不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换和改变。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
