一种用于存储芯片的写入深度测试系统及其方法与流程

本发明涉及芯片测试技术领域，具体涉及一种用于存储芯片的写入深度测试系统及其方法。

背景技术：

针对普冉半导体(puya)公司开发的flash存储芯片和eeprom存储芯片，传统的写入深度(vtmargin)测试，需要使用集成电路自动测试机(ate)机台。

在测试puya开发的flash存储芯片和eeprom存储芯片的写入深度测试时，除了需要完成实验室测试，还需要在测试厂、现场技术支持工程师(fae)的现场测试。然而，目前需要专用的ate机台，价格昂贵、体积大、不便捷，不易携带，且不能脱机操作，无法满足现场等应用需求。

技术实现要素：

本发明的目的是提供一种用于存储芯片的写入深度测试系统及其方法。此系统及方法旨在解决传统ate无法脱机操作且便捷性差的问题，采用双电源和高精度dac，实现脱机状态下的vt板级测试，降低测试成本，便捷测试操作，满足多种应用场合的灵活运用。

为达到上述目的，本发明提供了一种用于存储芯片的写入深度测试系统，包括：

主控芯片，生成测试数字信号；

调压电路，输入端与主控芯片的第一输出端连接，其第一输出端与一电平转换芯片的第一输入端连接，其第二输出端与待测的存储芯片的第一输入端连接，根据测试数字信号，分别为电平转换芯片和存储芯片提供第一电压和第二电压；

电平转换芯片的第二输入端与主控芯片的第二输出端连接，其第一输出端与存储芯片的第二输入端连接，根据第一电压，对测试数字信号进行电平转换，获得处理后的测试数字信号，且与第二电压共同施加在存储芯片上；

数字模拟转换器，输入端与主控芯片的第三输出端连接，其输出端与存储芯片的第三输入端连接，对该测试数字信号进行数模转换，获得测试模拟信号；

电平转换芯片的第三输入端与存储芯片的输出端连接，对测试模拟信号、第二电压和处理后的测试数字信号共同施加作用下的存储芯片进行测试，获得存储芯片的测试数据，完成存储芯片的写入深度测试。

最优选的，该写入深度测试系统还包括上位机，输出端与主控芯片的第一输入端连接，用于测试人员人为输入写入深度测试的测试指令信息，并传输至主控芯片生成测试数字信号。

最优选的，电平转换芯片的第二输出端通过主控芯片与上位机的输入端连接，用于将测试数据通过主控芯片实时传输回上位机，供测试人员实时读取。

最优选的，第三电压为不同电压范围的可变电压。

最优选的，该写入深度测试系统的尺寸为15cm×10cm。

本发明还提供了一种用于存储芯片的写入深度测试方法，该写入深度测试方法是基于上述的一种用于存储芯片的写入深度测试系统实现的，该写入深度测试方法包括以下步骤：

步骤1：测试人员输入写入深度测试的测试指令信息，并传输至主控芯片，生成测试数字信号；将测试数字信号分为三路；

步骤2：将第一路测试数字信号传输至调压电路，调压电路根据第一路测试数字信号，分别为电平转换芯片和待测的存储芯片提供第一电压和第二电压；

步骤3：将第二路测试数字信号传输至电平转换芯片，电平转换芯片根据第一电压，对第二路测试数字信号进行电平转换，获得处理后的测试数字信号，并与第二电压共同施加在存储芯片上；

步骤4：将第三路测试数字信号传输至数字模拟转换器，进行数模转换，获得测试模拟信号；

步骤5：对测试模拟信号第二电压和处理后的测试数字信号的共同施加作用下的存储芯片进行测试，获得测试数据，完成待测的存储芯片的写入深度测试。

最优选的，测试指令信息是通过上位机实时输入的。

最优选的，测试数据还通过所述主控芯片实时传输回所述上位机，供测试人员实时读取。

运用此发明，解决了传统ate无法脱机操作且便捷性差的问题，采用双电源和高精度dac，实现了脱机状态下的vt板级测试，降低了测试成本，便捷了测试操作，满足了多种应用场合的灵活运用。

相对于现有技术，本发明具有以下有益效果：

1、本发明提供的写入深度测试系统，解决了传统ate无法脱机操作且便捷性差的问题，采用双电源和高精度dac，实现了脱机状态下的vt板级测试，降低了测试成本，便捷了测试操作，满足了多种应用场合的灵活运用。

2、本发明提供的写入深度测试系统，采用高度集成的板级设计，实现了小型化、轻便携带，降低了测试成本。

3、本发明提供的写入深度测试系统，采用高精度dac实现了在线和脱机两种状态下均可操作，操作简便，无需编程和导入样本，实现了快速测试操作，便捷了测试操作，满足了多种应用场合的灵活运用。

4、本发明提供的写入深度测试系统，采用调压电路和电平转换芯片工作作用，满足了宽电压测试，实现了高速应用。

附图说明

图1为本发明提供的写入深度测试系统示意图；

图2为本发明提供的写入深度测试方法流程图。

具体实施方式

以下结合附图通过具体实施例对本发明作进一步的描述，这些实施例仅用于说明本发明，并不是对本发明保护范围的限制。

本发明提供了一种用于存储芯片的写入深度测试系统，该写入深度测试系统采用高度集成的板级设计，在本实施例中，该写入深度测试系统的尺寸为15cm×10cm；如图1所示，包括：主控芯片1、上位机2、调压电路3、电平转换芯片4和数字模拟转换器(dac)5。

其中，测试人员通过上位机2实时输入写入深度测试的测试指令信息；主控芯片1的第一输入端与上位机2的输出端连接，根据该上位机2生成的写入深度测试的测试指令信息，生成测试数字信号。

调压电路3的输入端与主控芯片1的第一输出端连接，调压电路3的第一输出端与电平转换芯片4的第一输入端连接，调压电路3的第二输出端与待测的存储芯片k的第一输入端的测试管脚连接，根据该测试数字信号，分别为电平转换芯片4和待测的储存芯片k提供第一电压和第二电压。

电平转换芯片4的第二输入端与主控芯片1的第二输出端连接，第一输出端与待测的存储芯片k的第二输入端的测试管脚连接，根据该调压电路3输出的第一电压，对该测试数字信号进行电平转换，获得处理后的测试数字信号；其中，处理后的测试数字信号为不同电压范围的测试数字信号。

不同电压范围的处理后的测试数字信号与调压电路3输出的第二电压共同施加在待测的存储芯片k上，以拓宽该写入深度测试系统的可测试电压范围，满足了不同电压下的测试需求，且以保证不同电压下的电平兼容。

在本实施例中，处理后的测试数字信号的通讯速率在1.2v电压下可达到100mhz，处理后的测试数字信号的通讯速率在3.6v电压下可达到140mhz。

数字模拟转换器5的输入端与主控芯片1的第三输出端连接，数字模拟转换器5的输出端与待测的存储芯片k的第三输入端的测试管脚连接，对该测试数字信号进行数模转换，获得测试模拟信号。

电平转换芯片4的第三输入端与待测的存储芯片k的输出端连接，对测试模拟信号、对不同电压范围的处理后的测试数字信号和第二电压共同施加作用下的待测的存储芯片k内部存储的数据进行测试，获得不同施加电压下的存储芯片k的测试数据；电平转换芯片4的第二输出端与主控芯片1的第二输入端连接，将不同施加电压下的存储芯片k的测试数据传输回主控芯片1；主控芯片1的第四输出端与上位机2的输入端连接，将不同施加电压下的存储芯片k的测试数据实时传输回上位机2，供测试人员实时读取。

在本实施例中，该数字模拟转换器为高精度24bit的dac，有效提高该写入深度测试系统的测试精度。

本发明还提供了一种用于存储芯片的写入深度测试方法，其特征在于，该写入深度测试方法是基于上述的一种用于存储芯片的写入深度测试系统实现的，如图2所示，该写入深度测试方法包括以下步骤：

步骤1：测试人员输入写入深度测试的测试指令信息，并将写入深度测试的测试指令信息传输至主控芯片1，生成测试数字信号；将主控芯片1生成的测试数字信号分为三路；其中，写入深度测试的测试指令信息是测试人员通过上位机2实时输入的。

步骤2：将第一路测试数字信号传输至调压电路3，该调压电路3根据第一路测试数字信号，分别为电平转换芯片4和待测的存储芯片k提供第一电压和第二电压。

步骤3：将第二路测试数字信号传输至电平转换芯片4，该电平转换芯片4根据该调压电路3输出的第一电压，对第二路测试数字信号进行电平转换，获得不同电压范围的处理后的测试数字信号。

将不同电压范围的处理后的测试数字信号与调压电路3输出的第二电压共同施加在待测的存储芯片k上，以拓宽该写入深度测试系统的可测试电压范围，满足了不同电压下的测试需求，且以保证不同电压下的电平兼容；

步骤4：将第三路测试数字信号传输至数字模拟转换器5，进行数模转换，获得测试模拟信号。

步骤5：对测试模拟信号、不同电压范围的处理后的测试数字信号和第二电压共同施加作用下的待测的存储芯片k内部存储的数据进行测试，获得不同施加电压下的存储芯片k的测试数据。

将不同施加电压下的存储芯片k的测试数据通过主控芯片1实时传输回上位机2，供测试人员实时读取，完成待测的存储芯片k的写入深度测试。

在本实施例中，该写入深度测试系统读取校验数据(pass/fail,p/f)临界点的加在存储芯片k的测试管脚(tp)端上电压；通过tp端加入电压，读取校验全片数据，找到读取p/f临界点的临界电压值，临界电压值即体现了存储芯片的写入深度。

本发明的工作原理：

测试人员通过上位机实时输入写入深度测试的测试指令信息，并将写入深度测试的测试指令信息传输至主控芯片，生成测试数字信号；将主控芯片生成的测试数字信号分为三路；将第一路测试数字信号传输至调压电路，调压电路根据第一路测试数字信号，分别为电平转换芯片和待测的存储芯片提供第一电压和第二电压；将第二路测试数字信号传输至电平转换芯片，电平转换芯片根据该调压电路输出的第一电压，对第二路测试数字信号，进行电平转换，获得不同电压范围的处理后的测试数字信号；将不同电压范围的处理后的测试数字信号与第二电压共同施加在待测的存储芯片上；将第三路测试数字信号传输至数字模拟转换器，进行数模转换，获得测试模拟信号；对测试模拟信号、不同电压范围的处理后的测试数字信号和第二电压共同施加作用下的待测的存储芯片内部存储的数据进行测试，获得不同施加电压下的存储芯片的测试数据；将测试数据通过主控芯片实时传输回上位机，供测试人员实时读取，完成待测的存储芯片的写入深度测试。

综上所述，本发明一种用于存储芯片的写入深度测试系统及其方法，解决了传统ate无法脱机操作且便捷性差的问题，采用双电源和高精度dac，实现了脱机状态下的vt板级测试，降低了测试成本，便捷了测试操作，满足了多种应用场合的灵活运用。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。