一种具有低功耗和高写裕度的10TTFETSRAM单元电路的制作方法

本发明涉及集成电路设计技术领域，尤其涉及一种具有低功耗和高写裕度的10ttfetsram单元电路。

背景技术：

随着集成电路产业的不断发展，芯片集成度的不断提高，传统的金属-氧化物半导体场效应晶体管(mosfet)的功耗问题变得更加突出，降低功耗的直接办法是降低电路的电源电压，但是在纳米级平台上开发集成电路，降低mosfet的电源电压面临着巨大的挑战。受玻尔兹曼分布限制的亚阈值摆幅(subthresholdswing,ss)严重影响了器件的开关速率，随着电源电压的降低，mosfet的泄漏电流呈指数增长，从而导致其静态功耗也呈指数增长，因此基于mosfet器件的电路很难在超低电压下工作。

降低电路中的电源电压一直是集成电路产业中的研究热点，传统的mosfet技术在超低功耗的应用中几乎已经达到了物理极限，室温下的亚阈值摆幅理论值不会低于60mv/dec。相对于mosfet，目前最具有发展前景的低功耗器件是隧穿场效应晶体管(tunnelfield-effecttransistor，tfet)，其亚阈值摆幅可以突破60mv/dec的限制，并且能够在较低的电压下工作同时获得更大的电流开关比，因此可以大幅度地降低静态功耗。然而，由于tfet的特殊的结构特性，基于tfet的电路设计仍然存在一些挑战。tfet具有单向导电性并且tfet的源极和漏极的掺杂具有不对称性，导致tfet存在不受栅极控制的正偏p-i-n电流，增大了电路的静态功耗，也影响了保持状态下存储节点的稳定性。

技术实现要素：

本发明的目的是提供一种具有低功耗和高写裕度的10ttfetsram单元电路，该电路基于tfet器件利用读写分离结构，不仅提高了sram单元的写噪声容限，而且消除了tfet作为sram传输管出现的正向p-i-n电流，降低了单元的静态功耗。

本发明的目的是通过以下技术方案实现的：

一种具有低功耗和高写裕度的10ttfetsram单元电路，所述电路包括四个ptfet晶体管，依次记为p1～p4；六个ntfet晶体管，依次记为n1～n6；其中：

电源vdd和ptfet晶体管p1的源极电连接，同时电源vdd也与ptfet晶体管p2的源极、ptfet晶体管p3的源极、ptfet晶体管p4的源极电连接；

ptfet晶体管p1的漏极与ptfet晶体管p3的漏极、ntfet晶体管n3的漏极、ptfet晶体管p2的栅极、ntfet晶体管n2的栅极电连接；

ptfet晶体管p2的漏极与ptfet晶体管p4的漏极、ntfet晶体管n4的漏极、ptfet晶体管p1的栅极、ntfet晶体管n1的栅极电连接；

ntfet晶体管n3的源极与ntfet晶体管n1的漏极、ntfet晶体管n5源极电连接；

ntfet晶体管n4的源极与ntfet晶体管n2的漏极、ntfet晶体管n6源极电连接；

ntfet晶体管n1的源极、ntfet晶体管n2的源极与gnd电连接；

写字线wll与ptfet晶体管p3的栅极电连接，写字线wlr与ptfet晶体管p4的栅极电连接；

写控制信号len与ntfet晶体管n3电连接，写控制信号ren与ntfet晶体管n4电连接；

读字线rwl与ntfet晶体管n5、ntfet晶体管n6的栅极电连接；

读位线rbl与ntfet晶体管n5的漏极电连接，读位线rblb与ntfet晶体管n6的漏极电连接；

基于上述电路结构，sram单元电路的读操作部分由ntfet晶体管n5和n6构成；

ntfet晶体管n3与ntfet晶体管n4位于两个上拉晶体管ptfet晶体管p1与ptfet晶体管p2和两个下拉晶体管ntfet晶体管n1与ntfet晶体管n2之间,利用这两个ntfet晶体管打破了两个反相器的锁存结构；

ptfet晶体管p3、p4构成sram单元电路的写传输管部分。

由上述本发明提供的技术方案可以看出，上述电路基于tfet器件利用读写分离结构，不仅提高了sram单元的写噪声容限，而且消除了tfet作为sram传输管出现的正向p-i-n电流，降低了单元的静态功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的具有低功耗和高写裕度的10ttfetsram单元电路结构示意图；

图2为本发明实施例所提供的电路结构的写裕度与其他单元的写裕度比较数据图；

图3为本发明实施例所提供的电路结构的静态功耗与其他单元的静态功耗比较数据图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

传统的sram存储器单元电路所用的基本器件为mosfet，本发明提出的10ttftesram单元电路所用的基本器件为隧穿场效应晶体管(tfet)，利用ptfet作为写访问管，消除了单元的正向偏置电流而且避免了堆叠tfet导通能力差的问题；同时采用读写分离的方式提高了单元的读写噪声容限。下面将结合附图对本发明实施例作进一步地详细描述，如图1所示为本发明实施例提供的具有低功耗和高写裕度的10ttfetsram单元电路结构示意图，所述电路包括四个ptfet晶体管，依次记为p1～p4；六个ntfet晶体管，依次记为n1～n6；其中：

电源vdd和ptfet晶体管p1的源极(记为s)电连接，同时电源vdd也与ptfet晶体管p2的源极、ptfet晶体管p3的源极、ptfet晶体管p4的源极电连接；

ptfet晶体管p1的漏极(记为d)与ptfet晶体管p3的漏极、ntfet晶体管n3的漏极、ptfet晶体管p2的栅极(记为g)、ntfet晶体管n2的栅极电连接；

ptfet晶体管p2的漏极与ptfet晶体管p4的漏极、ntfet晶体管n4的漏极、ptfet晶体管p1的栅极、ntfet晶体管n1的栅极电连接；

ntfet晶体管n3的源极与ntfet晶体管n1的漏极、ntfet晶体管n5源极电连接；

ntfet晶体管n4的源极与ntfet晶体管n2的漏极、ntfet晶体管n6源极电连接；

ntfet晶体管n1的源极、ntfet晶体管n2的源极与gnd电连接；

写字线wll与ptfet晶体管p3的栅极电连接，写字线wlr与ptfet晶体管p4的栅极电连接；

写控制信号len与ntfet晶体管n3电连接，写控制信号ren与ntfet晶体管n4电连接；

读字线rwl与ntfet晶体管n5、ntfet晶体管n6的栅极电连接；

读位线rbl与ntfet晶体管n5的漏极电连接，读位线rblb与ntfet晶体管n6的漏极电连接；

基于上述电路结构，sram单元电路的读操作部分由ntfet晶体管n5和n6构成，采用这种读写分离的方式提高了sram单元的读能力和读噪声容限；

ntfet晶体管n3与ntfet晶体管n4位于两个上拉晶体管ptfet晶体管p1与ptfet晶体管p2和两个下拉晶体管ntfet晶体管n1与ntfet晶体管n2之间,利用这两个ntfet晶体管打破了两个反相器的锁存结构，利于数据的写入，提高了单元的写噪声容限；

ptfet晶体管p3、p4构成sram的写传输管部分，不仅解决了堆叠tfet管写裕度低的问题，而且消除了tfet作为sram传输管时出现的正偏p-i-n电流问题。

具体实现中，所述电路在保持状态下，写字线wll、写字线wlr为高电平，读字线rwl为低电平，ptfet晶体管p3、p4及ntfet晶体管n5、n6处于关闭状态，同时写控制信号len、写控制信号ren为高电平，ntfet晶体管n3、n4处于导通状态，从而使由ptfet晶体管p1、ptfet晶体管p2、ntfet晶体管n1、ntfet晶体管n2构成的锁存器处于锁存状态，保证了sram单元在保持状态下的稳定性；此外，读位线rbl、rblb被预充为高电平，ntfet晶体管n5、n6的漏极电压始终不低于源极电压，从而避免tfet管出现的不受栅极控制的正偏p-i-n电流。

所述电路在读操作阶段，写字线wll、wlr为高电平，写控制信号len、ren为低电平，读字线rwl置为高电平，读位线rbl、rblb被预充为高电平；

若存储节点q的电压为“0”，存储节点qb的电压为“1”，则读位线rbl通过ntfet晶体管n5放电，读位线rblb保持高电平不变，完成读“0”操作；

若存储节点q的电压为“1”，存储节点qb的电压为“0”，则读位线rbl保持高电平不变，读位线rblb通过ntfet晶体管n6放电，完成读“1”操作；

sram单元阵列中的灵敏放大器通过检测读位线rbl的电平变化实现对sram单元存储数据的读取，完成读操作。

所述电路在写操作阶段，读字线rwl置为低电平，读位线rbl、rblb被预充为高电平，根据写数据的不同，控制信号的状态不同：

写“1”时，写字线wll置为低电平，写字线wlr置为高电平，写控制信号len为低电平，写控制信号ren为高电平，ptfet晶体管p3导通，ptfet晶体管p4截止，sram单元完成写“1”操作；

写“0”时，写字线wll置为高电平，写字线wlr置为低电平，写控制信号len为高电平，写控制信号ren为低电平，ptfet晶体管p3截止，ptfet晶体管p4导通，sram单元完成写“0”操作；

sram单元的写传输管采用pfet晶体管且ptfet晶体管源极电压始终不低于漏极电压，避免了tfet堆叠时导通能力弱的缺点和正偏p-i-n电流，提高了单元的写能力和降低了写功耗。

为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面结合附图将本发明实施例所提供的sram单元电路的性能与其他tfetsram单元进行对比，具体内容为：

1)如图2所示为本发明实施例所提供的电路结构的写裕度与其他单元的写裕度比较数据图，展示了本发明实施例所提出的10ttfetsram(记为10t)单元电路与背景技术中的7ttfetsram(记为7t)与组合管访问的10ttfetsram(记为ca_10t)单元的写噪声容限(记为wsnm)数据的比较。写噪声容限从电压传输特性曲线(记为vtc)获得。由于在写操作阶段打破了两个反相器的锁存结构，本发明电路结构比7ttfetsram以及组合管访问的10ttfetsram(ca_10t)单元具有更大的写裕度，背景技术中的组合管访问的10ttfetsram(ca_10t)单元需要增加访问管的尺寸才能完成写操作。由于本发明写传输管采用pfet晶体管且ptfet晶体管源极电压始终不低于漏极电压，消除了正偏p-i-n电流，并采用打断两个反相器的锁存结构的方式提高了单元的写能力，同时不影响其他单元的保持状态。

2)如图3所示为本发明实施例所提供的电路结构的静态功耗与其他单元的静态功耗比较数据图，展示了本发明实施例所提出的10ttfetsram单元电路与背景技术中的7ttfetsram与组合管访问的10ttfetsram单元在供电电压为0.5v～1v时的静态功耗的比较。由仿真结果可以得出，在保持状态下，背景技术中的7ttfetsram由于外接的存取晶体管存在反向偏置电流，其sram单元的静态功耗较大。与传统7ttfetsram单元相比，当电源电压为0.6v时，本发明提出的10ttfetsram单元电路的静态功耗降低了约4个数量级，这是由于本发明使用了pfet晶体管作为访问管且ptfet晶体管源极电压始终不低于漏极电压，解决了在保持状态下传统7ttfetsram单元使用单向导通的外接ntfet管作为访问晶体管存在的正偏p-i-n电流问题。

值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

综上所述，本发明实施例所述电路充分利用了tfet晶体管具有更小的亚阈值摆幅和更高的开关电流比特性，利用ptfet作为写访问管且该访问管的源极电压始终高于或等于漏极电压，消除了正偏p-i-n电流，解决了传统7ttfet电路静态功耗大的问题，克服了堆叠10ttfet晶体管导通能力差的缺点，提高了单元的写能力；同时本发明使用了读写分离的方式，提高了单元的读写噪声容限。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。