一种时间数字转换器及转换方法与流程

技术特征：

1.一种时间数字转换器，其特征在于包括：

延迟链模块，用于对反馈信号和参考时钟信号的误差进行量化，并在每个参考时钟信号的上升沿将量化值输出送至编码电路模块中；

编码电路模块，用于对延迟链模块的输出进行处理，通过全数字逻辑电路将其转换成为固定位宽、有权位的小数。

2.根据权利要求1所述的时间数字转换器，其特征在于：所述延迟链模块包括n级依次连接的延迟单元，其中，第i级延迟单元包括一个延迟缓冲器bi和一个d触发器di，延迟缓冲器bi的输入端连接上一级延迟缓冲器b(i-1)的输出端，若不存在上一级延迟缓冲器b(i-1)，则输入反馈信号，延迟缓冲器bi的输出端连接d触发器di的输入端，d触发器di的时钟端输入参考时钟信号，输出端q[i]作为延迟链模块的输出连接到编码电路模块，i＝0,…,n-1，n为所需的固定位宽。

3.根据权利要求1所述的时间数字转换器，其特征在于：所述编码电路模块包括上升沿检测电路、下降沿检测电路、先导零逻辑、减法器、二选一选择器、移位寄存器、ram、乘法器、取补码电路，其中，所述上升沿检测电路和下降沿检测电路的输入端连接延迟链模块的输出，上升沿检测电路的输出in1和下降沿检测电路的输出in2接入先导零逻辑，先导零逻辑对应的输出out1和out2接入减法器，减法器计算出out1-out2的结果r1以及out2-out1的结果r2，r1和r2接入二选一选择器，若r1≥0则二选一选择器输出为r1，反之输出r2，二选一选择器的输出经过移位寄存器左移1位后送至乘法器，同时从ram中提取数据送至乘法器中，乘法器的输出经过取补码电路补码运算后，得到tdc输出，即将参考信号和反馈信号的差值转换为固定位宽、有权位的小数的二进制码。

4.根据权利要求3所述的时间数字转换器，其特征在于：所述ram中存储的数据通过以下方式获得：

从反馈信号中找出第一个“01”位置和第一个“10”位置，将第一个“01”位置命名为δtr，将第一个“10”的位置命名为δtf；

根据以下公式计算反馈信号的周期长度tv：

对周期长度tv求倒数，tv作为一个可穷举的变量，将所有可能的倒数罗列出来存储到ram当中，在从ram中提取数据时，选择一个进行输出。

5.一种时间数字转换方法，其特征在于该方法包括：

(1)采用延迟连模块对反馈信号和参考时钟信号的误差进行量化，输出位宽为n的数据；

(2)采用全数字逻辑电路对步骤(1)的输出进行处理，将其转换成为固定位宽、有权位的小数。

6.根据权利要求5所述的时间数字转换方法，其特征在于：步骤(1)具体包括：

(1.1)将n级延迟单元依次连接，其中，第i级延迟单元包括一个延迟缓冲器bi和一个d触发器di，延迟缓冲器bi的输入端连接上一级延迟缓冲器b(i-1)的输出端，延迟缓冲器bi的输出端连接d触发器di的输入端，i＝0,…,n-1，n为所需的固定位宽；

(1.2)将反馈信号输入第一级延迟缓冲器b(i-1)，将参考时钟信号输入所有d触发器的时钟端，将所有d触发器的输出作为延迟链模块的输出，输入到编码电路模块。

7.根据权利要求5所述的时间数字转换方法，其特征在于：步骤(2)具体包括：

(2.1)提取步骤(1)输出的数据，并检测出第一个由低电平到高电平的信号和第一个由高电平到低电平的信号，并将其结果分别作为in1和in2输出；

(2.2)根据步骤(2.1)输出的in1和in2，计算出有效信号的位置，作为out1和out2输出；

(2.3)根据步骤(2.2)输出的out1和out2，计算并输出r1和r2，其中r1＝out1-out2，r2＝out2-out1；

(2.4)如果r1≥0，则输出r1，否则输出r2；

(2.5)将步骤(2.4)的输出进行左移一位后输出；

(2.6)从ram中提取数据，并将提取的数据与步骤(2.5)的输出相乘后输出；

(2.7)将步骤(2.6)的输出到进行取补码后输出，输出的结果作为tdc的最终输出，即将参考信号和反馈信号的差值转换为固定位宽、有权位的小数的二进制码。

8.根据权利要求5所述的时间数字转换方法，其特征在于：所述ram中存储的数据通过以下方式获得：

从反馈信号中找出第一个“01”位置和第一个“10”位置，将第一个“01”位置命名为δtr，将第一个“10”的位置命名为δtf；

根据以下公式计算反馈信号的周期长度tv：

对周期长度tv求倒，tv作为一个可穷举的变量，将所有可能的倒数罗列出来存储到ram当中，在从ram中提取数据时，选择一个进行输出。

技术总结
本发明公开了一种时间数字转换器及转换方法，时间数字转换器包括：延迟链模块，用于对反馈信号和参考时钟信号的误差进行量化，并在每个参考时钟信号的上升沿将量化值输出送至编码电路模块中；编码电路模块，用于对延迟链模块的输出进行处理，通过全数字逻辑电路将其转换成为固定位宽、有权位的小数。本发明结构和设计更简单，效率更高，可移植性更高，实现时芯片面积更小。

技术研发人员：唐路;朱亚青;张有明;唐旭升;杨阳;万世松
受保护的技术使用者：东南大学
技术研发日：2020.01.07
技术公布日：2020.04.28