半导体器件及其形成方法与流程

[0001]
本发明实施例涉及一种半导体器件及其形成方法。


背景技术：

[0002]
微机电系统(microelectromechanical system，mems)是一种在集成芯片上集成小型化机械及机电元件的技术。mems器件通常利用微制造技术来制成。近年来，mems器件已获得广泛的应用范围。例如，在手机(例如，加速度计、陀螺仪、数字罗盘)、压力传感器、微流体元件(例如，阀门、泵)、光学开关(例如，镜子)、成像器件(例如，微机械超声换能器(micromachined ultrasonic transducer，mut))等中会找到mems器件。


技术实现要素：

[0003]
本发明实施例提供一种半导体器件，包括：内连线结构，设置在半导体衬底之上；介电结构，设置在所述内连线结构之上；多个空腔，设置在所述介电结构中且被排列成包括行及列的阵列；微机电系统(mems)衬底，设置在所述介电结构之上，其中所述微机电系统衬底界定所述多个空腔的上表面，其中所述微机电系统衬底包括多个可移动薄膜，且其中所述多个可移动薄膜分别上覆在所述多个空腔之上；以及多个流体连通通道，设置在所述介电结构中，其中所述多个流体连通通道的上表面由所述微机电系统衬底界定，且其中所述多个流体连通通道中的每一者在所述多个空腔中的两个相邻空腔之间在侧向上延伸，使得所述多个空腔中的每一者彼此流体连通。
[0004]
本发明实施例提供一种半导体器件，包括：内连线结构，设置在半导体衬底之上；介电结构，设置在所述内连线结构之上；微机电系统(mems)衬底，设置在所述介电结构之上；第一微机电系统器件，设置在所述半导体衬底之上，其中所述第一微机电系统器件包括设置在所述介电结构中的第一空腔，且包括上覆在所述第一空腔之上的所述微机电系统衬底的第一可移动薄膜；第二微机电系统器件，设置在所述半导体衬底之上，其中所述第二微机电系统器件包括设置在所述介电结构中的第二空腔，且包括上覆在所述第二空腔之上的所述微机电系统衬底的第二可移动薄膜，且其中所述第二微机电系统器件在第一方向上与所述第一微机电系统器件在侧向上间隔开；以及第一流体连通通道，设置在所述介电结构中，其中所述第一流体连通通道在所述第一方向上从所述第一空腔在侧向上延伸到所述第二空腔，使得所述第一空腔与所述第二空腔流体连通。
[0005]
本发明实施例提供一种形成半导体器件的方法，所述方法包括：接收集成电路(ic)结构，所述集成电路(ic)结构包括设置在所述集成电路结构的半导体衬底之上的第一电极及第二电极，其中所述第一电极与所述第二电极在侧向上间隔开；在所述集成电路结构、所述第一电极及所述第二电极之上形成介电结构；在所述介电结构中形成第一空腔开口，且所述第一空腔开口上覆在所述第一电极之上；在所述介电结构中形成第二空腔开口，且所述第二空腔开口上覆在所述第二电极之上，其中所述介电结构的部分设置在所述第一空腔开口与所述第二空腔开口之间；在所述介电结构的所述部分中形成流体连通通道开
口，其中所述流体连通通道开口从所述第一空腔开口在侧向上延伸到所述第二空腔开口；以及将微机电系统(mems)衬底结合到所述介电结构，其中将所述微机电系统衬底结合到所述介电结构覆盖所述第一空腔开口、所述第二空腔开口及所述流体连通通道开口，从而分别形成第一空腔、第二空腔及流体连通通道，且其中所述流体连通通道从所述第一空腔在侧向上延伸到所述第二空腔。
附图说明
[0006]
结合附图阅读以下详细说明，会最好地理解本公开的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]
图1示出空腔压力均匀性得到改善的具有微机电系统(mems)器件的半导体器件的一些实施例的剖视图。
[0008]
图2a至图2c示出图1所示半导体器件的一些实施例的各种视图。
[0009]
图3a至图3c示出图1所示半导体器件的一些其他实施例的各种视图。
[0010]
图4a至图4c示出图1所示半导体器件的一些其他实施例的各种视图。
[0011]
图5示出沿图3a所示的线b-b截取的图3a至图3c所示半导体器件的一些其他实施例的俯视图。
[0012]
图6示出图5所示半导体器件的一些其他实施例的俯视图。
[0013]
图7示出图5所示半导体器件的一些其他实施例的俯视图。
[0014]
图8示出图1所示半导体器件的一些其他实施例的剖视图。
[0015]
图9示出图1所示半导体器件的一些其他实施例的剖视图。
[0016]
图10示出图1所示半导体器件的一些其他实施例的剖视图。
[0017]
图11示出沿图10所示的线b-b截取的图10所示半导体器件的一些其他实施例的俯视图。
[0018]
图12示出图1所示半导体器件的一些其他实施例的剖视图。
[0019]
图13示出图1所示半导体器件的一些其他实施例的剖视图。
[0020]
图14至图22示出用于形成图10所示半导体器件的一些实施例的方法的一些实施例的一系列剖视图。
[0021]
图23示出用于形成空腔压力均匀性得到改善的具有微机电系统(mems)器件的半导体器件的方法的一些实施例的流程图。
具体实施方式
[0022]
现在将参照图式阐述本公开，其中在所有图式中相同的参考编号用于指代相同的元件，且其中所示结构未必按比例绘制。应理解，此详细说明及对应的图不以任何方式限制本公开的范围，且详细说明及图仅提供几个实例来示出本发明概念可显现自身的一些方式。
[0023]
本公开提供用于实施此公开的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例，以简化本公开。当然，这些仅为实例，而不旨在进行限制。例如，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被
形成为直接接触的实施例，且亦可包括其中在第一特征与第二特征之间可形成有附加特征、而使得第一特征与第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简单及清晰的目的，且其本身并不表示所讨论的各种实施例和/或配置之间的关系。
[0024]
此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性阐述语可同样相应地进行解释。
[0025]
在一些实施例中，半导体器件包括微机电系统(mems)换能器。mems换能器包括多个基线mems器件。基线mems器件设置在半导体器件的半导体衬底之上。基线mems器件中的每一者包括空腔及可移动薄膜。通常，空腔中的每一者彼此分立(例如，空腔彼此间隔开且彼此不流体连通)。
[0026]
以上mems换能器的一个挑战是分立具有不同空腔压力的空腔，此会负面地影响mems换能器的器件性能。例如，所述多个基线mems器件中的第一基线mems器件包括具有第一空腔压力(例如，第一分立空腔内部的压力)的第一空腔，且所述多个基线mems器件中的第二基线mems器件包括具有不同于第一空腔压力的第二空腔压力(例如，第二分立空腔内部的压力)的第二空腔。第一空腔压力与第二空腔压力之间的差会负面地影响mems换能器的器件性能(例如，降低mems换能器的传输/接收灵敏度)。空腔压力差可能由半导体器件形成中的工艺变化(例如，不同的除气速率、密封空腔时的时间变化、处理腔室中的压力变化等)引起。
[0027]
本申请的各种实施例涉及一种空腔压力均匀性得到改善的具有mems器件的半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在内连线结构之上。微机电系统(mems)衬底设置在介电结构之上。第一mems器件设置在内连线结构之上。第一mems器件包括设置在介电结构中的第一空腔以及上覆在第一空腔之上的mems衬底的第一可移动薄膜。第二mems器件设置在内连线结构之上，且与第一mems器件在侧向上间隔开。第二mems器件包括设置在介电结构中的第二空腔以及上覆在第二空腔之上的mems衬底的第二可移动薄膜。流体连通通道设置在介电结构中。流体连通通道从第一空腔在侧向上延伸到第二空腔，使得第一空腔与第二空腔流体连通。由于第一空腔与第二空腔彼此流体连通，因此第一空腔的第一空腔压力(例如，第一空腔内部的压力)与第二空腔的第二空腔压力实质上相同。因此，流体连通通道可改善半导体器件的器件性能(例如，提高的传输/接收灵敏度)。
[0028]
图1示出具有得到改善的空腔压力均匀性的微机电系统(mems)器件的半导体器件100的一些实施例的剖视图。
[0029]
如图1中所示，半导体器件100包括集成电路(integrated circuit，ic)结构102。ic结构102包括半导体衬底104。半导体衬底104可包括任何类型的半导体本体(例如，单晶硅/互补金属氧化物半导体(complementary-metal-oxide-semiconductor，cmos)块、硅锗(silicon-germanium，sige)、绝缘体上硅(silicon on insulator，soi)等)。
[0030]
在一些实施例中，一个或多个ic器件106设置在半导体衬底104上/之上。ic器件
106可为或包括例如有源电子器件(例如，晶体管)、无源电子器件(例如，电阻器、电容器、电感器、熔丝等)、一些其他电子器件或前述的组合。例如，ic器件106中的一者可为金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)，其包括设置在半导体衬底104中的一对源极/漏极区108、设置在半导体衬底104之上及源极/漏极区108之间的栅极介电质110以及设置在半导体衬底104之上且上覆在栅极介电质110之上的栅电极112。为可读性起见，具体标记ic器件106中的仅一者。在又一些实施例中，ic结构102是互补金属氧化物半导体(cmos)结构，且ic器件106是cmos电路的部分。
[0031]
ic结构102包括设置在半导体衬底104及ic器件106之上的内连线结构114、第一介电结构116及第二介电结构124。内连线结构114包括一个或多个第一导电触点118、一个或多个第一导通孔120、一个或多个导电线122、多个第二导通孔126及多个电极(例如，第一电极128a、第二电极128b、第三电极128c、第四电极128d、第五电极128e)。第一导电触点118、第一导通孔120及导电线122嵌置在第一介电结构116中。第二介电结构124设置在第一介电结构116、第一导电触点118、第一导通孔120及导电线122之上。第二导通孔126及电极嵌置在第二介电结构124中。第一导电触点118、第一导通孔120、导电线122及第二导通孔126将ic器件106电耦合到电极。例如，第一导电触点118、第一导通孔120、导电线122及第二导通孔126将ic器件106中的一或多者电耦合到电极的第一电极128a，将ic器件106中的一或多者电耦合到电极的第二电极128b，和/或将ic器件106中的一或多者电耦合到电极的第三电极128c。为可读性起见，具体标记第一导电触点118中的仅一者、第一导通孔120中的仅一者、导电线122中的仅一者、第二导通孔126中的仅一者以及电极中的仅一些。
[0032]
第一导电触点118、第一导通孔120、导电线122和/或第二导通孔126可为或包含例如金属(例如，铜(cu)、铝(al)、钨(w)等)、多晶硅(例如，经掺杂的多晶硅)、一些其他导电材料或前述的组合。电极可为或包含例如金属(例如，al、cu、铝铜(aluminum-copper，alcu)、钛(ti)等)、金属氮化物(例如，氮化钛(tin))、一些其他导电材料或前述的组合。第一介电结构116包括一个或多个堆叠的介电层，其可分别包含低介电常数(low-k)介电质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，二氧化硅(sio2))等。第二介电结构124包括一个或多个堆叠的介电层，其可分别包含低k介电质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，sio2)等。在一些实施例中，第二介电结构124包括sio2单层。
[0033]
第三介电结构130设置在内连线结构114之上。第三介电结构130包括第一介电层132及第二介电层134。第二介电层134设置在第一介电层132之上。在一些实施例中，第一介电层132覆盖电极。
[0034]
第一介电层132可为或包含例如氮化物(例如，氮化硅(sin))、氧化物(例如，sio2)、氮氧化物(例如，氮氧化硅(sio
x
n
y
))、一些其他介电材料或前述的组合。第二介电层134可为或包含例如氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、一些其他介电材料或前述的组合。在一些实施例中，第一介电层132可为与第二介电层134不同的介电材料。例如，第一介电层132可为sin，且第二介电层可为sio2。尽管第三介电结构130被示为包括第一介电层132及第二介电层134，然而应理解，第三介电结构130可包括单个介电层，或者第三介电结构130可包括任意数目的介电层的任意组合。
[0035]
微机电系统(mems)衬底136设置在第三介电结构130及ic结构102之上。在一些实施例中，mems衬底136设置在第三介电结构130上。在又一些实施例中，结合界面存在于mems
衬底136与第三介电结构130的界面处。例如，在一些实施例中，mems衬底136通过结合工艺(例如，熔融结合(fusion bonding))结合到第三介电结构130，从而在mems衬底136与第三介电结构130的界面处形成结合界面。mems衬底136可为或包含例如半导体材料(例如，多晶硅、非晶硅、单晶硅等)、氧化物(例如，sio2)、一些其他合适的mems衬底或前述的组合。在其中mems衬底136是或包含半导体材料的实施例中，半导体材料可为经掺杂的或未经掺杂的。在再一些实施例中，mems衬底136可为单一半导体材料(例如，si、sige、ge等)。
[0036]
第三介电层138设置在mems衬底136及第三介电结构130之上。第三导通孔140以垂直的方式延伸穿过第三介电层138、mems衬底136、第三介电结构130及第二介电结构124，以接触导电线122中的至少一者，使得第三导通孔140电耦合到内连线结构114。在一些实施例中，第三导通孔140在第三介电层138的上表面之上在侧向上延伸。
[0037]
在一些实施例中，第三导通孔140衬垫第一通孔开口142，第一通孔开口142设置在第三介电层138、mems衬底136、第三介电结构130及第二介电结构124中。第一通孔开口142以垂直的方式延伸穿过第三介电层138、mems衬底136、第三介电结构130及第二介电结构124，以暴露出导电线122中的一者。第一通孔开口142至少部分地由第三介电层138、mems衬底136、第三介电结构130及导电线122中的所述一者界定。例如，第一通孔开口142的侧壁由第三介电层138的第一侧壁、mems衬底136的第一侧壁、第三介电结构130的第一侧壁及第二介电结构124的第一侧壁界定，且第一通孔开口142的底表面至少部分地由导电线122中的所述一者的第一上表面界定。在又一些实施例中，第一介电结构116可至少部分地界定第一通孔开口142。例如，第一通孔开口142的底表面由导电线122中的所述一者的第一上表面及第一介电结构116的第一上表面界定。应理解，第三导通孔140可为以垂直的方式延伸穿过第三介电层138、mems衬底136、第三介电结构130及第二介电结构124以暴露出导电线122的对应导电线的多个第四导通孔中的一者，且应理解，第一通孔开口142是所述多个第四导通孔所衬垫的多个开口中的一者。
[0038]
一个或多个第二导电触点144设置在mems衬底136及第三介电层138之上。为可读性起见，具体标记第二导电触点144中的仅一者。在一些实施例中，所述一个或多个第二导电触点144延伸穿过第三介电层138且接触mems衬底136。在又一些实施例中，第二导电触点144电耦合到mems衬底136。第三导通孔140与第二导电触点144可电耦合在一起。在再一些实施例中，第三导通孔140及第二导电触点144是在mems衬底136之上连续延伸的导电布线层的部分。
[0039]
第三介电层138可为或包含例如氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、一些其他介电材料或前述的组合。第三导通孔140可为或包含例如金属(例如，al、cu、alcu、ti、银(ag)、金(au)等)、金属氮化物(例如，tin)、一些其他导电材料或前述的组合。第二导电触点144可为或包含例如金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、一些其他导电材料或前述的组合。在一些实施例中，第三导通孔140与第二导电触点144是相同的材料。
[0040]
半导体器件100包括设置在半导体衬底104及第一介电结构116之上的多个mems器件(例如，第一mems器件146a、第二mems器件146b、第三mems器件146c、第四mems器件146d、第五mems器件146e)。mems器件彼此在侧向上间隔开。mems器件分别包括多个空腔(例如，第一空腔148a、第二空腔148b、第三空腔148c、第四空腔148d、第五空腔148e)，分别包括多个
可移动薄膜(例如，第一可移动薄膜150a、第二可移动薄膜150b、第三可移动薄膜150c)，且分别包括电极。空腔彼此在侧向上间隔开。可移动薄膜彼此在侧向上间隔开。可移动薄膜是mems衬底136的被配置成响应于一种或多种刺激(例如，压力、电压等)而移动(例如，屈曲)的部分。在一些实施例中，电极彼此在侧向上间隔开。为可读性起见，具体标记mems器件中的仅一些、空腔中的仅一些及可移动薄膜中的仅一些。
[0041]
例如，mems器件包括第一mems器件146a、第二mems器件146b及第三mems器件146c。第一mems器件146a与第二mems器件146b及第三mems器件146c在侧向上间隔开，且第二mems器件146b与第三mems器件146c在侧向上间隔开。第一mems器件146a包括空腔中的第一空腔148a、可移动薄膜中的第一可移动薄膜150a以及第一电极128a。第二mems器件146b包括空腔中的第二空腔148b、可移动薄膜中的第二可移动薄膜150b以及第二电极128b。第三mems器件146c包括空腔中的第三空腔148c、可移动薄膜中的第三可移动薄膜150c以及第三电极128c。第一空腔148a与第二空腔148b及第三空腔148c在侧向上间隔开，且第二空腔148b与第三空腔148c在侧向上间隔开。第一可移动薄膜150a与第二可移动薄膜150b及第三可移动薄膜150c在侧向上间隔开，且第二可移动薄膜150b与第三可移动薄膜150c在侧向上间隔开。
[0042]
多个流体连通通道(例如，第一流体连通通道152a、第二流体连通通道152b、第三流体连通通道152c、第四流体连通通道152d、第五流体连通通道152e、第六流体连通通道152f、第七流体连通通道152g、第八流体连通通道152h)设置在第三介电结构130中。为可读性起见，具体标记流体连通通道中的仅一些。流体连通通道在空腔之间在侧向上延伸，使得空腔中的每一者彼此流体连通。在一些实施例中，流体连通通道中的每一者在空腔的两个相邻空腔之间在侧向上延伸，使得空腔中的每一者彼此连通。由于空腔彼此流体连通，因此空腔的空腔压力(例如，空腔内部的压力)实质上相同。因此，流体连通通道可改善半导体器件100的器件性能(例如，提高的传输/接收灵敏度)。在一些实施例中，空腔的空腔压力分别指代空腔的稳态空腔压力(例如，当mems器件处于平衡状态时，例如当可移动薄膜不主动运动时，空腔内部的压力)。
[0043]
例如，流体连通通道包括第一流体连通通道152a及第二流体连通通道152b。第一流体连通通道152a设置在第三介电结构130的第一部分中，所述第一部分在侧向上设置在第一空腔148a与第二空腔148b之间。第二流体连通通道152b设置在第三介电结构130的第二部分中，所述第二部分在侧向上设置在第二空腔148b与第三空腔148c之间。第一流体连通通道152a在第一空腔148a与第二空腔148b之间在侧向上延伸，且第二流体连通通道152b在第二空腔148b与第三空腔148c之间在侧向上延伸，使得第一空腔148a、第二空腔148b及第三空腔148c彼此流体连通。因此，第一空腔148a的第一空腔压力(例如，第一空腔148a内部的压力)、第二空腔148b的第二空腔压力及第三空腔148c的第三空腔压力实质上相同。
[0044]
在一些实施例中，mems器件是半导体器件100的mems换能器154的部分(例如，元件)。mems换能器154可为例如mems超声换能器(例如，电容式微机械超声换能器(capacitive micromachined ultrasonic transducer，cmut)、压电式微机械超声换能器(piezoelectric micromachined ultrasonic transducer，pmut)等)、mems压力传感器、mems传声器、mems生物传感器、mems气体传感器、mems红外辐射(infrared radiation，ir)传感器或一些其他类型的mems换能器。流体连通通道可改善mems换能器154的器件性能(例
如，提高的传输/接收灵敏度)。应理解，在一些实施例中，mems换能器154是半导体器件100的多个mems换能器中的一者。
[0045]
例如，在一些实施例中，mems换能器154是cmut。cmut可通过将电信号转换成声能(例如，超声波)而作为发射器进行操作，和/或cmut可通过将声能转换成电信号而作为接收器(例如，传感器)进行操作。当作为发射器进行操作时，cmut可通过在mems器件上施加电信号(例如，交流(alternating current，ac)信号)来传输声能，所述电信号造成静电力以偏转可移动薄膜，从而使可移动薄膜产生声能。在一些实施例中，所述一个或多个ic器件106可通过将电信号施加到电极及mems衬底136(例如，通过第一导电触点118、第一导通孔120、导电线122、第二导通孔126、第三导通孔140及第二导电触点144)来在mems器件上施加电信号。当作为接收器进行操作时，影响可移动薄膜的声能会使可移动薄膜偏转，从而使mems器件输出电信号(例如，由于偏转导致可移动薄膜与电极之间的电容变化)。在一些实施例中，所述一个或多个ic器件106可检测及分析由mems器件输出的电信号，以导出与可移动薄膜的偏转量相关联的物理量(例如，对象与mems器件之间的距离)。在又一些实施例中，电极被称为感测电极。
[0046]
在一些实施例中，cmut的mems器件被配置成彼此结合地(例如，一致地)进行操作。在又一些实施例中，在cmut的操作(例如，作为发射器和/或接收器进行操作)期间，相同的操作电压可被施加到mems器件中的每一者。因此，由于空腔压力差导致可移动薄膜的偏转变化，因此mems器件的空腔压力差可降低cmut的传输灵敏度和/或接收灵敏度。然而，由于流体连通通道在空腔之间在侧向上延伸，使得空腔中的每一者彼此流体连通，因此空腔的空腔压力实质上相同。因此，流体连通通道可提高cmut的传输灵敏度和/或接收灵敏度。
[0047]
应理解，在一些实施例中，cmut的mems器件分别包括多个电极(未示出)，所述多个电极设置在mems衬底136之上。在此种实施例中，所述多个电极可被称为底部电极，且设置在mems衬底136之上的所述多个电极可被称为上部电极。上部电极分别上覆在底部电极之上。在又一些此种实施例中，导电布线层可电耦合到上部电极，使得cmut可作为发射器(例如，通过上部电极及底部电极在mems器件上施加电信号)和/或接收器(例如，由于偏转导致上部电极(或可移动薄膜)与底部电极之间的电容变化)。
[0048]
图2a至图2c示出图1所示半导体器件100的一些实施例的各种图。图2a示出沿图2b所示的线a-a截取的图1所示半导体器件100的一些实施例的剖视图。图2b示出沿图2a所示的线b-b截取的图1所示半导体器件100的一些实施例的俯视图。图2c示出沿图2a及图2b所示的线c-c截取的图1所示半导体器件100的一些实施例的剖视图。
[0049]
如图2a至图2c中所示，流体连通通道至少部分地由第三介电结构130界定。在一些实施例中，第三介电结构130至少部分地界定流体连通通道的侧壁。在又一些实施例中，第三介电结构130的第二侧壁至少部分地分别界定流体连通通道的侧壁。例如，如图2a至图2c中所示，第二介电层134的第一侧壁分别界定流体连通通道的侧壁。在再一些实施例中，流体连通通道的侧壁沿彼此平行的实质上垂直的平面以垂直的方式延伸。
[0050]
在一些实施例中，第三介电结构130的第一上表面至少部分地分别界定流体连通通道的底表面。在又一些实施例中，第一介电层132的第一上表面至少部分地分别界定流体连通通道的底表面。例如，如图2a至图2c中所示，第一介电层132的第一上表面分别界定流体连通通道的底表面。在又一些实施例中，流体连通通道的底表面沿实质上水平的平面在
侧向上延伸，所述实质上水平的平面垂直于对应的实质上垂直的平面对。在再一些实施例中，流体连通通道的底表面实质上共面。
[0051]
在一些实施例中，mems衬底136至少部分地界定流体连通通道的上表面。在又一些实施例中，mems衬底136的一个或多个第一底表面至少部分地界定流体连通通道的上表面。在此种实施例中，mems衬底136的所述一个或多个第一底表面在空腔之间在侧向上延伸(或设置)。
[0052]
在其他实施例中，流体连通通道可隧穿第三介电结构130。在此种实施例中，流体连通通道的上表面由第三介电结构130界定。在又一些此种实施例中，流体连通通道可隧穿第一介电层132或第二介电层134，或者流体连通通道可隧穿第一介电层132及第二介电层134二者。
[0053]
空腔至少部分地由第三介电结构130及mems衬底136界定。mems衬底136至少部分地界定空腔的上表面。在一些实施例中，mems衬底136的一个(或多个)第二底表面至少部分地界定空腔的上表面。在又一些实施例中，可移动薄膜的底表面至少部分地分别界定空腔的上表面。在再一些实施例中，mems衬底136的一个(或多个)第二底表面与mems衬底136的所述一个(或多个)第一底表面实质上共面。
[0054]
第三介电结构130至少部分地界定空腔的侧壁。在一些实施例中，第三介电结构130的第三侧壁至少部分地分别界定空腔的侧壁。例如，如图2a至图2c中所示，第二介电层134的第二侧壁分别界定空腔的侧壁。
[0055]
在一些实施例中，第三介电结构130至少部分地分别界定空腔的底表面。在又一些实施例中，第三介电结构130的第二上表面至少部分地分别界定空腔的底表面。例如，如图2a至图2c中所示，第一介电层132的第二上表面分别界定空腔的底表面。在再一些实施例中，第一介电层132的第二上表面与第一介电层132的第一上表面实质上共面。
[0056]
图3a至图3c示出图1所示半导体器件100的一些其他实施例的各种视图。图3a示出沿图3b所示的线a-a截取的图1所示半导体器件100的一些实施例的剖视图。图3b示出沿图3a所示的线b-b截取的图1所示半导体器件100的一些实施例的俯视图。图3c示出沿图3a及图3b所示的线c-c截取的图1所示半导体器件100的一些实施例的剖视图。
[0057]
如图3a至图3c中所示，第二介电层134的第一上表面至少部分地分别界定流体连通通道的底表面。例如，如图3a至图3c中所示，第二介电层134的第一上表面分别界定流体连通通道的底表面。在又一些实施例中，第二介电层134的第二上表面可至少部分地分别界定空腔的底表面。在再一些实施例中，第二介电层134的第二上表面与第二介电层134的第一上表面实质上共面。
[0058]
图4a至图4c示出图1所示半导体器件100的一些其他实施例的各种视图。图4a示出沿图4b所示的线a-a截取的图1所示半导体器件100的一些实施例的剖视图。图4b示出沿图4a所示的线b-b截取的图1所示半导体器件100的一些实施例的俯视图。图4c示出沿图4a及图4b所示的线c-c截取的图1所示半导体器件100的一些实施例的剖视图。
[0059]
如图4a至图4c中所示，在一些实施例中，第二介电结构124的第二上表面至少部分地分别界定流体连通通道的底表面。例如，如图4a至图4c中所示，第二介电结构124的第二上表面分别界定流体连通通道的底表面。在又一些实施例中，第二介电层134的第二侧壁分别部分地界定流体连通通道的侧壁。例如，如图4a至图4c中所示，第二介电层134的第二侧
壁及第一介电层132的第一侧壁分别界定流体连通通道的侧壁。
[0060]
图5示出沿图3a所示的线b-b截取的图3a至图3c所示半导体器件100的一些其他实施例的俯视图。
[0061]
如图5中所示，mems器件被排列成第一阵列502，第一阵列502包括任意数目的行及列(例如，1
×
2阵列、2
×
1阵列、2
×
2阵列、3
×
3阵列等)。例如，第一阵列502包括第一行504a、第二行504b、第三行504c、第一列506a、第二列506b及第三列506c的mems器件。空腔被排列成对应于第一阵列的第二阵列。在一些实施例中，电极被排列成对应于第二阵列的第三阵列。在又一些实施例中，第一阵列502可在第一方向d1上与第一通孔开口142在侧向上间隔开。在其他实施例中，第一通孔开口142可设置在第一阵列502的最外侧内，且与构成第一阵列502的mems器件在侧向上间隔开。
[0062]
列在第一方向d1上在侧向上间隔开，且行在垂直于第一方向d1的第二方向d2上在侧向上间隔开。构成行中的每一者的mems器件在第一方向d1上在侧向上间隔开。例如，第二行504b包括第一mems器件146a、第二mems器件146b及第三mems器件146c。第二mems器件146b在第一方向d1上与第一mems器件146a在侧向上间隔开，且第三mems器件146c在第一方向d1上与第二mems器件146b在侧向上间隔开。
[0063]
构成列中的每一者的mems器件在第二方向d2上在侧向上间隔开。例如，第二列506b包括第二mems器件146b、第四mems器件146d及第五mems器件146e。第四mems器件146d包括空腔中的第四空腔148d、可移动薄膜中的第四可移动薄膜(未示出)及电极中的第四电极128d。第五mems器件146e包括空腔中的第五空腔148e、可移动薄膜中的第五可移动薄膜(未示出)及电极中的第五电极128e。流体连通通道包括第三流体连通通道152c及第四流体连通通道152d。第三流体连通通道152c设置在第三介电结构130中且在第二空腔148b与第四空腔148d之间在侧向上延伸，且第四流体连通通道152d设置在第三介电结构130中且在第二空腔148b与第五空腔148e之间在侧向上延伸，使得第一空腔148a、第二空腔148b、第三空腔148c、第四空腔148d及第五空腔148e彼此流体连通。第二mems器件146b在第二方向d2上与第四mems器件146d在侧向上间隔开，且第五mems器件146e在第二方向d2上与第二mems器件146b在侧向上间隔开。
[0064]
空腔中的每一者具有中心点(例如，当沿图3a所示的线b-b观察时的几何中心)。空腔中的每一者的中心点在图中以“x”示出。在一些实施例中，构成行中的每一者的mems器件的空腔的中心点沿在第一方向d1上在侧向上延伸的平面对准。在第一方向d1上在侧向上延伸的平面可在第一方向d1上以实质上直的线在侧向上延伸。在第一方向d1上在侧向上延伸的平面可在第一方向d1上彼此平行地延伸。
[0065]
例如，第一空腔148a、第二空腔148b及第三空腔148c的中心点沿在第一方向d1上在侧向上延伸的第一平面p1对准。换句话说，第一平面p1在第一方向d1上在侧向上延伸，且与第一空腔148a、第二空腔148b及第三空腔148c的中心点相交。第一平面p1在第一方向d1上以实质上直的线在侧向上延伸。第二平面p2在第一方向d1上以实质上直的线且平行于第一平面p1在侧向上延伸。第二平面p2与构成第一行504a的mems器件的空腔的中心点相交。
[0066]
在一些实施例中，构成列中的每一者的mems器件的空腔的中心点沿在第二方向d2上在侧向上延伸的平面对准。在第二方向d2上在侧向上延伸的平面可在第二方向d2上以实质上直的线在侧向上延伸。在第二方向d2上在侧向上延伸的平面可在第二方向d2上彼此平
行地延伸。
[0067]
例如，第四空腔148d、第二空腔148b及第五空腔148e的中心点沿在第二方向d2上在侧向上延伸的第三平面p3对准。换句话说，第三平面p3在第二方向d2上在侧向上延伸，且与第四空腔148d、第二空腔148b及第五空腔148e的中心点相交。第三平面p3在第二方向d2上以实质上直的线在侧向上延伸。第四平面p4在第二方向d2上以实质上直的线且平行于第三平面p3在侧向上延伸。第四平面p4与构成第一列506a的mems器件的空腔的中心点相交。
[0068]
流体连通通道中的每一者具有中心线。流体连通通道中的每一者的中心线被设置成距流体连通通道中的对应一者的相对侧壁为相等的距离。流体连通通道中的每一者的中心线在与流体连通通道中的所述对应一者的相对侧壁间隔开的方向垂直的方向上在侧向上延伸。
[0069]
例如，第一流体连通通道152a具有第一侧壁及与第一侧壁相对的第二侧壁。第一侧壁在第二方向d2上与第二侧壁间隔开。第一流体连通通道152a的中心线在第一方向d1上在侧向上延伸，且与第一侧壁及第二侧壁等距地间隔开。第三流体连通通道152c具有第三侧壁及与第三侧壁相对的第四侧壁。第三侧壁在第一方向d1上与第四侧壁间隔开。第三流体连通通道152c的中心线在第二方向d2上在侧向上延伸，且与第三侧壁及第四侧壁等距地间隔开。
[0070]
流体连通通道中的每一者的相对侧壁在空腔的两个相邻空腔之间在侧向上延伸。流体连通通道中的每一者的相对侧壁在与其相应的流体连通通道的中心线相同的方向上在侧向上延伸。在一些实施例中，流体连通通道的相对侧壁彼此平行地在侧向上延伸。在又一些实施例中，流体连通通道的相对侧壁以实质上直的线在侧向上延伸。
[0071]
例如，第一流体连通通道152a的第一侧壁及第二侧壁各自在第一空腔148a与第二空腔148b之间在侧向上延伸。第一流体连通通道152a的第一侧壁及第二侧壁在与第一流体连通通道152a的中心线相同的第一方向d1上从第一空腔148a在侧向上延伸到第二空腔148b。第一流体连通通道152a的第一侧壁与第二侧壁彼此平行地从第一空腔148a在侧向上延伸到第二空腔148b。第一流体连通通道152a的第一侧壁及第二侧壁各自以实质上直的线从第一空腔148a在侧向上延伸到第二空腔148b。第三流体连通通道152c的第三侧壁及第四侧壁各自在第二空腔148b与第四空腔148d之间在侧向上延伸。第三流体连通通道152c的第三侧壁及第四侧壁在与第三流体连通通道152c的中心线相同的第二方向d2上从第四空腔148d在侧向上延伸到第二空腔148b。第三流体连通通道152c的第三侧壁与第四侧壁彼此平行地从第四空腔148d在侧向上延伸到第二空腔148b。第三流体连通通道152c的第三侧壁及第四侧壁各自以实质上直的线从第四空腔148d在侧向上延伸到第二空腔148b。
[0072]
在一些实施例中，在构成行中的每一者的mems器件的空腔之间在侧向上延伸的流体连通通道的中心线沿在第一方向d1上在侧向上延伸的平面对准。例如，第一流体连通通道152a的中心线与第二流体连通通道152b的中心线沿第一平面p1对准，且在构成第一行504a的mems器件的空腔之间在侧向上延伸的流体连通通道的中心线沿第二平面p2对准。在又一些实施例中，在构成列中的每一者的mems器件的空腔之间在侧向上延伸的流体连通通道的中心线沿在第二方向d2上在侧向上延伸的平面对准。例如，第三流体连通通道152c的中心线与第四流体连通通道152d的中心线沿第三平面p3对准，且在构成第一列506a的mems器件的空腔之间在侧向上延伸的流体连通通道的中心线沿第四平面p4对准。
[0073]
在一些实施例中，第一通孔开口142的中心点沿在第一方向d1上延伸的平面中的一者对准。例如，如图5中所示，第一通孔开口142的中心点沿第一平面p1对准。换句话说，第一平面p1在第一方向d1上延伸，且与第一通孔开口142的中心点相交。
[0074]
在一些实施例中，空腔的俯视轮廓分别为圆形形状，如图5中所示。换句话说，当观察如图5中所示的半导体器件100时，空腔的轮廓分别为圆形形状。在此种实施例中，空腔的侧壁是弯曲的。在其他实施例中，空腔的俯视轮廓可为例如正方形形状、矩形形状、六边形形状或任何其他几何形状。
[0075]
在一些实施例中，可移动薄膜的俯视轮廓分别为圆形形状，如图5中所示。在其他实施例中，可移动薄膜的俯视轮廓可为例如正方形形状、矩形形状、六边形形状或任何其他几何形状。在又一些实施例中，电极的俯视轮廓分别为圆形形状，如图5中所示。在其他实施例中，电极的俯视轮廓可为例如正方形形状、矩形形状、六边形形状或任何其他几何形状。
[0076]
空腔的俯视轮廓、可移动薄膜的俯视轮廓及电极的俯视轮廓可具有相同的几何形状(例如，圆形形状)，如图5中所示。在其他实施例中，空腔的俯视轮廓、可移动薄膜的俯视轮廓及电极的俯视轮廓可不同。例如，空腔的俯视轮廓可不同于可移动薄膜的俯视轮廓和/或电极的俯视轮廓。
[0077]
空腔中的每一者具有在第一方向d1上测量的空腔长度及在第二方向d2上测量的空腔宽度。在空腔为圆形形状的实施例中，应理解，空腔长度及空腔宽度对应于空腔的直径。流体连通通道的通道宽度分别对应于流体连通通道的相对侧壁之间的距离。例如，第一流体连通通道152a的通道宽度是第一流体连通通道152a的第一侧壁与第二侧壁之间的距离。通道宽度小于空腔长度或空腔宽度。在一些实施例中，通道宽度小于空腔长度及空腔宽度二者。
[0078]
流体连通通道的通道长度对应于流体连通通道在空腔中的两个相邻空腔之间在侧向上延伸的距离。例如，第一流体连通通道152a的通道长度是第一流体连通通道152a从第一空腔148a在侧向上延伸到第二空腔148b的距离。在一些实施例中，通道长度小于空腔长度或空腔宽度。在又一些实施例中，通道长度小于空腔长度及空腔宽度二者。在再一些实施例中，通道长度大于通道宽度。
[0079]
图6示出图5所示半导体器件100的一些其他实施例的俯视图。
[0080]
如图6中所示，在一些实施例中，一些行的mems器件相对于一些其他行的mems器件在第一方向d1上在侧向上移位。例如，第一行504a的mems器件及第三行504c的mems器件相对于第二行504b的mems器件在第一方向d1上在侧向上移位。在此种实施例中，流体连通通道的中心线与其中此种流体连通通道在其间在侧向上延伸的空腔的中心点可沿以实质上直的线在侧向上延伸的平面对准。例如，第五流体连通通道152e在第二空腔148b与第四空腔148d之间在侧向上延伸。第五流体连通通道152e的中心线、第二空腔148b的中心点及第四空腔148d的中心点沿第五平面p5对准，第五平面p5以实质上直的线在侧向上延伸。第六流体连通通道152f在第二空腔148b与第五空腔148e之间在侧向上延伸。第六流体连通通道152f的中心线、第二空腔148b的中心点及第五空腔148e的中心点沿第六平面p6对准，第六平面p6以实质上直的线在侧向上延伸。
[0081]
图7示出图5所示半导体器件100的一些其他实施例的俯视图。
[0082]
如图7中所示，在一些实施例中，一些列的mems器件相对于一些其他列的mems器件
在第二方向d2上在侧向上移位。例如，第二列506b的mems器件相对于第一列506a的mems器件及第三列506c的mems器件在第二方向d2上在侧向上移位。在此种实施例中，流体连通通道的中心线与其中此种流体连通通道在其间在侧向上延伸的空腔的中心点可沿以实质上直的线在侧向上延伸的平面对准。例如，第七流体连通通道152g在第二空腔148b与第一空腔148a之间在侧向上延伸。第七流体连通通道152g的中心线、第二空腔148b的中心点及第一空腔148a的中心点沿第七平面p7对准，第七平面p7以实质上直的线在侧向上延伸。第八流体连通通道152h在第二空腔148b与第三空腔148c之间在侧向上延伸。第八流体连通通道152h的中心线、第二空腔148b的中心点及第三空腔148c的中心点沿第八平面p8对准，第八平面p8以实质上直的线在侧向上延伸。
[0083]
图8示出图1所示半导体器件100的一些其他实施例的剖视图。
[0084]
如图8中所示，第四介电层802设置在第一介电结构116、第一导电触点118、第一导通孔120及导电线122之上。第四介电层802以垂直的方式设置在第二介电结构124与第一介电结构116之间。第二导通孔126以垂直的方式延伸穿过第四介电层802。在一些实施例中，第四介电层802可为或包含例如低k介电质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，二氧化硅(sio2))等。
[0085]
防除气层(outgassing prevention layer)804以垂直的方式设置在第四介电层802与第二介电结构124之间。第二导通孔126以垂直的方式延伸穿过防除气层804。防除气层804防止气体(例如，氧气、二氧化碳等)从设置在防除气层804下方的内连线结构114的特征除气而进入空腔中。在一些实施例中，防除气层804可为或包含例如氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、一些其他防除气材料或前述的组合。
[0086]
一个或多个气体吸气剂结构(gas getter structure)806设置在防除气层804之上。在一些实施例中，气体吸气剂结构806设置在第二介电结构124中。气体吸气剂结构806至少部分地界定空腔。气体吸气剂结构806被配置成吸收和/或消耗空腔内的气体。气体吸气剂结构806可为或包含例如al、cu、w、ti、au、一些其他合适的气体吸气剂材料或前述的组合。为可读性起见，具体标记气体吸气剂结构806中的仅一些。
[0087]
在一些实施例中，气体吸气剂结构806的第一上表面至少部分地分别界定空腔的第一底表面，且第三介电结构130的第二上表面至少部分地分别界定空腔的第二底表面，如图8中所示。空腔的第二底表面分别设置在空腔的第一底表面之上。空腔的第一底表面可设置在流体连通通道的底表面下方。空腔的第二底表面可与流体连通通道的底表面实质上共面。
[0088]
在一些实施例中，气体吸气剂结构806分别直接设置在流体连通通道之下。气体吸气剂结构806可至少部分地界定流体连通通道。在又一些实施例中，气体吸气剂结构806的第二上表面至少部分地界定流体连通通道的底表面。
[0089]
第一钝化层808设置在mems衬底136、第三介电层138、第三导通孔140及第二导电触点144之上。在一些实施例中，第一钝化层808衬垫第三介电层138、第三导通孔140及第二导电触点144。在又一些实施例中，第一钝化层808可为或包含例如氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、一些其他介电材料或前述的组合。
[0090]
在一些实施例中，电极可具有分别在1000埃到之间的厚度(例如，上
表面与下表面之间的距离)。在又一些实施例中，第一介电层132的厚度可在到之间。在又一些实施例中，第二介电层134的厚度可在到之间。在再一些实施例中，mems衬底136的厚度可在4.5微米(um)到5.5um之间。
[0091]
图9示出图1所示半导体器件100的一些其他实施例的剖视图。
[0092]
如图9中所示，一个或多个通气孔902设置在mems衬底136中。通气孔902以垂直的方式延伸穿过mems衬底136，使得通气孔902与空腔及流体连通通道流体连通。在一些实施例中，通气孔902以垂直的方式延伸穿过mems衬底136，且分别通向流体连通通道。在其他实施例中，通气孔902以垂直的方式延伸穿过mems衬底136，且分别通向空腔。通气孔902至少部分地由mems衬底136界定。例如，通气孔902的侧壁至少部分地由mems衬底136的第二侧壁界定。为可读性起见，具体标记通气孔902中的仅一些。
[0093]
一个或多个插塞904设置在mems衬底136之上，且覆盖通气孔902。为可读性起见，具体标记插塞904中的仅一者。插塞904分别完全覆盖通气孔902。插塞904被配置成在参考系统压力下气密地密封空腔、流体连通通道及通气孔902。在一些实施例中，参考系统压力小于或等于2标准大气压(atm)。在又一些实施例中，参考系统压力可小于0.1atm(例如，对于高真空mems换能器)。在再一些实施例中，参考系统压力可在0.5atm到2atm之间(例如，对于标准压力mems换能器)。与不包括通气孔902的半导体器件100相比，通气孔902使得空腔、流体连通通道及通气孔902能够在较低的参考系统压力下被气密地密封，这是因为插塞904能够在比可将mems衬底136结合到第三介电结构130的压力低的压力下形成。在半导体器件100包括通气孔902及插塞904的实施例中，参考系统压力可小于0.1atm。
[0094]
在一些实施例中，插塞904可为或包含例如金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)等。在又一些实施例中，插塞904可为与第二导电触点144相同的材料。在再一些实施例中，插塞904是在mems衬底136之上连续延伸的导电布线层的部分。
[0095]
图10示出图1所示半导体器件100的一些其他实施例的剖视图。
[0096]
如图10中所示，半导体器件100包括缓冲罐1002。缓冲罐1002以垂直的方式设置在半导体衬底104与mems衬底136之间。一个或多个缓冲罐通道1004设置在第三介电结构130中。缓冲罐通道1004从缓冲罐1002在侧向上延伸到空腔中的一些。一个或多个密封结构1006以垂直的方式延伸穿过第三介电层138、mems衬底136及第三介电结构130。密封结构1006完全阻断缓冲罐通道1004，以分别在缓冲罐1002与空腔之间形成气密密封，使得缓冲罐不与空腔流体连通。密封结构1006被配置成在参考系统压力下气密地密封空腔及流体连通通道。
[0097]
在一些实施例中，密封结构1006衬垫设置在第三介电层138及mems衬底136中的一个或多个密封结构开口1008。密封结构开口1008以垂直的方式延伸穿过第三介电层138及mems衬底136，以暴露出缓冲罐通道1004的部分。密封结构开口1008至少部分地由第三介电层138及mems衬底136界定。例如，密封结构开口1008的侧壁至少部分地由第三介电层138的第二侧壁及mems衬底136的第二侧壁界定。在又一些实施例中，密封结构开口1008设置在第三介电层138、mems衬底136及第三介电结构130中。在再一些实施例中，密封结构开口1008部分地由第三介电结构130界定。例如，密封结构开口1008的侧壁可部分地由第三介电结构130的第四侧壁界定，和/或密封结构开口1008的底表面可至少部分地由第三介电结构130
的第三上表面界定。
[0098]
缓冲罐1002至少部分地由第三介电结构130及mems衬底136界定。mems衬底136至少部分地界定缓冲罐1002的上表面。在一些实施例中，mems衬底136的第三底表面至少部分地界定缓冲罐1002的上表面。在又一些实施例中，mems衬底136的第三底表面、第二底表面(或多个第二底表面)及第一底表面(或多个第一底表面)实质上共面。
[0099]
第三介电结构130至少部分地界定缓冲罐1002的侧壁。在一些实施例中，第三介电结构130、第二介电结构124、防除气层804及第四介电层802界定缓冲罐1002的侧壁。例如，如图10中所示，第二介电层134的第四侧壁、第一介电层132的第三侧壁、第二介电结构124的第一侧壁、防除气层804的第一侧壁及第四介电层802的第一侧壁界定缓冲罐1002的侧壁。
[0100]
在一些实施例中，第一介电结构116至少部分地界定缓冲罐1002的底表面。例如，如图10中所示，第一介电结构116的第二上表面界定缓冲罐1002的底表面。应理解，半导体器件100的其他特征可至少部分地界定缓冲罐1002的底表面(例如，导电线122中的一或多者、气体吸气剂结构806中的一或多者、第三介电结构130、第二介电结构124、防除气层804、第四介电层802等)。
[0101]
在一些实施例中，缓冲罐通道1004具有与流体连通通道实质上相似的特征(例如，结构特征)。例如，与流体连通通道一样，缓冲罐通道1004至少部分地由第三介电结构130界定。在又一些实施例中，缓冲罐通道1004可在缓冲罐1002与空腔中的所述一些之间在侧向上延伸比流体连通通道在空腔之间在侧向上延伸的距离大的距离。密封结构1006可为或包含例如金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)等。在一些实施例中，密封结构1006可包含与第二导电触点144和/或插塞904相同的材料。
[0102]
图11示出沿图10所示的线b-b截取的图10所示半导体器件100的一些其他实施例的俯视图。
[0103]
如图11中所示，第一阵列502的mems器件在第一方向d1上与缓冲罐1002在侧向上间隔开。缓冲罐1002具有第五侧壁及与第五侧壁相对的第六侧壁。第六侧壁在第二方向d2上与第五侧壁在侧向上间隔开。在一些实施例中，第一空腔148a的中心点、第二空腔148b的中心点、第三空腔148c的中心点、第四空腔148d的中心点和/或第五空腔148e的中心点在侧向上设置在缓冲罐1002的第五侧壁与第六侧壁之间。在又一些实施例中，空腔的中心点中的每一者在侧向上设置在缓冲罐1002的第五侧壁与第六侧壁之间。
[0104]
缓冲罐1002具有中心点(例如，当沿图11所示的线b-b观察时的几何中心)。缓冲罐1002的中心点在图中以“x”示出。在一些实施例中，缓冲罐1002的中心点沿在第一方向d1上在侧向上延伸的平面中的一者或在第二方向d2上在侧向上延伸的平面中的一者对准。例如，如图11中所示，缓冲罐1002的中心点沿第一平面p1对准。在其他实施例中，缓冲罐1002的中心点在侧向上设置于在第一方向d1上在侧向上延伸的平面中的两者或在第二方向d2上在侧向上延伸的平面中的两者之间。
[0105]
缓冲罐1002具有第一体积。空腔与流体连通通道共同具有第二体积。换句话说，第二体积是空腔中的每一者的体积与流体连通通道中的每一者的体积之和。在一些实施例中，第一体积小于第二体积。在又一些实施例中，第一体积对第二体积的比率在1:15到1:5
之间。
[0106]
缓冲罐通道1004中的每一者具有中心线。为可读性起见，具体标记缓冲罐通道1004中的仅一些。缓冲罐通道1004中的每一者的中心线被设置成距缓冲罐通道1004中的对应一者的相对侧壁为相等的距离。缓冲罐通道1004中的每一者的中心线在与缓冲罐通道1004中的所述对应一者的相对侧壁间隔开的方向垂直的方向上在侧向上延伸。
[0107]
例如，缓冲罐通道1004包括第一缓冲罐通道1004a。第一缓冲罐通道1004a具有第七侧壁及与第七侧壁相对的第八侧壁。第八侧壁在第二方向d2上与第七侧壁间隔开。第一缓冲罐通道1004a的中心线在第一方向d1上在侧向上延伸，且与第七侧壁及第八侧壁等距地间隔开。
[0108]
在一些实施例中，缓冲罐通道1004的中心线分别沿在第一方向d1上在侧向上延伸的平面对准。例如，缓冲罐通道1004包括第二缓冲罐通道1004b。第一缓冲罐通道1004a的中心线沿第一平面p1对准，且第二缓冲罐通道1004b的中心线沿第二平面p2对准。在其他实施例中，缓冲罐通道1004的中心线分别沿在第二方向d2上在侧向上延伸的平面对准。
[0109]
在一些实施例中，在第一方向d1上在侧向上延伸的平面分别与密封结构1006相交。例如，密封结构1006包括第一密封结构1006a及第二密封结构1006b。第一平面p1与第一密封结构1006a相交，且第二平面p2与第二密封结构1006b相交。在又一些实施例中，在第一方向d1上在侧向上延伸的平面分别与密封结构1006的中心点(例如，当沿图11所示的线b-b观察时的几何中心)相交。在其他实施例中，在第二方向d2上在侧向上延伸的平面分别与密封结构1006(或密封结构1006的中心点)相交。
[0110]
在一些实施例中，缓冲罐通道1004从缓冲罐1002在侧向上延伸到分别设置在第一列506a中的空腔。在其他实施例中，缓冲罐通道1004从缓冲罐1002在侧向上延伸到分别设置在第一行504a中的空腔。
[0111]
图12示出图1所示半导体器件100的一些其他实施例的剖视图。
[0112]
如图12中所示，在一些实施例中，半导体器件100可包括缓冲罐1002、缓冲罐通道1004、密封结构1006、通气孔902及插塞904。
[0113]
图13示出图1所示半导体器件100的一些其他实施例的剖视图。
[0114]
如图13中所示，mems器件可分别包括多个mems功能结构1302。为可读性起见，具体标记mems功能结构1302中的仅一者。mems功能结构1302分别设置在可移动薄膜之上。mems功能结构1302分别上覆在电极之上。在一些实施例中，mems功能结构1302彼此在侧向上间隔开，且被排列成对应于第三阵列的第四阵列。mems功能结构1302可为或包含例如聚合物(例如，聚酰亚胺、su-8等)、金属氧化物(例如，氧化钒(vo
x
))、压电材料(例如，锆钛酸铅(lead zirconate titanate，pzt)、氮化铝(aln)等)、合金(例如，碲镉汞(hgcdte)、碲锌镉(cadmium zinc telluride，czt)等)、金属(例如，au、ag、铂(pt)等)等。
[0115]
mems换能器154的类型至少部分地取决于mems功能结构1302的化学组成。例如，mems功能结构1302可包含pzt。在此种实施例中，mems换能器154可为例如pmut。另一方面，mems功能结构1302可包含vo
x
。在此种实施例中，mems换能器154可为例如基于mems的ir传感器。应理解，在以上实例中，mems换能器154不限于mems换能器的类型，而是mems换能器154可为任何类型的mems换能器(例如，mems压力传感器、mems生物传感器、mems气体传感器等)。
process)、湿式刻蚀工艺(wet etching process)、反应性离子刻蚀(reactive ion etching，rie)工艺、一些其他刻蚀工艺或前述的组合。随后，在一些实施例中，剥离掉第一图案化遮掩层。
[0123]
如图16中所示，在ic结构102之上形成多个空腔开口1602、多个流体连通通道开口1604以及一个或多个缓冲罐通道开口1606。空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606形成在第三介电结构130中。在一些实施例中，空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606形成在第一介电层132之上及第二介电层134中。为可读性起见，具体标记空腔开口1602中的仅一些及流体连通通道开口1604中的仅一些。
[0124]
空腔开口1602被形成为彼此在侧向上间隔开。在一些实施例中，电极可被排列成第三阵列。空腔开口1602可被形成在对应于第三阵列的第五阵列。流体连通通道开口1604被形成为在空腔开口1602之间在侧向上延伸，使得流体连通通道开口1604的相对端部通向空腔开口1602的对应空腔开口。在一些实施例中，流体连通通道开口1604中的每一者被形成为在空腔开口1602的两个相邻空腔开口之间在侧向上延伸，使得流体连通通道开口1604中的每一者的相对两端通向空腔开口1602的两个相邻空腔开口。缓冲罐通道开口1606被形成为从缓冲罐开口1504在侧向上延伸到空腔开口1602中的一些。在一些实施例中，缓冲罐通道开口1606所延伸到的空腔开口1602中的所述一些是被设置成比其余的空腔开口1602更接近缓冲罐开口1504的一组空腔开口1602(例如，排列成第五阵列的行或列中的一组空腔开口1602)。
[0125]
在一些实施例中，用于形成空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606的工艺包括在第三介电结构130之上、在第一介电结构116之上、在第二通孔开口1502中以及在缓冲罐开口1504中形成第二图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。此后，执行第二刻蚀工艺以移除第二介电层134的未遮掩部分，从而在第一介电层132之上及第二介电层134中形成空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606。第二刻蚀工艺可为干式刻蚀工艺、rie工艺、湿式刻蚀工艺、一些其他刻蚀工艺或前述的组合。随后，在一些实施例中，剥离掉第二图案化遮掩层。在又一些实施例中，通过第二刻蚀工艺同时形成空腔开口1602及流体连通通道开口1604。在再一些实施例中，通过第二刻蚀工艺同时形成空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606。
[0126]
如图17中所示，移除第一介电层132的部分，以至少部分地暴露出气体吸气剂结构806。在一些实施例中，用于移除第一介电层132的部分以至少部分地暴露出气体吸气剂结构806的工艺包括在第三介电结构130之上、在第一介电结构116之上、在第二通孔开口1502中、在缓冲罐开口1504中、在空腔开口1602中、在流体连通通道开口1604中以及在缓冲罐通道开口1606中形成第三图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。此后，执行第三刻蚀工艺，以移除第一介电层132的未遮掩部分，从而移除第一介电层132的部分，以至少部分地暴露出气体吸气剂结构806。第三刻蚀工艺可为干式刻蚀工艺、rie工艺、湿式刻蚀工艺、一些其他刻蚀工艺或前述的组合。随后，在一些实施例中，剥离掉第三图案化遮掩层。
[0127]
如图18中所示，将mems衬底136结合到第三介电结构130。mems衬底136可结合到第二介电层134。在一些实施例中，mems衬底136通过熔融结合工艺(fusion bonding process)结合到第三介电结构130。通过将mems衬底136结合到第三介电结构130，在ic结构102之上形成多个空腔、缓冲罐1002、多个流体连通通道以及一个或多个缓冲罐通道1004。
例如，一旦mems衬底136结合到第三介电结构130，mems衬底136便会完全覆盖缓冲罐开口1504、空腔开口1602、流体连通通道开口1604及缓冲罐通道开口1606(参见例如图17)，从而分别形成缓冲罐1002、空腔、所述多个流体连通通道以及所述一个或多个缓冲罐通道1004。
[0128]
在一些实施例中，在与结合到第三介电结构130的mems衬底136的一侧相对的mems衬底136的一侧之上设置第三介电层138。在将mems衬底136结合到第三介电结构130之前，可在与结合到第三介电结构130的mems衬底136的所述侧相对的mems衬底136的所述侧之上设置第三介电层138。在其他实施例中，在将mems衬底136结合到第三介电层138之后，可在mems衬底136及ic结构102之上形成第三介电层138。在又一些实施例中，用于在mems衬底136及ic结构102之上形成第三介电层138的工艺包括通过例如cvd、pvd、ald、热氧化、一些其他沉积或生长工艺或者前述的组合在mems衬底136上沉积或生长第三介电层138。
[0129]
在其中半导体器件100不包括缓冲罐1002和/或一个或多个通气孔902(参见例如图9)的实施例中，将mems衬底136结合到第三介电结构130在参考系统压力(例如，小于或等于2atm)下气密地密封空腔及流体连通通道。在此种实施例中，参考系统压力可在0.5atm到2atm之间(例如，对于标准压力mems换能器)。在又一些此种实施例中，用于将mems衬底136结合到第三介电结构130的工艺包括将图17中所示的结构放置到处理腔室中，对处理腔室进行抽空降压而使得处理腔室中的流体(例如，气体)处于预定压力(例如，小于或等于2atm)，以及在处理腔室中的流体处于预定压力的同时将mems衬底136结合到第三介电结构130，从而在参考系统压力下气密地密封空腔及流体连通通道。
[0130]
如图19中所示，形成以垂直的方式延伸穿过mems衬底136及第三介电层138的一个或多个密封结构开口1008。密封结构开口1008暴露出缓冲罐通道1004的部分。此外，形成以垂直的方式延伸穿过第三介电层138、mems衬底136、第三介电结构130及第二介电结构124的第一通孔开口142。第一通孔开口142暴露出导电线122中的一者。
[0131]
在一些实施例中，用于形成密封结构开口1008及第一通孔开口142的工艺包括在第三介电层138之上形成第四图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。此后，执行第四刻蚀工艺以移除第三介电层138及mems衬底136的未遮掩部分，从而形成密封结构开口1008及第一通孔开口142。被移除以形成第一通孔开口142的第三介电层138及mems衬底136的未遮掩部分上覆在第二通孔开口1502(参见例如图18)之上。换句话说，通过移除第三介电层138及mems衬底136的未遮掩部分来暴露出第二通孔开口1502，从而形成第一通孔开口142。随后，在一些实施例中，可剥离掉第四图案化遮掩层。应理解，在一些实施例中，第四刻蚀工艺可形成以垂直的方式延伸穿过mems衬底136的一个或多个通气孔902(参见例如图9)。
[0132]
如图20中所示，在ic结构102之上形成一个或多个密封结构1006，且所述一个或多个密封结构1006以垂直的方式延伸穿过第三介电层138、mems衬底136及第三介电结构130。密封结构1006被分别形成为衬垫密封结构开口1008。密封结构1006分别形成在缓冲罐通道1004中。密封结构1006被形成为分别完全阻断缓冲罐1002与空腔之间的缓冲罐通道1004。密封结构1006分别在缓冲罐1002与空腔之间形成气密密封，使得缓冲罐不与空腔流体连通。此外，密封结构1006在参考系统压力下气密地密封空腔及流体连通通道。
[0133]
在一些实施例中，用于形成密封结构1006的工艺包括将图19中所示的结构放置到处理腔室中。然后，对处理腔室进行抽空降压，使得处理腔室中的流体(例如，气体)处于预
定压力(例如，小于或等于2atm)。在处理腔室中的流体处于预定压力的同时，在第三介电层138之上、第一通孔开口142中、密封结构开口1008中以及缓冲罐通道1004中沉积密封层(未示出)。通过在处理腔室中的流体处于预定压力的同时在处理腔室中沉积密封层，密封结构1006在参考系统压力下气密地密封空腔及流体连通通道。密封层可为或包含例如金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)等。密封层可通过例如cvd、pvd、ald、无电镀覆(electroless plating)、电化学镀覆(electrochemical plating)、一些其他沉积工艺或前述的组合来沉积。
[0134]
此后，在密封层上形成第五图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。然后，对密封层执行第五刻蚀工艺，以移除密封层的未遮掩部分，从而形成密封结构1006。随后，在一些实施例中，剥离掉第五图案化遮掩层。应理解，在一些实施例中，可在沉积密封层之前形成第五图案化遮掩层。在此种实施例中，在沉积密封层之后，可对密封层执行平坦化工艺(例如，化学机械抛光(chemical-mechanical polishing，cmp))，从而形成密封结构1006。在其中通风孔902(参见例如图9)设置在mems衬底136中的实施例中，可在mems衬底136之上及第三介电层138之上形成一个或多个插塞904(参见例如图9)，以密封隔绝通风孔902。在一些实施例中，可通过相同的沉积工艺同时形成密封结构1006与插塞904。
[0135]
与图20中的结构不包括缓冲罐的情况相比，缓冲罐1002及缓冲罐通道1004可使得空腔及流体连通通道(以及通气孔902)能够在较低的参考系统压力下被气密地密封。在此种实施例中，参考系统压力可小于0.1atm(例如，对于高真空mems换能器)。例如，在形成密封结构1006之前，缓冲罐1002与空腔流体连通，这是因为缓冲罐通道1004在缓冲罐1002与空腔中的所述一些之间在侧向上延伸。因此，在形成密封结构1006之前，缓冲罐1002与空腔共同具有第三体积。换句话说，第三体积是缓冲罐1002的体积与空腔中的每一者的体积之和。第三体积大于空腔中的每一者的体积之和。因此，与图20中的结构不包括缓冲罐的情况相比，缓冲罐1002及缓冲罐通道1004使得空腔及流体连通通道(以及通气孔902)能够在较低的参考系统压力下(例如，由于压力取决于体积)被气密地密封。
[0136]
如图21中所示，在mems衬底136之上形成第三导通孔140以及一个或多个第二导电触点144。第三导通孔140被形成为以垂直的方式延伸穿过第三介电层138、mems衬底136、第三介电结构130及第二介电结构124，以接触导电线122中的对应一者。所述一个或多个第二导电触点144被形成为延伸穿过第三介电层138且接触mems衬底136。
[0137]
在一些实施例中，用于形成第三导通孔140及第二导电触点144的工艺包括在第三介电层138之上、在第一介电结构116之上、在密封结构1006之上以及在第一通孔开口142中形成第六图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。此后，对第三介电层138执行第六刻蚀工艺(例如，湿式刻蚀、干式刻蚀、rie等)，从而在第三介电层138中形成对应于第二导电触点144的导电触点开口(和/或沟槽)(未示出)。随后，在一些实施例中，剥离掉第六图案化遮掩层。
[0138]
此后，在第三介电层138之上、在第一介电结构116之上、在密封结构1006之上、在第一通孔开口142中以及在导电接触开口(和/或沟槽)中沉积导电层(未示出)。导电层可为例如金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、一些其他导电材料或前述的组合。导电层可通过例如cvd、pvd、ald、无电镀覆、电化学镀覆、一些其他沉积工艺或
前述的组合来沉积。然后，在导电层之上形成第七图案化遮掩层(未示出)(例如，正/负光刻胶、硬掩模等)。然后对导电层执行第七刻蚀工艺，以移除导电层的未遮掩部分，从而形成第三导通孔140及第二导电触点144。随后，在一些实施例中，剥离掉第七图案化遮掩层。
[0139]
应理解，在一些实施例中，不再执行第七刻蚀工艺，而是可对导电层执行平坦化工艺(例如，cmp)，从而形成第三导通孔140及第二导电触点144。还应理解，在一些实施例中，可在沉积导电层之前形成第七图案化遮掩层。在此种实施例中，在沉积导电层之后，可对导电层执行平坦化工艺(例如，cmp)，从而形成第三导通孔140及第二导电触点144。还应理解，在一些实施例中，可通过相同的沉积工艺同时形成第三导通孔140、第二导电触点144、密封结构1006及第二导电触点144。
[0140]
如图22中所示，在mems衬底136、第三介电层138、第三导通孔140、第二导电触点144及密封结构1006之上形成第一钝化层808。在一些实施例中，第一钝化层808可被形成为共形层。在又一些实施例中，用于形成第一钝化层808的工艺包括在第三介电层138、第三导通孔140、第二导电触点144及密封结构1006上沉积第一钝化层808。第一钝化层808可通过例如cvd、pvd、ald、一些其他沉积工艺或前述的组合来沉积。
[0141]
在一些实施例中，在形成第一钝化层808之后，半导体器件100的形成完成。半导体器件100包括设置在半导体衬底104及ic结构102之上的多个mems器件。mems器件分别包括空腔、分别包括多个可移动薄膜且分别包括电极。在一些实施例中，mems器件是mems换能器154的部分。
[0142]
由于空腔及流体连通通道在参考系统压力下被气密地密封，因此mems器件的空腔分别具有空腔压力(例如，在半导体器件的形成完成之后，分别在空腔内部的压力)。由于流体连通通道在空腔之间在侧向上延伸，因此mems器件的空腔中的每一者彼此流体连通。由于mems器件的空腔彼此流体连通，因此mems器件的空腔的空腔压力实质上相同。因此，流体连通通道可改善半导体器件100的器件性能(例如，提高的传输/接收灵敏度)。
[0143]
图23示出用于具有得到改善的形成空腔压力均匀性的微机电系统(mems)器件的半导体器件的方法的一些实施例的流程图。尽管图23所示流程图2300在本文中被示出及阐述为一系列动作或事件，然而应理解，此种动作或事件的所示次序不应被解释为限制性的。例如，一些动作可以不同的次序发生和/或与除在本文中示出和/或阐述的动作或事件以外的其他动作或事件同时发生。此外，实施本文中的说明的一个或多个方面或实施例可能并不需要所有所示出的动作，且本文中所绘示的动作中的一者或多者可在一个或多个单独的动作和/或阶段中施行。
[0144]
在动作2302处，在集成电路(ic)结构之上形成介电结构，其中ic结构包括设置在半导体衬底之上的内连线结构。图14示出对应于动作2302的一些实施例的剖视图。
[0145]
在动作2304处，在介电结构中形成多个空腔开口及多个流体连通通道开口，其中流体连通通道开口中的每一者在空腔开口中的两个相邻空腔开口之间在侧向上延伸。图15至图16示出对应于动作2304的一些实施例的一系列剖视图。
[0146]
在动作2306处，将微机电系统(mems)衬底结合到介电结构，其中将mems衬底结合到介电结构覆盖空腔开口及流体连通通道开口，从而分别形成多个空腔及多个流体连通通道。图17至图18示出对应于动作2306的一些实施例的一系列剖视图。
[0147]
在动作2308处，在mems衬底之上形成一个或多个导电触点以及导通孔，其中导通
孔以垂直的方式延伸穿过mems衬底及介电结构，使得导通孔电耦合到内连线结构。图19至图21示出对应于动作2308的一些实施例的一系列剖视图。
[0148]
在动作2310处，在mems衬底、导电触点及导通孔之上形成钝化层。图22示出对应于动作2310的一些实施例的剖视图。
[0149]
在一些实施例中，本申请提供一种半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在所述内连线结构之上。多个空腔设置在所述介电结构中且被排列成包括行及列的阵列。微机电系统(mems)衬底设置在所述介电结构之上，其中所述mems衬底界定所述多个空腔的上表面，其中所述mems衬底包括多个可移动薄膜，且其中所述多个可移动薄膜分别上覆在所述多个空腔之上。多个流体连通通道设置在所述介电结构中，其中所述多个流体连通通道的上表面由所述mems衬底界定，且其中所述多个流体连通通道中的每一者在所述多个空腔中的两个相邻空腔之间在侧向上延伸，使得所述多个空腔中的每一者彼此流体连通。
[0150]
在一些实施例中，在所述的半导体器件中，其中所述多个空腔中的每一者具有实质上相同的空腔压力。
[0151]
在一些实施例中，在所述的半导体器件中，其中所述多个空腔中的每一者具有圆形形状的俯视轮廓。
[0152]
在一些实施例中，在所述的半导体器件中，其中所述多个流体连通通道中的第一流体连通通道的相对侧壁由所述介电结构的相对侧壁界定。
[0153]
在一些实施例中，在所述的半导体器件中，其中所述第一流体连通通道的底表面由所述介电结构的上表面界定。
[0154]
在一些实施例中，在所述的半导体器件中，其中所述介电结构包括：第一介电层；以及第二介电层，设置在所述第一介电层之上，其中所述第一流体连通通道的所述相对侧壁由所述第二介电层界定。
[0155]
在一些实施例中，在所述的半导体器件中，其中所述第一流体连通通道的所述底表面由所述第一介电层的上表面界定。
[0156]
在一些实施例中，本申请提供一种半导体器件。所述半导体器件包括设置在半导体衬底之上的内连线结构。介电结构设置在所述内连线结构之上。微机电系统(mems)衬底设置在所述介电结构之上。第一mems器件设置在所述半导体衬底之上，其中所述第一mems器件包括设置在所述介电结构中的第一空腔，且包括上覆在所述第一空腔之上的所述mems衬底的第一可移动薄膜。第二mems器件设置在所述半导体衬底之上，其中所述第二mems器件包括设置在所述介电结构中的第二空腔，且包括上覆在所述第二空腔之上的所述mems衬底的第二可移动薄膜，且其中所述第二mems器件在第一方向上与所述第一mems器件在侧向上间隔开。第一流体连通通道设置在所述介电结构中，其中所述第一流体连通通道在所述第一方向上从所述第一空腔在侧向上延伸到所述第二空腔，使得所述第一空腔与所述第二空腔流体连通。
[0157]
在一些实施例中，在所述的半导体器件中，其中所述第一空腔具有在所述第一方向上测量的第一长度；所述第一空腔具有在垂直于所述第一方向的第二方向上测量的第一宽度；所述第一流体连通通道具有在所述第二方向上测量的第二宽度；并且所述第二宽度小于所述第一宽度及所述第一长度二者。
[0158]
在一些实施例中，在所述的半导体器件中，其中所述微机电系统衬底界定所述第一空腔的第一上表面、所述第二空腔的第二上表面及所述第一流体连通通道的第三上表面。
[0159]
在一些实施例中，在所述的半导体器件中，其中所述第一空腔具有第一中心点，且所述第二空腔具有第二中心点；并且所述第一中心点、所述第二中心点及所述第一流体连通通道沿第一平面对准，所述第一平面在所述第一方向上以实质上直的线延伸。
[0160]
在一些实施例中，在所述的半导体器件中，其中所述第一空腔具有第一空腔压力；以及所述第二空腔具有与所述第一空腔压力实质上相同的第二空腔压力。
[0161]
在一些实施例中，在所述的半导体器件中，其中所述第一流体连通通道具有第一侧壁及与所述第一侧壁相对的第二侧壁；所述第二侧壁在垂直于所述第一方向的第二方向上与所述第一侧壁间隔开；所述第一侧壁沿第一实质上垂直的平面以垂直的方式延伸；所述第二侧壁沿第二实质上垂直的平面以垂直的方式延伸；所述第一实质上垂直的平面与所述第二实质上垂直的平面平行地以垂直的方式延伸；并且所述第一流体连通通道具有实质上平坦的底表面。
[0162]
在一些实施例中，在所述的半导体器件中，进一步包括：第三微机电系统器件，设置在所述半导体衬底之上，其中所述第三微机电系统器件包括设置在所述介电结构中的第三空腔，且包括上覆在所述第三空腔之上的所述微机电系统衬底的第三可移动薄膜，其中所述第三微机电系统器件在垂直于所述第一方向的第二方向上与所述第一微机电系统器件在侧向上间隔开，且其中所述第二微机电系统器件在所述第一方向上与所述第三微机电系统器件在侧向上间隔开；以及第二流体连通通道，设置在所述介电结构中，其中所述第二流体连通通道在所述第二方向上从所述第一空腔在侧向上延伸到所述第三空腔，使得所述第一空腔、所述第二空腔及所述第三空腔流体连通。
[0163]
在一些实施例中，在所述的半导体器件中，其中所述第一空腔具有第一中心点，所述第二空腔具有第二中心点，且所述第三空腔具有第三中心点；所述第一中心点、所述第二中心点及所述第一流体连通通道沿第一平面对准，所述第一平面在所述第一方向上以实质上直的线延伸；所述第一中心点、所述第三中心点及所述第二流体连通通道沿第二平面对准，所述第二平面在所述第二方向上以实质上直的线延伸；以及所述第一平面在所述第一中心点处与所述第二平面相交。
[0164]
在一些实施例中，在所述的半导体器件中，进一步包括：缓冲罐，设置在所述半导体衬底之上，其中所述第一微机电系统器件、所述第二微机电系统器件及所述第三微机电系统器件在所述第一方向上与所述缓冲罐在侧向上间隔开；所述缓冲罐的侧壁至少部分地由所述介电结构界定；所述缓冲罐的所述侧壁包括第一侧壁及与所述第一侧壁相对的第二侧壁；所述第一侧壁在所述第二方向上与所述第二侧壁在侧向上间隔开；并且所述第一中心点、所述第二中心点及所述第三中心点在侧向上设置在所述第一侧壁与所述第二侧壁之间；缓冲罐通道，设置在所述介电结构中，其中所述缓冲罐通道沿所述第一平面与所述第一中心点对准，且其中所述缓冲罐通道从所述缓冲罐在侧向上延伸到所述第一空腔；以及密封结构，设置在所述缓冲罐通道中，其中所述密封结构以垂直的方式延伸穿过所述微机电系统衬底并进入所述缓冲罐通道中，其中所述密封结构将所述缓冲罐与所述第一空腔密封隔绝，使得所述缓冲罐不与所述第一空腔、所述第二空腔或所述第三空腔流体连通。
[0165]
在一些实施例中，在所述的半导体器件中，进一步包括：第四微机电系统器件，设置在所述半导体衬底之上，其中所述第四微机电系统器件包括设置在所述介电结构中的第四空腔，且包括上覆在所述第四空腔之上的所述微机电系统衬底的第四可移动薄膜，其中所述第一微机电系统器件、所述第二微机电系统器件及所述第三微机电系统器件在所述第一方向上与所述第四微机电系统器件在侧向上间隔开，且其中所述第四空腔具有沿所述第一平面与所述第一中心点对准的第四中心点；以及第四流体连通通道，设置在所述介电结构中，其中所述第四流体连通通道沿所述第一平面与所述第一中心点对准，且其中所述第四流体连通通道在所述第一方向上从所述第四空腔延伸到所述第一空腔，使得所述第一空腔、所述第二空腔、所述第三空腔及所述第四空腔流体连通。
[0166]
在一些实施例中，在所述的半导体器件中，进一步包括：第五微机电系统器件，设置在所述半导体衬底之上，其中所述第五微机电系统器件包括设置在所述介电结构中的第五空腔，且包括所述微机电系统衬底的上覆在所述第五空腔之上的第五可移动薄膜，其中所述第一微机电系统器件、所述第二微机电系统器件、所述第三微机电系统器件及所述第四微机电系统器件在所述第二方向上与所述第五微机电系统器件在侧向上间隔开，且其中所述第五空腔具有沿所述第二平面与所述第一中心点对准的第五中心点；以及第五流体连通通道，设置在所述介电结构中，其中所述第五流体连通通道沿所述第二平面与所述第一中心点对准，且其中所述第五流体连通通道在所述第二方向上从所述第五空腔延伸到所述第一空腔，使得所述第一空腔、所述第二空腔、所述第三空腔、所述第四空腔及所述第五空腔流体连通。
[0167]
在一些实施例中，本申请提供一种形成半导体器件的方法。所述方法包括接收集成电路(ic)结构，所述集成电路(ic)结构包括设置在所述ic结构的半导体衬底之上的第一电极及第二电极，其中所述第一电极与所述第二电极在侧向上间隔开。在所述ic结构、所述第一电极及所述第二电极之上形成介电结构。在所述介电结构中形成第一空腔开口，且所述第一空腔开口上覆在所述第一电极之上。在所述介电结构中形成第二空腔开口，且所述第二空腔开口上覆在所述第二电极之上，其中所述介电结构的部分设置在所述第一空腔开口与所述第二空腔开口之间。在所述介电结构的所述部分中形成流体连通通道开口，其中所述流体连通通道开口从所述第一空腔开口在侧向上延伸到所述第二空腔开口。将微机电系统(mems)衬底结合到所述介电结构，其中将所述mems衬底结合到所述介电结构覆盖所述第一空腔开口、所述第二空腔开口及所述流体连通通道开口，从而分别形成第一空腔、第二空腔及流体连通通道，且其中所述流体连通通道从所述第一空腔在侧向上延伸到所述第二空腔。
[0168]
在一些实施例中，在所述的方法中，其中所述第一空腔开口、所述流体连通通道开口及所述第二空腔开口通过刻蚀工艺同时形成。
[0169]
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。